JPH05343994A - アナログ信号レベル変換回路 - Google Patents
アナログ信号レベル変換回路Info
- Publication number
- JPH05343994A JPH05343994A JP14557292A JP14557292A JPH05343994A JP H05343994 A JPH05343994 A JP H05343994A JP 14557292 A JP14557292 A JP 14557292A JP 14557292 A JP14557292 A JP 14557292A JP H05343994 A JPH05343994 A JP H05343994A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- value
- analog signal
- analog
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 アナログ信号をアナログ／ディジタル変換す
る際の入力信号の増幅レベル変換に関し、忠実度および
精度を落とすことなくＡ／Ｄ変換を行うことのできる回
路を提供することを目的とする。 【構成】 アナログ信号入力部１から出力されるアナロ
グ信号と前記アナログ／ディジタル変換部３から出力さ
れるディジタル信号をもとに、該アナログ／ディジタル
変換部３のダイナミックレンジに最適対応させる増幅値
とオフセット値を算出するレベル変換値算出部４と、該
算出結果の増幅値とオフセット値をもとに前記アナログ
信号入力部１から出力されるアナログ信号のレベル変換
結果をアナログ／ディジタル変換部３に出力するレベル
変換部５を設けるように構成する。
る際の入力信号の増幅レベル変換に関し、忠実度および
精度を落とすことなくＡ／Ｄ変換を行うことのできる回
路を提供することを目的とする。 【構成】 アナログ信号入力部１から出力されるアナロ
グ信号と前記アナログ／ディジタル変換部３から出力さ
れるディジタル信号をもとに、該アナログ／ディジタル
変換部３のダイナミックレンジに最適対応させる増幅値
とオフセット値を算出するレベル変換値算出部４と、該
算出結果の増幅値とオフセット値をもとに前記アナログ
信号入力部１から出力されるアナログ信号のレベル変換
結果をアナログ／ディジタル変換部３に出力するレベル
変換部５を設けるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をアナロ
グ／ディジタル変換する際の入力信号の増幅レベル変換
に関する。
グ／ディジタル変換する際の入力信号の増幅レベル変換
に関する。
【０００２】近年、ディジタル技術の進歩が著しいが、
アナログ信号を取り込んでディジタル処理を行う場合、
アナログからディジタルへの変換（Ａ／Ｄ変換）を行う
が、この場合に入力されるアナログ信号のレベルはＡ／
Ｄ変換条件などで異なることがある。
アナログ信号を取り込んでディジタル処理を行う場合、
アナログからディジタルへの変換（Ａ／Ｄ変換）を行う
が、この場合に入力されるアナログ信号のレベルはＡ／
Ｄ変換条件などで異なることがある。
【０００３】従って、入力信号レベルはＡ／Ｄ変換のダ
イナミックレンジに対応して入力され、Ａ／Ｄ変換の処
理を行う必要がある。
イナミックレンジに対応して入力され、Ａ／Ｄ変換の処
理を行う必要がある。
【０００４】
【従来の技術】以下において、図４〜図６をもちいて従
来例を説明する。図４は従来の一実施例の回路を示す図
であり、図５と図６は従来の一実施例回路の動作を示す
図（その１）と（その２）である。
来例を説明する。図４は従来の一実施例の回路を示す図
であり、図５と図６は従来の一実施例回路の動作を示す
図（その１）と（その２）である。
【０００５】図４において、１はアナログ信号入力部で
あって外部から入力するアナログ信号（以下、入力信号
と称す）を取り込む回路、２は増幅部であって入力信号
を一定増幅度で増幅を行う回路、３はＡ／Ｄ変換部であ
ってアナログ信号からディジタル信号へ変換する回路で
ある。
あって外部から入力するアナログ信号（以下、入力信号
と称す）を取り込む回路、２は増幅部であって入力信号
を一定増幅度で増幅を行う回路、３はＡ／Ｄ変換部であ
ってアナログ信号からディジタル信号へ変換する回路で
ある。
【０００６】従来例では、図４に示すように、入力信号
はアナログ信号入力部１に取り込まれ、増幅部２で増幅
されてＡ／Ｄ変換部３に入力される。このＡ／Ｄ変換部
３の入力信号のレベルは、増幅部２で設定された一定増
幅度のアナログ信号である。
はアナログ信号入力部１に取り込まれ、増幅部２で増幅
されてＡ／Ｄ変換部３に入力される。このＡ／Ｄ変換部
３の入力信号のレベルは、増幅部２で設定された一定増
幅度のアナログ信号である。
【０００７】ところが、アナログ信号入力部１に加わる
入力信号のレベルが変わると、図５に示すようにＡ／Ｄ
変換のダイナミックレンジを越える場合があり、この時
はＡ／Ｄ変換値は同一値例えば‘オール１’になる。
入力信号のレベルが変わると、図５に示すようにＡ／Ｄ
変換のダイナミックレンジを越える場合があり、この時
はＡ／Ｄ変換値は同一値例えば‘オール１’になる。
【０００８】また、図６に示すようにＡ／Ｄ変換のダイ
ナミックレンジより小さくなったりする場合があり、こ
の時はＡ／Ｄ変換のレンジ幅が有効に活用されなくな
る。
ナミックレンジより小さくなったりする場合があり、こ
の時はＡ／Ｄ変換のレンジ幅が有効に活用されなくな
る。
【０００９】
【発明が解決しようとする課題】従って、従来例のＡ／
Ｄ変換処理後のディジタル信号は、レベルオーバー部分
の所では入力信号の忠実性が損なわれ、また、レベルが
小さいとＡ／Ｄ変換の精度が劣化してしまうという課題
がある。
Ｄ変換処理後のディジタル信号は、レベルオーバー部分
の所では入力信号の忠実性が損なわれ、また、レベルが
小さいとＡ／Ｄ変換の精度が劣化してしまうという課題
がある。
【００１０】本発明は、忠実度および精度を落とすこと
なくＡ／Ｄ変換を行うことのできる回路を提供すること
を目的とする。
なくＡ／Ｄ変換を行うことのできる回路を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明では図１に示すように、アナログ信号を取り
込むアナログ信号入力部１と該アナログ信号をディジタ
ル変換するアナログ／ディジタル変換部３の両回路の間
に、前記アナログ信号入力部１から出力されるアナログ
信号と前記アナログ／ディジタル変換部３から出力され
るディジタル信号をもとに、該アナログ／ディジタル変
換部３のダイナミックレンジに最適対応させる増幅値と
オフセット値を算出するレベル変換値算出部４と、該算
出結果の増幅値とオフセット値をもとに前記アナログ信
号入力部１から出力されるアナログ信号のレベル変換結
果をアナログ／ディジタル変換部３に出力するレベル変
換部５を設けるよう構成する。
め、本発明では図１に示すように、アナログ信号を取り
込むアナログ信号入力部１と該アナログ信号をディジタ
ル変換するアナログ／ディジタル変換部３の両回路の間
に、前記アナログ信号入力部１から出力されるアナログ
信号と前記アナログ／ディジタル変換部３から出力され
るディジタル信号をもとに、該アナログ／ディジタル変
換部３のダイナミックレンジに最適対応させる増幅値と
オフセット値を算出するレベル変換値算出部４と、該算
出結果の増幅値とオフセット値をもとに前記アナログ信
号入力部１から出力されるアナログ信号のレベル変換結
果をアナログ／ディジタル変換部３に出力するレベル変
換部５を設けるよう構成する。
【００１２】
【作用】本発明は図１に示すごとく、レベル変換部５か
らＡ／Ｄ変換部３に入力される信号レベルが、Ａ／Ｄ変
換部３のダイナミックレンジに対応するようにレベル変
換値算出部４でアナログ信号入力部１の出力とＡ／Ｄ変
換部３の出力の両値をもとにレベル変換部５の制御のた
めの増幅値とオフセット値を算出し、該増幅値とオフセ
ット値を前記レベル変換部５に加えてＡ／Ｄ変換部３が
最適条件で常に動作するように制御している。
らＡ／Ｄ変換部３に入力される信号レベルが、Ａ／Ｄ変
換部３のダイナミックレンジに対応するようにレベル変
換値算出部４でアナログ信号入力部１の出力とＡ／Ｄ変
換部３の出力の両値をもとにレベル変換部５の制御のた
めの増幅値とオフセット値を算出し、該増幅値とオフセ
ット値を前記レベル変換部５に加えてＡ／Ｄ変換部３が
最適条件で常に動作するように制御している。
【００１３】従って、Ａ／Ｄ変換部３では、入力信号の
レベルが変わる場合でも入力信号の忠実性が損なわれ
ず、かつＡ／Ｄ変換の精度が高く効率の良い処理を行う
ことを可能にし、さらに、Ａ／Ｄ変換レートの精度を任
意に変えることも可能になる。
レベルが変わる場合でも入力信号の忠実性が損なわれ
ず、かつＡ／Ｄ変換の精度が高く効率の良い処理を行う
ことを可能にし、さらに、Ａ／Ｄ変換レートの精度を任
意に変えることも可能になる。
【００１４】
【実施例】以下、図２と図３により本発明を説明する。
図２は本発明の一実施例の回路を示す図であり、図３は
本発明の一実施例回路の動作を示す図である。
図２は本発明の一実施例の回路を示す図であり、図３は
本発明の一実施例回路の動作を示す図である。
【００１５】図２において、１と３は図４と同様の回路
であり、１はアナログ信号入力部、３はＡ／Ｄ変換部で
ある。４と５は本発明の回路であり、レベル変換値算出
部４は最適な増幅値とオフセット値を算出する回路、な
お、レベル変換部５は該増幅値とオフセット値によりＡ
／Ｄ変換部３において最適なダイナミックレンジ幅でＡ
／Ｄ変換が行われるよう制御を受ける回路である。
であり、１はアナログ信号入力部、３はＡ／Ｄ変換部で
ある。４と５は本発明の回路であり、レベル変換値算出
部４は最適な増幅値とオフセット値を算出する回路、な
お、レベル変換部５は該増幅値とオフセット値によりＡ
／Ｄ変換部３において最適なダイナミックレンジ幅でＡ
／Ｄ変換が行われるよう制御を受ける回路である。
【００１６】また、このレベル変換値算出部４には、入
力信号レベルの最大値と最小値を検出するレベル検出部
41と、レベル変換用の入力信号の増幅値とオフセット値
の最適値を算出する最適値算出部42と、Ａ／Ｄ変換処理
後のディジタル値をもとにＡ／Ｄ変換の精度状態を監視
して、最適値算出部42の最適レベル変換値を算出するた
めの情報を出力する変換値判定部43と、レベル変換部５
におけるレベル変換用の増幅値とオフセット値の最大値
と最小値を設定する設定値入力部44、および前記した最
適値算出部42と変換値判定部43および設定値入力部44の
それぞれを制御する制御部45を備えている。 (1) 入力信号はアナログ信号入力部１に入力し、レベル
検出部41において入力信号レベルの最大値と最小値を検
出して最適値算出部42に入力する。
力信号レベルの最大値と最小値を検出するレベル検出部
41と、レベル変換用の入力信号の増幅値とオフセット値
の最適値を算出する最適値算出部42と、Ａ／Ｄ変換処理
後のディジタル値をもとにＡ／Ｄ変換の精度状態を監視
して、最適値算出部42の最適レベル変換値を算出するた
めの情報を出力する変換値判定部43と、レベル変換部５
におけるレベル変換用の増幅値とオフセット値の最大値
と最小値を設定する設定値入力部44、および前記した最
適値算出部42と変換値判定部43および設定値入力部44の
それぞれを制御する制御部45を備えている。 (1) 入力信号はアナログ信号入力部１に入力し、レベル
検出部41において入力信号レベルの最大値と最小値を検
出して最適値算出部42に入力する。
【００１７】最適値算出部42では、レベル検出部41から
の入力信号レベルの最大値と最小値とともに、制御部45
の指示で予め設定値入力部44に入力しておいたＡ／Ｄ変
換のダイナミックレンジの最大値と最小値をもとに、レ
ベル変換のための入力信号の増幅値とオフセット値を求
める。
の入力信号レベルの最大値と最小値とともに、制御部45
の指示で予め設定値入力部44に入力しておいたＡ／Ｄ変
換のダイナミックレンジの最大値と最小値をもとに、レ
ベル変換のための入力信号の増幅値とオフセット値を求
める。
【００１８】この求められた値により、レベル変換部５
ではＡ／Ｄ変換のダイナミックレンジの範囲に最適で入
るようにレベル変換を行い、該レベル変換結果をＡ／Ｄ
変換部３に加えてＡ／Ｄ変換が行う。 (2) 設定値入力部44で初期値としての増幅値とオフセッ
ト値を予め決めておき、この予め決められた値でレベル
変換部５でレベル変換を、そしてＡ／Ｄ変換部３でＡ／
Ｄ変換処理を行う。
ではＡ／Ｄ変換のダイナミックレンジの範囲に最適で入
るようにレベル変換を行い、該レベル変換結果をＡ／Ｄ
変換部３に加えてＡ／Ｄ変換が行う。 (2) 設定値入力部44で初期値としての増幅値とオフセッ
ト値を予め決めておき、この予め決められた値でレベル
変換部５でレベル変換を、そしてＡ／Ｄ変換部３でＡ／
Ｄ変換処理を行う。
【００１９】そして、Ａ／Ｄ変換後にＡ／Ｄ変換部３か
ら出力されるディジタル信号の値をもとに、変換値判定
部43でＡ／Ｄ変換の処理状態を見る。例えば、図３に示
す如く、入力信号の最大値付近のディジタル信号の値の
全てがビットが‘１’になった場合は、変換値判定部43
はこの状態を検知し、この検知結果を最適値算出部42に
指示して増幅値とオフセット値を徐々に変えていき、デ
ィジタルデータ値が‘１’減った時（最小ビットが
‘０’に変わる）の増幅値とオフセット値をレベル変換
の最適値とする。
ら出力されるディジタル信号の値をもとに、変換値判定
部43でＡ／Ｄ変換の処理状態を見る。例えば、図３に示
す如く、入力信号の最大値付近のディジタル信号の値の
全てがビットが‘１’になった場合は、変換値判定部43
はこの状態を検知し、この検知結果を最適値算出部42に
指示して増幅値とオフセット値を徐々に変えていき、デ
ィジタルデータ値が‘１’減った時（最小ビットが
‘０’に変わる）の増幅値とオフセット値をレベル変換
の最適値とする。
【００２０】また、ディジタル信号の値のいずれかのビ
ットが‘０’になっていた場合は、同様にして最適値算
出部42は増幅値とオフセット値を変えてゆき、全てのビ
ットが‘１’になった時を最適値とする。
ットが‘０’になっていた場合は、同様にして最適値算
出部42は増幅値とオフセット値を変えてゆき、全てのビ
ットが‘１’になった時を最適値とする。
【００２１】以後において、最適値算出部42は変換値判
定部43の監視結果に制御されながら最適な増幅値とオフ
セット値の出力を継続する。 (3) 設定値入力部44において、増幅値とオフセット値を
任意に設定し、その値によりレベル変換部５でレベル変
換を、Ａ／Ｄ変換部３でＡ／Ｄ変換処理を行う。
定部43の監視結果に制御されながら最適な増幅値とオフ
セット値の出力を継続する。 (3) 設定値入力部44において、増幅値とオフセット値を
任意に設定し、その値によりレベル変換部５でレベル変
換を、Ａ／Ｄ変換部３でＡ／Ｄ変換処理を行う。
【００２２】
【発明の効果】以上の説明から明らかなように本発明に
よれば、Ａ／Ｄ変換部に入力される信号レベルを、常に
Ａ／Ｄ変換部のダイナミックレンジに対応するようレベ
ル変換しているため、入力信号のレベルが変わる場合で
も入力信号の忠実性が損なわれない。
よれば、Ａ／Ｄ変換部に入力される信号レベルを、常に
Ａ／Ｄ変換部のダイナミックレンジに対応するようレベ
ル変換しているため、入力信号のレベルが変わる場合で
も入力信号の忠実性が損なわれない。
【００２３】また、Ａ／Ｄ変換の精度が高くなり効率の
良い処理を行うことが可能になり、かつＡ／Ｄ変換レー
トの精度を任意に変えることができるという効果を奏す
る。
良い処理を行うことが可能になり、かつＡ／Ｄ変換レー
トの精度を任意に変えることができるという効果を奏す
る。
【図１】 本発明の原理構成を示す図である。
【図２】 本発明の一実施例の回路を示す図である。
【図３】 本発明の一実施例回路の動作を示す図であ
る。
る。
【図４】 従来の一実施例の回路を示す図である。
【図５】 従来の一実施例回路の動作を示す図（その
１）である。
１）である。
【図６】 従来の一実施例回路の動作を示す図（その
２）である。
２）である。
１はアナログ信号入力部 ３はアナログ／ディジタル変換部（Ａ／Ｄ変換部） ４はレベル変換値算出部 ５はレベル変換部 41はレベル検出部 42は最適値算出部 43は変換値判定部 44は設定値入力部 45は制御部
Claims (1)
- 【請求項１】 アナログ信号を取り込むアナログ信号入
力部(1) と該アナログ信号をディジタル変換するアナロ
グ／ディジタル変換部(3) の両回路の間に、 前記アナログ信号入力部(1) から出力されるアナログ信
号と前記アナログ／ディジタル変換部(3) から出力され
るディジタル信号をもとに、該アナログ／ディジタル変
換部(3) のダイナミックレンジに最適対応させる増幅値
とオフセット値を算出するレベル変換値算出部(4) と、 該算出結果の増幅値とオフセット値をもとに前記アナロ
グ信号入力部(1) から出力されるアナログ信号のレベル
変換結果をアナログ／ディジタル変換部(3) に出力する
レベル変換部(5) とを設けたことを特徴とするアナログ
信号レベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14557292A JPH05343994A (ja) | 1992-06-05 | 1992-06-05 | アナログ信号レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14557292A JPH05343994A (ja) | 1992-06-05 | 1992-06-05 | アナログ信号レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343994A true JPH05343994A (ja) | 1993-12-24 |
Family
ID=15388217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14557292A Withdrawn JPH05343994A (ja) | 1992-06-05 | 1992-06-05 | アナログ信号レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343994A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09179688A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Ltd | アナログ信号処理装置 |
| US6744261B2 (en) | 2001-04-02 | 2004-06-01 | Agilent Technologies, Inc. | Method and an apparatus for measuring the ratio of the amplification factor of a signal level normalizer |
| JP2005020688A (ja) * | 2003-06-24 | 2005-01-20 | Samsung Electro Mech Co Ltd | 電磁コンパス用信号処理器 |
| JP2017028366A (ja) * | 2015-07-16 | 2017-02-02 | 株式会社デンソー | Ａ／ｄ変換装置 |
| JP2017175215A (ja) * | 2016-03-18 | 2017-09-28 | ヤマハ株式会社 | Ａｄ変換器 |
| JP2020155931A (ja) * | 2019-03-20 | 2020-09-24 | ヤマハ株式会社 | Ａ／ｄ変換デバイスおよびａ／ｄ変換方法 |
-
1992
- 1992-06-05 JP JP14557292A patent/JPH05343994A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09179688A (ja) * | 1995-12-25 | 1997-07-11 | Hitachi Ltd | アナログ信号処理装置 |
| US6744261B2 (en) | 2001-04-02 | 2004-06-01 | Agilent Technologies, Inc. | Method and an apparatus for measuring the ratio of the amplification factor of a signal level normalizer |
| JP2005020688A (ja) * | 2003-06-24 | 2005-01-20 | Samsung Electro Mech Co Ltd | 電磁コンパス用信号処理器 |
| JP2017028366A (ja) * | 2015-07-16 | 2017-02-02 | 株式会社デンソー | Ａ／ｄ変換装置 |
| JP2017175215A (ja) * | 2016-03-18 | 2017-09-28 | ヤマハ株式会社 | Ａｄ変換器 |
| JP2020155931A (ja) * | 2019-03-20 | 2020-09-24 | ヤマハ株式会社 | Ａ／ｄ変換デバイスおよびａ／ｄ変換方法 |
| WO2020189106A1 (ja) * | 2019-03-20 | 2020-09-24 | ヤマハ株式会社 | Ａ／ｄ変換デバイスおよびａ／ｄ変換方法 |
| US11894858B2 (en) | 2019-03-20 | 2024-02-06 | Yamaha Corporation | A/D conversion device and A/D conversion method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408489B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| JPH05509218A (ja) | 電力増幅器の飽和検出および訂正方法および装置 | |
| US20060238253A1 (en) | Sensitivity switchable detection circuit and method | |
| JPH05343994A (ja) | アナログ信号レベル変換回路 | |
| JPH0661752A (ja) | 光電変換用プリアンプ回路 | |
| US20090161888A1 (en) | Auto gain control amplifier, auto gain control system and auto gain control method | |
| JP2820676B2 (ja) | 信号処理のための光ディスクのプリアンプ | |
| JP4212958B2 (ja) | 電力増幅器の歪補償装置 | |
| JPS6211170A (ja) | 自動利得制御回路 | |
| JP2006165912A (ja) | 信号処理装置およびそれを用いた撮像装置 | |
| EP0527029B1 (en) | Power control circuit and a method of controlling a power amplifier | |
| JP3541263B2 (ja) | ゲイン設定方法 | |
| JP3036263B2 (ja) | Ａｇｃ回路 | |
| JP2011044909A (ja) | 音声処理装置およびその動作方法 | |
| JP4447112B2 (ja) | Ａｇｃ制御回路 | |
| JP3253845B2 (ja) | 自動電力制御回路 | |
| JP2001036365A (ja) | Ａｇｃ増幅回路 | |
| EP1346474B1 (en) | Amplifier circuit | |
| JPH05175771A (ja) | 線形増幅器 | |
| JPS6016709A (ja) | 広ダイナミツクレンジ増幅方式 | |
| JP2510344Y2 (ja) | 自動振幅制御装置 | |
| JPS63164631A (ja) | 無線送信機の送信電力増幅器制御回路 | |
| JP2004007235A (ja) | 受信機 | |
| JP2766591B2 (ja) | 渦流量計 | |
| JPH0714217B2 (ja) | 自動利得制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |