[go: up one dir, main page]

JPH05342094A - Computer device - Google Patents

Computer device

Info

Publication number
JPH05342094A
JPH05342094A JP4145496A JP14549692A JPH05342094A JP H05342094 A JPH05342094 A JP H05342094A JP 4145496 A JP4145496 A JP 4145496A JP 14549692 A JP14549692 A JP 14549692A JP H05342094 A JPH05342094 A JP H05342094A
Authority
JP
Japan
Prior art keywords
program
ipl
rom
application
application program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4145496A
Other languages
Japanese (ja)
Inventor
Yutaka Iizuka
豊 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4145496A priority Critical patent/JPH05342094A/en
Publication of JPH05342094A publication Critical patent/JPH05342094A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PURPOSE:To reload an application program onto a system while eliminating necessity for providing a ROM exclusive for IPL program storage even when any abnormality such as the destruction of the IPL program is generated at the computer device to be operated while writing the application program in the electrically erasable ROM. CONSTITUTION:A program storage address on an IPL memory card is set samely as the reset start address. Therefore, when the IPL memory card is connected, an application ROM chip select signal is suppressed by an IPLON signal supplied through a connector and after a hardware is reset, the IPL program is automatically read from the IPL memory card and executed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、機器内部に設けられた
電気的消去可能なROMにアプリケーションプログラム
を書き込んだ形で動作するコンピュータ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer device which operates in a form in which an application program is written in an electrically erasable ROM provided inside a device.

【0002】[0002]

【従来の技術】機器内部に設けられた電気的消去可能な
ROMにアプリケーションプログラムを書き込んだ形で
動作する機器には、図4に示すようにプログラム変更用
の制御プログラム(以下IPLプログラムと呼ぶ)を格
納するための専用ROMを使用するもの、あるいは図5
に示すように、あらかじめアプリケーションプログラム
格納用ROM(以下アプリケーションROMと呼ぶ)に
IPLプログラムをビルトインしておくものがある。
2. Description of the Related Art For a device which operates by writing an application program in an electrically erasable ROM provided inside the device, as shown in FIG. 4, a control program for changing a program (hereinafter referred to as an IPL program) Using a dedicated ROM for storing
As shown in FIG. 2, there is one in which an IPL program is built in a ROM for storing an application program (hereinafter referred to as an application ROM) in advance.

【0003】後者の場合のアプリケーションプログラム
変更手順を図6のフローチャートに示す。同図に示すよ
うに、この場合、ステップS1でプログラム変更要求が
有ると判定されると、ステップS2でIPLプログラム
を内部ワークRAMに転送し、ついでステップS3でア
プリケーションROMの内容を消去する。さらに、ステ
ップS4で入力デバイスを介して、変更されたアプリケ
ーションプログラムをロードし、ステップS5で逐次ア
プリケーションROMに書き込む。これにより、アプリ
ケーションプログラムの変更が可能になる。
The procedure of changing the application program in the latter case is shown in the flowchart of FIG. As shown in the figure, in this case, if it is determined in step S1 that there is a program change request, the IPL program is transferred to the internal work RAM in step S2, and then the contents of the application ROM are erased in step S3. Further, in step S4, the changed application program is loaded via the input device, and sequentially written in the application ROM in step S5. This makes it possible to change the application program.

【0004】[0004]

【発明が解決しようとする課題】電気的消去可能なRO
Mにアプリケーションプログラムを書き込んだ形で動作
する従来のコンピュータ装置においては、図4の方式と
した場合には、通常のアプリケーションプログラムの他
にIPLプログラム格納用の専用ROMを持つ必要があ
るのでコストが上昇するという問題がある。一方、図5
の方式とした場合には、内部ワークRAMにIPLプロ
グラムを転送し、アプリケーションROMの内容を消去
した時点で何等かのシステム異常が発生し、RAM上の
プログラムが破壊された場合、アプリケーションプログ
ラムをシステム上に再びロードすることができなくなる
という問題がある。
PROBLEM TO BE SOLVED BY THE INVENTION Electrically erasable RO
In the conventional computer device which operates by writing the application program in M, when the system shown in FIG. 4 is used, it is necessary to have a dedicated ROM for storing the IPL program in addition to the normal application program, so the cost is high. There is a problem of rising. On the other hand, FIG.
In the case of this method, when the IPL program is transferred to the internal work RAM and some system abnormality occurs when the contents of the application ROM are erased and the program on the RAM is destroyed, the application program is transferred to the system. The problem is that you won't be able to load it again.

【0005】本発明は、上記問題に鑑みなされたもので
あり、電気的消去可能なROMにアプリケーションプロ
グラムを書き込んだ形で動作するコンピュータ装置にお
いて、IPLプログラム格納用の専用ROMを持つこと
を不要としながら、IPLプログラムの破壊等の異常が
発生してもアプリケーションプログラムをシステム上に
リロードすることを可能にすることにある。
The present invention has been made in view of the above problems, and it is not necessary to have a dedicated ROM for storing an IPL program in a computer device that operates by writing an application program in an electrically erasable ROM. However, even if an abnormality such as the destruction of the IPL program occurs, the application program can be reloaded on the system.

【0006】[0006]

【課題を解決するための手段】本発明のコンピュータ装
置は、アプリケーションプログラムおよびアプリケーシ
ョンプログラム変更用の制御プログラムを格納した電気
的消去可能なROMと、外部メモリからシステムのリセ
ット起動アドレスと同一のアドレスに書き込まれている
アプリケーションプログラム変更用の他の制御プログラ
ムを読み込む際に前記ROMを選択するためのチップセ
レクト信号の出力を抑止する手段とを備えたことを特徴
とする。
The computer device of the present invention is an electrically erasable ROM storing an application program and a control program for changing the application program, and an external memory at the same address as the system reset start address. And a means for suppressing output of a chip select signal for selecting the ROM when reading another written control program for changing the application program.

【0007】[0007]

【作用】IPLプログラムを格納した外接カードがコン
ピュータ装置のコネクタに接続されると所定の信号がこ
のコネクタを介してコンピュータ装置に供給される。こ
の状態でコンピュータ装置がリセット起動されると内蔵
のアプリケーションROMを選択するためのチップセレ
クト信号の出力が抑止され、自動的に外接カードからI
PLプログラムが読み込まれ、実行される。
When the external card storing the IPL program is connected to the connector of the computer device, a predetermined signal is supplied to the computer device via this connector. When the computer device is reset and activated in this state, the output of the chip select signal for selecting the built-in application ROM is suppressed, and the external card automatically outputs the I
The PL program is read and executed.

【0008】[0008]

【実施例】以下に本発明の実施例を図面を参照して説明
する。図1は本発明のコンピュータ装置の実施例のブロ
ック図である。同図に示すように、コンピュータ装置に
は外接IPLメモリカードがコネクタを介して接続可能
である。このコネクタにはIPLメモリカードが接続さ
れているか否かを判定するための検出信号としてローア
クティブの信号IPLONが供給される。この信号は、
CPUから出力されるアプリケーションROMを選択す
るためのアプリケーションROMチップセレクト信号と
ともに図2に示すゲート回路に入力される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of an embodiment of a computer device of the present invention. As shown in the figure, an external IPL memory card can be connected to the computer device through a connector. A low active signal IPLON is supplied to this connector as a detection signal for determining whether or not an IPL memory card is connected. This signal is
It is input to the gate circuit shown in FIG. 2 together with the application ROM chip select signal for selecting the application ROM output from the CPU.

【0009】このゲート回路からは、ローアクティブの
信号IPLONが“H”レベルのときにはローアクティ
ブのチップセレクト信号ROS1がアクティブ出力され
るが、信号IPLONが“L”レベルのときにはチップ
セレクト信号ROS1は非アクティブとなり、アプリケ
ーションROMは選択されない。即ちIPLメモリカー
ドが接続されているときは、アプリケーションROMは
選択されずIPLメモリカードが選択される。
The gate circuit actively outputs the low active chip select signal ROS1 when the low active signal IPLON is at "H" level, but does not output the chip select signal ROS1 when the signal IPLON is at "L" level. It becomes active and the application ROM is not selected. That is, when the IPL memory card is connected, the application ROM is not selected and the IPL memory card is selected.

【0010】上記のIPLメモリカード上のプログラム
格納アドレスはリセット起動アドレスと同一となるよう
に設定されている。したがって、IPLメモリカードが
接続されているときは、コネクタを介して供給されるI
PLON信号によって、アプリケーションROMチップ
セレクト信号が抑止され、ハードウェアリセット後は、
図3に示すように、IPLプログラムが自動的に起動さ
れることになる。
The program storage address on the IPL memory card is set to be the same as the reset start address. Therefore, when the IPL memory card is connected, the I supplied through the connector
Application ROM chip select signal is suppressed by PLON signal, and after hardware reset,
As shown in FIG. 3, the IPL program will be automatically started.

【0011】このように、本発明のコンピュータ装置で
は、プログラム変更のためのIPLプログラムを内部に
標準的にビルトインするためのメモリコストが低減され
るとともに、従来の機器において生じていたIPLプロ
グラムの破壊によるアプリケーションプログラムの変更
不能状態の発生が防止される。
As described above, in the computer apparatus of the present invention, the memory cost for standardly incorporating the IPL program for changing the program inside is reduced, and the IPL program that has been generated in the conventional equipment is destroyed. This prevents the unchangeable state of the application program from being generated.

【0012】[0012]

【発明の効果】本発明のコンピュータ装置は、アプリケ
ーションプログラムおよびアプリケーションプログラム
変更用の制御プログラムを格納した電気的消去可能なR
OMと、外部メモリからシステムのリセット起動アドレ
スと同一のアドレスに書き込まれているアプリケーショ
ンプログラム変更用の他の制御プログラムを読み込む際
に前記ROMを選択するためのチップセレクト信号の出
力を抑止する手段とを備えている。従って、IPLプロ
グラム格納用の専用ROMを持つことを不要としなが
ら、IPLプログラムの破壊等の異常が発生してもアプ
リケーションプログラムをシステム上にリロードするこ
とが可能になる。
The computer system of the present invention is an electrically erasable R storing an application program and a control program for changing the application program.
OM, and means for suppressing output of a chip select signal for selecting the ROM when reading another control program for changing the application program written at the same address as the system reset start address from the external memory. Is equipped with. Therefore, it becomes possible to reload the application program onto the system even if an abnormality such as destruction of the IPL program occurs, without having to have a dedicated ROM for storing the IPL program.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のコンピュータ装置のブロック図であ
る。
FIG. 1 is a block diagram of a computer device of the present invention.

【図2】図1のコンピュータ装置のアプリケーションR
OMチップセレクト信号を抑止するためのゲート回路の
回路図である。
FIG. 2 is an application R of the computer device of FIG.
It is a circuit diagram of a gate circuit for suppressing the OM chip select signal.

【図3】外接メモリカードによるIPLプログラム起動
の説明図である。
FIG. 3 is an explanatory diagram of starting an IPL program by an external memory card.

【図4】IPLプログラムを格納するための専用ROM
を使用しているコンピュータ装置のブロック図である。
FIG. 4 is a dedicated ROM for storing an IPL program
FIG. 6 is a block diagram of a computer device using the.

【図5】あらかじめアプリケーショプログラム格納用R
OMにIPLプログラムをビルトインする場合の説明図
である。
FIG. 5: R for storing application programs in advance
It is explanatory drawing at the time of building in an IPL program in OM.

【図6】図5のコンピュータ装置におけるアプリケーシ
ョンプログラムの変更手順を示すフローチャートであ
る。
6 is a flowchart showing a procedure for changing an application program in the computer device of FIG.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 アプリケーションプログラムおよびアプ
リケーションプログラム変更用の制御プログラムを格納
した電気的消去可能なROMと、外部メモリからシステ
ムのリセット起動アドレスと同一のアドレスに書き込ま
れているアプリケーションプログラム変更用の他の制御
プログラムを読み込む際に前記ROMを選択するための
チップセレクト信号の出力を抑止する手段とを備えたこ
とを特徴とするコンピュータ装置。
1. An electrically erasable ROM in which an application program and a control program for changing the application program are stored, and another for changing the application program written from an external memory to the same address as the system reset start address. And a means for suppressing the output of a chip select signal for selecting the ROM when reading the control program.
JP4145496A 1992-06-05 1992-06-05 Computer device Pending JPH05342094A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4145496A JPH05342094A (en) 1992-06-05 1992-06-05 Computer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4145496A JPH05342094A (en) 1992-06-05 1992-06-05 Computer device

Publications (1)

Publication Number Publication Date
JPH05342094A true JPH05342094A (en) 1993-12-24

Family

ID=15386607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4145496A Pending JPH05342094A (en) 1992-06-05 1992-06-05 Computer device

Country Status (1)

Country Link
JP (1) JPH05342094A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876989A (en) * 1994-08-31 1996-03-22 Teac Corp Program driven electronic device and program rewriting method
US5933595A (en) * 1996-06-20 1999-08-03 Sharp Kabushiki Kaisha Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory
JP2001216164A (en) * 2000-02-02 2001-08-10 Canon Inc Processor system and activation method thereof
JP2012194840A (en) * 2011-03-17 2012-10-11 Ricoh Co Ltd Information processing device and image formation device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876989A (en) * 1994-08-31 1996-03-22 Teac Corp Program driven electronic device and program rewriting method
US5933595A (en) * 1996-06-20 1999-08-03 Sharp Kabushiki Kaisha Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory
JP2001216164A (en) * 2000-02-02 2001-08-10 Canon Inc Processor system and activation method thereof
JP2012194840A (en) * 2011-03-17 2012-10-11 Ricoh Co Ltd Information processing device and image formation device

Similar Documents

Publication Publication Date Title
US6282644B1 (en) Apparatus and method for storing BIOS data of computer system
JP2008217799A (en) Processing system and method for reading and restoring information in ram structure
US6564177B1 (en) Electronic device
JPH05342094A (en) Computer device
JPH03252993A (en) E↑2PROM information writing device
US6625060B2 (en) Microcomputer with efficient program storage
US7035966B2 (en) Processing system with direct memory transfer
JPH0210454A (en) Electronic apparatus
JPS58109957A (en) Single chip microcomputer system
JP3019346B2 (en) Data processing device
JPH0554009A (en) Program load system
JPH0540637A (en) Load system for basic input/output ststem
JPH06119256A (en) Memory check system
JPH09269896A (en) Booting method for firm cpu
JP2506591B2 (en) Auxiliary processor
JP3695078B2 (en) Programmable controller with pulse output instructions
JP2547329B2 (en) Lock data setting device
JP2000207235A (en) Information processor
JPH03268300A (en) Data processor
JP2581057B2 (en) Evaluation microcomputer
JP2780895B2 (en) Data processing device
KR19990050051A (en) How to boot your personal computer
JPH11338690A (en) Flash memory, firmware use system device and firmware rewriting method
JPH0676134A (en) Ic card
JP2000148658A (en) Dma transfer system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20060725