JPH05335866A - 高周波フィルタ - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、高周波フィルタに関し、ＧＮＤ電
極の設定により、入出力のインピーダンスのズレや、共
振周波数のズレが発生するのを防止し、製造を容易にす
ることを目的とする。 【構成】 多層基板の外側の層１０−５上に、ＧＮＤ電
極パターン１７を設け、その内側の層である第２層１０
−２、第３層１０−３、第４層１０−４上には、コンデ
ンサ電極パターン１１〜１４及びコイルパターン１５、
１６を設ける。そして、コンデンサ電極パターン１３と
ＧＮＤ電極パターン１７、及びコンデンサ電極パターン
１４とＧＮＤ電極パターン１７で、それぞれＧＮＤ電位
を有するコンデンサＣ₁ 、Ｃ₂ を構成すると共に、該Ｇ
ＮＤ電極パターン１７でシールドを行うように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波フィルタに関
し、更に詳しくいえば、各種通信機器、電子機器等に利
用される高周波フィルタに関する。

【０００２】

【従来の技術】図５は従来例の説明図であり、図５Ａは
高周波フィルタの回路図、図５Ｂは高周波フィルタの断
面図（その１）、図５Ｃは高周波フィルタの断面図（そ
の２）である。

【０００３】図中、Ｃ₁ 、Ｃ₂ 、Ｃ₃ はコンデンサ、Ｌ
はコイル、ＩＮは入力端子、ＯＵＴは出力端子、１は多
層基板、２はブラインドスルーホール、３、５、６はコ
ンデンサ電極パターン、４はコイルパターン、７、８は
ＧＮＤ電極パターンを示す。

【０００４】従来の高周波フィルタの回路として、例え
ば図５Ａに示した回路（ローパスフィルタ）がある。こ
の回路は、１つのコイルＬと、３つのコンデンサＣ₁ 、
Ｃ₂、Ｃ₃ で構成されている。

【０００５】前記のコイルＬ及びコンデンサＣ₁ 〜Ｃ₃
を、多層基板に実装したとすると、その断面の構造は、
例えば図５Ｂのようになる。一般的に、高周波フィルタ
を構成するコイルやコンデンサ等は、外部からの電気的
な影響を受けやすい。

【０００６】そこで、コイルやコンデンサに対し、ＧＮ
Ｄ電極パターンを付加して、シールドした構成とする。
即ち、多層基板１の第１層１−１上には、ＧＮＤ電極パ
ターン（ベタＧＮＤパターン）７を設ける。

【０００７】また、多層基板１の第２層１−２、第３層
１−３、第４層１−４上には、それぞれコンデンサ電極
パターン３、５、６及びコイルパターン４を設ける。更
に、前記第４層１−４の裏側（外側）には、ＧＮＤ電極
パターン（ベタＧＮＤパターン）８を設ける。

【０００８】そして、所定部分をブラインドスルーホー
ル（内部が導体で満たされたスルーホール）２によって
接続し、図５Ａの回路図のように結線する。この場合、
第２層〜第４層１−２〜１−４上のコイルパターン４に
より、３ターンのコイルＬを構成し、第２層〜第４層１
−２〜１−４上のコンデンサ電極パターン３によってコ
ンデンサＣ₁ を構成する。

【０００９】また、第２層〜第４層１−２〜１−４上の
コンデンサ電極パターン５により、コンデンサＣ₃ を構
成し、第２層〜第４層１−２〜１−４上のコンデンサ電
極パターン６によって、コンデンサＣ₂ を構成する。

【００１０】そして、前記コイルＬ、及びコンデンサＣ
₁ 〜Ｃ₃ の両側（積層方向の両側）を、ＧＮＤ電極パタ
ーン７、８によって挟むことにより、両側のシールドを
行っている。

【００１１】しかしながら、前記のように、図５Ａの回
路を多層基板化して、その表裏面にＧＮＤ電極パターン
を付加しても、目的の動作をさせるのは困難である。な
ぜならば、前記のＧＮＤ電極パターン７、８があるため
に、不要な浮遊容量が発生し、入出力インピーダンスの
ズレや、共振周波数のズレを起こす。

【００１２】このため、前記入出力インピーダンスのズ
レや、共振周波数のズレを調整しながら、ＧＮＤ電極パ
ターンを設定する必要がある。しかし、この作業は極め
て困難な作業であって、実現しがたい。

【００１３】そこで、図５Ｃに示した構成にすることが
考えられる。図５Ｃは、図５Ｂに示した高周波フィルタ
の絶縁層を厚くした例であり、コイルＬ、コンデンサＣ
₁ 〜Ｃ₃ の各パターン構造は同じである。

【００１４】即ち、図５Ｂにおいて、第１層１−１上の
ＧＮＤ電極パターンの下側に、絶縁層（誘電体層）を数
層設けると共に、第４層１−４の下側に設けたＧＮＤパ
ターン８の上側に絶縁層（誘電体層）を数層設けて、図
５Ｃのようにしたものである。このようにすれば、コイ
ルＬ、コンデンサＣ₁ 〜Ｃ₃ の各パターンと、ＧＮＤ電
極パターンとの距離を大きくし、浮遊容量を減少させる
ことができる。

【００１５】

【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) 例えば図５Ａに示した高周波フィルタの回路を、多
層基板に実装する際、外部からの電気的影響に強い構造
にする必要がある。そこで、図５Ｂに示したように、多
層基板の内部にコイルやコンデンサを形成し、該多層基
板の表裏面にＧＮＤ電極パターンを設けることが考えら
れる。

【００１６】しかし、このような構造では、不要な浮遊
容量が多くなり、入出力インピーダンスのズレや共振周
波数のズレが発生するため、実現するのは困難である。 (2) 前記(1) の点を解決するため、図５Ｃに示したよう
に、絶縁層を厚くして、コイルやコンデンサと、ＧＮＤ
電極パターンを離すことも考えられる。

【００１７】しかし、このようにすると、多層基板の層
数が極めて多くなり、極端に厚い多層基板となる。この
ように、極端に厚い多層基板は、作りづらく、かつ、焼
成時の脱バイ（脱バインダー）もやりずらい。

【００１８】即ち、積層数が多いために積層工数が多く
なるので工程時間が増え、更に積層ズレによる不良の発
生（回数）も多くなる。また脱バイ工程では、基板が多
くなると脱バイ時間（特定の温度でキープする）を長く
とる必要があり、残留バインダーによる基板のフクレの
発生も多くある。

【００１９】本発明は、このような従来の課題を解決
し、ＧＮＤ電極パターンの設定により、入出力インピー
ダンスのズレや、共振周波数のズレが発生するのを防止
し、製造を容易にすることを目的とする。

【００２０】

【課題を解決するための手段】本発明は上記の課題を解
決するため、次のように構成した。 (1) 少なくとも、ＧＮＤ電極を有するコンデンサを、多
層基板に内蔵した高周波フィルタであって、前記コンデ
ンサのＧＮＤ側電極を構成するＧＮＤ電極パターンを、
多層基板の外側の層に設けると共に、他の素子を、前記
ＧＮＤ電極パターンよりも内側の層に設け、前記ＧＮＤ
電極パターンでシールドした。

【００２１】(2) 前記ＧＮＤ電極パターンを、多層基板
の外側にある片側の層に設け、多層基板の片側をシール
ドした。 (3) 前記ＧＮＤ電極パターンを、多層基板の外側にある
両側の層に設け、多層基板の両側をシールドした。

【００２２】

【作用】上記構成に基づく本発明の作用を説明する。多
層基板に内蔵したフィルタ素子は、外部からの電気的な
影響を受けやすいため、該多層基板の片側、あるいは両
側にＧＮＤ電極を設定してシールドを行う。

【００２３】この場合、本発明では、シールド用のＧＮ
Ｄ電極を、コンデンサのＧＮＤ側電極として用いてい
る。このため、入出力インピーダンスのズレや共振周波
数のズレが少なくなる。

【００２４】また、多層基板の積層方向に回路素子を配
列することが可能となり、回路素子上に回路素子を構成
できる。従って、横方向（水平方向）のスペースフィル
タが改善される。 更に、ＧＮＤ電極と他の素子との間
に、絶縁層を設けなくても済むため、多層基板の積層数
が少なくて済み、製造が容易となる。

【００２５】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。 （第１実施例の説明）図１〜図２は、本発明の第１実施
例を示した図であり、図１は高周波フィルタの分解斜視
図、図２は高周波フィルタの断面図及び斜視図（表面実
装部品）である。

【００２６】図中、図５と同符号は同一のものを示す。
また、１０−１〜１０−５は多層基板の各層（誘電体
層）であり、１０−１は第１層、１０−２は第２層、１
０−３は第３層、１０−４は第４層、１０−５は第５層
を示す。

【００２７】更に、１１〜１４はコンデンサ電極パター
ン、１５、１６はコイルパターン、１７はＧＮＤ電極パ
ターンを示す。第１実施例は、多層基板の片側に、ＧＮ
Ｄ電位を有するコンデンサを配置した例であり、高周波
フィルタの回路は、図５Ａに示した従来例（ローパスフ
ィルタ）と同じである。

【００２８】この例では、多層基板を５層で構成し、図
の下側の層に、ＧＮＤ電極を有するコンデンサを配置し
てある。そして、図の下側からの電気的な影響を防止す
る構成としたものである。

【００２９】図示のように、多層基板の第１層１０−１
上にはパターニングを行わず、第２層１０−２上には、
コンデンサ電極パターン１１と、コイルパターン１５
を、厚膜導体パターン（印刷パターン）として、一体形
成する。

【００３０】第３層１０−３上には、コンデンサ電極パ
ターン１２とコイルパターン１６とを、厚膜導体パター
ンとして一体形成し、第４層１０−４上には、コンデン
サ電極パターン１３、１４を厚膜導体パターンとして形
成する。

【００３１】第５層１０−５上には、ほぼ全面にＧＮＤ
電極パターン（ベタＧＮＤパターン）を厚膜導体パター
ンとして形成する。また、第３層１０−３上には、スル
ーホール電極１８を形成しておく。

【００３２】そして、コイルパターン１５、１６間、コ
ンデンサ電極パターン１２、１４間（図示点線部分）を
ブラインドスルーホール（内部が導体で満たされたスル
ーホール）によって接続すると共に、コンデンサ電極パ
ターン１１、１３間（図示点線部分）を、スルーホール
電極１８を介してブラインドスルーホールにより接続す
る。

【００３３】また、コンデンサ電極パターン１４の一端
を引き出して入力端子ＩＮに接続し、コンデンサ電極パ
ターン１３の一端を引き出して出力端子ＯＵＴに接続
し、ＧＮＤ電極パターン１７の一端を引き出してＧＮＤ
端子（図２Ｂ参照）に接続する。

【００３４】前記の入力端子ＩＮ、出力端子ＯＵＴ、Ｇ
ＮＤ端子等の外部端子は、図２Ｂのように、多層基板の
側面に設け、表面実装部品とする。前記のような構成に
おいて、コイルパターン１５、１６でコイルＬを構成
し、コンデンサ電極パターン１４とＧＮＤ電極パターン
１７によりコンデンサＣ₁ を構成し、コンデンサ電極パ
ターン１３とＧＮＤ電極パターン１７によりコンデンサ
Ｃ₂ を構成する。

【００３５】また、コンデンサ電極パターン１１、１２
により構成されるコンデンサＣ₃₁と、コンデンサ電極パ
ターン１２、１３により構成されるコンデンサＣ₃₂とで
コンデンサＣ₃ （Ｃ₃ ＝Ｃ₃₁＋Ｃ₃₂）を構成する。

【００３６】このようにすれば、ＧＮＤ電極パターン１
７によるシールドで、下方側からの電気的な影響を防止
できると共に、該ＧＮＤ電極パターン１７は、コンデン
サの電極となっているため、従来のような不要な浮遊容
量が発生することもなくなる。

【００３７】本願の第１実施例の完成品（図２−Ｂ）の
ようにＳＭＤ（表面実装部品）の場合、実装（マウン
ト）するマザーボード側のパターンから影響を受けやす
いためＧＮＤ電極側をマザーボード側になるように実装
すれば、上記影響をうけることなく従来例同様に動作さ
せることができる。

【００３８】（第２実施例の説明）図３は第２実施例に
おける高周波フィルタの分解斜視図、図４は高周波フィ
ルタの断面図及び斜視図である。

【００３９】図中、図５と同符号は同一のものを示す。
また、２０−１〜２０−６は多層基板の各層（誘電体
層）であり、２０−１は第１層、２０−２は第２層、２
０−３は第３層、２０−４は第４層、２０−５は第５
層、２０−６は第６層を示す。更に、２１、２６はＧＮ
Ｄ電極パターン、２２、２３、２４、２５はコンデンサ
電極パターン、２７、２８はコイルパターン、２９はス
ルーホール電極を示す。

【００４０】第２実施例は、多層基板の両側に、ＧＮＤ
電位を有するコンデンサを配置した例であり、高周波フ
ィルタの回路は、図５Ａに示した従来例と同じ（ローパ
スフィルタ）である。

【００４１】この例では、多層基板を６層で構成し、図
の上側にコンデンサＣ₁ を配置し、下側にコンデンサＣ
₂ を配置することにより、図の上下両方向をシールドし
た構造にしてある。

【００４２】図示のように、多層基板の第１層２０−１
上には、ほぼ全面にＧＮＤ電極パターン（ベタＧＮＤパ
ターン）２１を形成し、第２層２０−２上には、ほぼ全
面に、コンデンサ電極パターン２２を形成する。

【００４３】第３層２０−３上には、コンデンサ電極パ
ターン２３とコイルパターン２７を形成し、第４層２０
−４上にも同様に、コンデンサ電極パターン２４とコイ
ルパターン２８を形成する。

【００４４】第５層２０−５上には、ほぼ全面にコンデ
ンサ電極パターン２５を形成し、第６層２０−６上に
は、ほぼ全面にＧＮＤ電極パターン２６（ベタＧＮＤパ
ターン）２６を形成する。なお、前記の各パターンは、
全て厚膜導体パターンとして形成する。

【００４５】そして、コンデンサ電極パターン２２とコ
イルパターン２７の一端の間、コイルパターン２７の他
端とコイルパターン２８の一端との間、コイルパターン
２８の他端とコンデンサ電極パターン２５との間（図点
線部分）を、それぞれブラインドスルーホールによって
接続する。

【００４６】また、コンデンサ電極パターン２２、２４
間、及びコンデンサ電極パターン２３、２５間（図示点
線部分）を、それぞれスルーホール電極２９を介し、ブ
ラインドスルーホールによって接続する。

【００４７】更に、ＧＮＤ電極パターン２１、２６の一
端を引き出してＧＮＤ端子に接続し、コンデンサ電極パ
ターン２２に一端を引き出して入力端子ＩＮに接続する
と共に、コンデンサ電極パターン２５の一端を引き出し
て出力端子ＯＵＴに接続する。

【００４８】前記の入力端子ＩＮ、出力端子ＯＵＴ、Ｇ
ＮＤ端子は、図４Ｂに示したように、多層基板の側面に
外部端子として設け、表面実装部品とする。前記の構成
により、ＧＮＤ電極パターン２１とコンデンサ電極パタ
ーン２２でコンデンサＣ₁ を構成し、コンデンサ電極パ
ターン２５とＧＮＤ電極パターン２６でコンデンサＣ₂
を構成し、コイルパターン２７、２８でコイルＬを構成
する。

【００４９】また、コンデンサ電極パターン２２、２３
で構成されるコンデンサＣ₃₁と、コンデンサ電極パター
ン２３、２４で構成されるコンデンサＣ₃₂と、コンデン
サ電極パターン２４、２５で構成されるコンデンサＣ₃₃
とにより、コンデンサＣ₃ （Ｃ₃ ＝Ｃ₃₁＋Ｃ₃₂＋Ｃ₃₃）
を構成する。

【００５０】このようにすれば、ＧＮＤ電極パターン２
１によって上側のシールドを行い、ＧＮＤ電極パターン
２６によって下側のシールドを行うから、上下両方向か
らの電気的な影響を防止することができる。

【００５１】しかもこの場合、シールドを行う前記ＧＮ
Ｄ電極パターン２１、２６は、コンデンサの電極（ＧＮ
Ｄ電位にある電極）として用いている。従って、従来の
ような不要な浮遊容量の発生もなくなる。

【００５２】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) 図５Ａに示した、一段構成のローパスフィルタに限
らず、ＧＮＤ電位を有するコンデンサを、その構成素子
としたＬＣフィルタならば、ＢＰＦ（バンドパス）、Ｈ
ＰＦ（ハイパス）、ＢＥＦ（バンドエリミネーション）
等のどのようなフィルタにも適用可能である。

【００５３】(2) 上記実施例のような表面実装型の高周
波フィルタに限らず、リードフレームを使った挿入部品
にしてもよい。 (3) フィルタを構成するコンデンサの容量は、層間を薄
くしたり、高誘電材料を使用したり、あるいは、部分的
に多層化する等して、所定の容量を得るようにすればよ
い。

【００５４】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) 多層基板に内蔵したフィルタ素子の片側、あるいは
両側に、シールドを行うためのＧＮＤ電極を設定して
も、このＧＮＤ電極は、コンデンサの電極であるから、
従来例のように、不必要な浮遊容量が発生しない。従っ
て、入出力インピーダンスのズレや、共振周波数のズレ
が少なく、高周波フィルタの設計が容易になる。

【００５５】片側からのＧＮＤによるシールドの場合は
ＳＭＤ化した場合にＧＮＤ側をマザーボード側にして実
装することによりマザーボードの回路パターンからの影
響を従来例同様に十分対策できる。両側からのＧＮＤに
よるシールドは更に確実であり、また従来例同様に部品
の上下面の制約をうけなくなる。

【００５６】(2) 高周波フィルタの構成素子が、多層基
板の積層方向に配置できるため、小型化しやすい。 (3) 従来例（図５Ｃ）のように、浮遊容量を減すための
層を設けなくても済むから、多層基板の層数が少なくて
済み、薄型の部品となる。従って、脱バイ（脱バインダ
ー）も短時間で容易にでき、製造しやすくなる。

【００５７】(4) 多層基板の積層方向に回路素子を配置
できるため、回路素子上に回路素子を構成することもで
きる。このため、横方向（水平方向）のスペースファイ
ルがとりやすくなる。

【００５８】例えば、上記従来例では、コイルを３ター
ンで構成しているが、本発明の実施例では、コイルの径
を大きくして、２ターンで構成できる。従って、少ない
積層数で構成でき、製造しやすくなる。

【図面の簡単な説明】

【図１】本発明の第１実施例における高周波フィルタの
分解斜視図である。

【図２】図１実施例における高周波フィルタを示した図
である。

【図３】第２実施例における高周波フィルタの分解斜視
図である。

【図４】第２実施例における高周波フィルタを示した図
である。

【図５】従来例の説明図である。

【符号の説明】

１０−１〜１０−５ 多層基板の各層（誘電体層） １１〜１４ コンデンサ電極パターン １５、１６ コイルパターン １７ ＧＮＤ電極パターン １８ スルーホール電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくとも、ＧＮＤ側電極を有するコン
   デンサ（Ｃ₁ 、Ｃ₂）を、多層基板に内蔵した高周波フ
   ィルタであって、 前記コンデンサ（Ｃ₁ 、Ｃ₂ ）のＧＮＤ側電極を構成す
   るＧＮＤ電極パターンを、多層基板の外側の層に設ける
   と共に、 他の素子を、前記ＧＮＤ電極パターンよりも内側の層に
   設け、 前記ＧＮＤ電極パターンでシールドしたことを特徴とす
   る高周波フィルタ。
2. 【請求項２】 前記ＧＮＤ電極パターン（１７）を、多
   層基板の外側にある片側の層（１０−５）に設け、 多層基板の片側をシールドしたことを特徴とする請求項
   １記載の高周波フィルタ。
3. 【請求項３】 前記ＧＮＤ電極パターン（２１、２６）
   を、多層基板の外側にある両側の層（２０−１、２０−
   ６）に設け、 多層基板の両側をシールドしたことを特徴とする請求項
   １記載の高周波フィルタ。