JPH0533535B2 - - Google Patents
Info
- Publication number
- JPH0533535B2 JPH0533535B2 JP18090185A JP18090185A JPH0533535B2 JP H0533535 B2 JPH0533535 B2 JP H0533535B2 JP 18090185 A JP18090185 A JP 18090185A JP 18090185 A JP18090185 A JP 18090185A JP H0533535 B2 JPH0533535 B2 JP H0533535B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pin
- heat sink
- wiring
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ピングリツドアレイに関する。
(従来の技術)
従来、半導体装置のパツケージとして、デユア
ルインラインパツケージ(以下、DIPという。)
が大部分を占めていたが、最近のLSIチツプの高
集積化や電子装置の小型化、高性能化に対する要
求の増大により装置のピン数が増大するようにな
り、DIPではピン数の増加に限界があるため、最
近では、セラミツク基板にピンを複数列立設した
ピングリツドアレイが開発され、実用に供されて
きている。
ルインラインパツケージ(以下、DIPという。)
が大部分を占めていたが、最近のLSIチツプの高
集積化や電子装置の小型化、高性能化に対する要
求の増大により装置のピン数が増大するようにな
り、DIPではピン数の増加に限界があるため、最
近では、セラミツク基板にピンを複数列立設した
ピングリツドアレイが開発され、実用に供されて
きている。
(発明が解決しようとする問題点)
しかしながら、従来のピングリツドアレイパツ
ケージは、セラミツク製基板を採用しているた
め、コストが高く、しかも基板を大きくすると共
に、回路を微細化することは困難であるという問
題がある。このため、プリント配線基板技術を応
用した比較的安価なプラスチツク製のピングリツ
ドアレイが開発されているが、製造工程での管理
を厳しくしなければ高精度のものが得られず、ま
た熱伝導を高めるため金属製放熱板を組み込む
と、接合工程や接合部の封止工程など製造工程が
増加するなどの問題があつた。
ケージは、セラミツク製基板を採用しているた
め、コストが高く、しかも基板を大きくすると共
に、回路を微細化することは困難であるという問
題がある。このため、プリント配線基板技術を応
用した比較的安価なプラスチツク製のピングリツ
ドアレイが開発されているが、製造工程での管理
を厳しくしなければ高精度のものが得られず、ま
た熱伝導を高めるため金属製放熱板を組み込む
と、接合工程や接合部の封止工程など製造工程が
増加するなどの問題があつた。
(問題点を解決するための手段)
本発明は、前記問題を解決する手段として、開
口部を有するプラスチツク製ベースフイルムの表
面に配線パターンを形成してなる配線基板と、該
配線基板に立設された前記配線パターンに接続さ
れた複数のピンと、前記配線基板の開口部を覆う
ように配線基板上に配置された金属製放熱板の周
縁部とを耐熱性樹脂で封止して一体化してなるこ
とを特徴とするピングリツドアレイを提供するも
のである。
口部を有するプラスチツク製ベースフイルムの表
面に配線パターンを形成してなる配線基板と、該
配線基板に立設された前記配線パターンに接続さ
れた複数のピンと、前記配線基板の開口部を覆う
ように配線基板上に配置された金属製放熱板の周
縁部とを耐熱性樹脂で封止して一体化してなるこ
とを特徴とするピングリツドアレイを提供するも
のである。
(作用)
本発明は、配線基板と、ピンと、放熱板とを封
入成形して一体化することによりピングリツドア
レイの信頼性を高めると同時に、製造工程の簡略
化を図り低コスト化を図るものであり、プラスチ
ツク製のベースフイルムからなる配線基板は半導
体装置の薄型化に寄与し、放熱板は放熱板として
機能し、配線基板の開口部から露出している放熱
板の表面に装着される半導体チツプからの放熱散
性を高め、また耐熱性樹脂は配線基板を放熱板及
びピンと共に一体に封止し、機械的強度、耐熱衝
撃性及び加工精度の向上、製造工程の簡略化に寄
与する。
入成形して一体化することによりピングリツドア
レイの信頼性を高めると同時に、製造工程の簡略
化を図り低コスト化を図るものであり、プラスチ
ツク製のベースフイルムからなる配線基板は半導
体装置の薄型化に寄与し、放熱板は放熱板として
機能し、配線基板の開口部から露出している放熱
板の表面に装着される半導体チツプからの放熱散
性を高め、また耐熱性樹脂は配線基板を放熱板及
びピンと共に一体に封止し、機械的強度、耐熱衝
撃性及び加工精度の向上、製造工程の簡略化に寄
与する。
(実施例)
以下、本発明の実施例について添付の図面を参
照して説明する。
照して説明する。
本発明に係るピングリツドアレイの一実施例を
示す図において、1はポリイミド樹脂、エポキシ
樹脂などのプラスチツク材料製ベースフイルムか
らなる配線基板、2は良導電性金属材料からなる
ピン、3は銅又はアルミニウムなど良熱伝導性金
属材料からなる放熱板、4は配線基板と、ピンと
放熱板とを一体に封じ込める封止部で、ポリフエ
ニレンサルフアイド、エポキシ樹脂などの耐熱性
樹脂から形成されている。
示す図において、1はポリイミド樹脂、エポキシ
樹脂などのプラスチツク材料製ベースフイルムか
らなる配線基板、2は良導電性金属材料からなる
ピン、3は銅又はアルミニウムなど良熱伝導性金
属材料からなる放熱板、4は配線基板と、ピンと
放熱板とを一体に封じ込める封止部で、ポリフエ
ニレンサルフアイド、エポキシ樹脂などの耐熱性
樹脂から形成されている。
配線基板1は、その中央部に開口部5を有し、
そのベースフイルムの表面に、第2図に示すよう
に、開口部5の近傍から放射状に伸張した配線パ
ターン6を形成したもので、ベースフイルム及び
配線パターン6を貫通して複数の貫通孔7が形成
されている。
そのベースフイルムの表面に、第2図に示すよう
に、開口部5の近傍から放射状に伸張した配線パ
ターン6を形成したもので、ベースフイルム及び
配線パターン6を貫通して複数の貫通孔7が形成
されている。
本発明に係るピングリツドアレイは、配線基板
1が薄肉のプラスチツクフイルムで形成されてい
るため、配線基板と配線パターンとの接合強度が
低く、そのため配線パターンとピンをハンダ付け
してもその強度は向上せず、しかもハンダ付けに
よる面接合では、ハンダ付け加工が繁雑で、ハン
ダ付け加工後に洗浄工程が必要になることから、
ピン2の取り付けの容易化を図り、ピン2を確実
に固定するため、貫通孔7の周囲の配線パターン
6をリング状に形成する一方、貫通孔7に嵌入さ
れるピン2の頭部側近傍に大径の段部2aを形成
し、頭部2bを配線基板1の貫通孔7に挿入した
後、ハンマーリング等によりかしめて、その頭部
2bと段部2aとの間に配線基板1を挟持させる
ことによりピン2を配線基板1に固定すると共
に、配線パターン6に接続するようにしている。
1が薄肉のプラスチツクフイルムで形成されてい
るため、配線基板と配線パターンとの接合強度が
低く、そのため配線パターンとピンをハンダ付け
してもその強度は向上せず、しかもハンダ付けに
よる面接合では、ハンダ付け加工が繁雑で、ハン
ダ付け加工後に洗浄工程が必要になることから、
ピン2の取り付けの容易化を図り、ピン2を確実
に固定するため、貫通孔7の周囲の配線パターン
6をリング状に形成する一方、貫通孔7に嵌入さ
れるピン2の頭部側近傍に大径の段部2aを形成
し、頭部2bを配線基板1の貫通孔7に挿入した
後、ハンマーリング等によりかしめて、その頭部
2bと段部2aとの間に配線基板1を挟持させる
ことによりピン2を配線基板1に固定すると共
に、配線パターン6に接続するようにしている。
放熱板3は配線基板1の開口部5に面する側に
該開口部5とほぼ同面積の凹所9が形成される一
方、周縁部3aに突起10が形成され、周縁部3
aを配線基板1及びピン2と耐熱性樹脂で封入成
形することにより配線基板1及びピン2と一体化
されている。なお、11はスタンドオフで、ピン
グリツドアレイをピンソケツトやマザー基板等に
装着した際、マザー基板等との間に一定の間隔を
あけるためのもので、ピングリツドアレイの任意
の位置にそれぞれ封止部4と一体成形されてい
る。また、封止部4にはピン2の頭部2bに達す
る穴12が形成されているが、この穴12は封入
成形時にピン2を押圧固定する可動ピン19によ
り形成される。20は防湿用保護皮膜で、エポキ
シ系あるいはポリイミド系樹脂をコーテイングす
ることにより形成されている。
該開口部5とほぼ同面積の凹所9が形成される一
方、周縁部3aに突起10が形成され、周縁部3
aを配線基板1及びピン2と耐熱性樹脂で封入成
形することにより配線基板1及びピン2と一体化
されている。なお、11はスタンドオフで、ピン
グリツドアレイをピンソケツトやマザー基板等に
装着した際、マザー基板等との間に一定の間隔を
あけるためのもので、ピングリツドアレイの任意
の位置にそれぞれ封止部4と一体成形されてい
る。また、封止部4にはピン2の頭部2bに達す
る穴12が形成されているが、この穴12は封入
成形時にピン2を押圧固定する可動ピン19によ
り形成される。20は防湿用保護皮膜で、エポキ
シ系あるいはポリイミド系樹脂をコーテイングす
ることにより形成されている。
前記構造のピングリツドアレイは次のようにし
て製造できる。即ち、予め用意した段付きのピン
2の頭部2bを配線基板1の貫通孔7に嵌入し、
ピン2の頭部2bに振動やハンマーリングにより
ピン2をかしめて、配線基板1にピン2を固定す
ると同時に配線パターンとピン2とを電気的に接
続する。この配線基板1は、第3図に示すよう
に、下型15のキヤビテイ17内に配置され、放
熱板3を配線基板1の開口部5を覆うようにセツ
トした後、上型18を降下させて型閉めし、耐熱
性樹脂をキヤビテイ17に射出して封入成形する
ことにより製造できる。
て製造できる。即ち、予め用意した段付きのピン
2の頭部2bを配線基板1の貫通孔7に嵌入し、
ピン2の頭部2bに振動やハンマーリングにより
ピン2をかしめて、配線基板1にピン2を固定す
ると同時に配線パターンとピン2とを電気的に接
続する。この配線基板1は、第3図に示すよう
に、下型15のキヤビテイ17内に配置され、放
熱板3を配線基板1の開口部5を覆うようにセツ
トした後、上型18を降下させて型閉めし、耐熱
性樹脂をキヤビテイ17に射出して封入成形する
ことにより製造できる。
なお、配線基板の製造は、まずベースフイルム
にスリツト加工を施し、脱脂、乾燥後、化学銅メ
ツキの付着を容易にするためベースフイルムの全
面に触媒ペーストを塗布、乾燥させた後、スタン
ピング加工し、配線パターン6を形成すべき部位
以外の部位にレジストインキをスクリーン印刷し
てマスクし、次いで化学銅メツキ法により銅メツ
キを施し、該銅メツキ上に電気銅メツキ、電気銀
メツキを積層して配線パターンを形成し、配線パ
ターン6の表面とレジストインキ層との間に凹凸
の無い平滑な配線基板とするのが好ましいが、公
知のフレキシブル印刷配線基板の製造方法と同様
にして製造することもできる。
にスリツト加工を施し、脱脂、乾燥後、化学銅メ
ツキの付着を容易にするためベースフイルムの全
面に触媒ペーストを塗布、乾燥させた後、スタン
ピング加工し、配線パターン6を形成すべき部位
以外の部位にレジストインキをスクリーン印刷し
てマスクし、次いで化学銅メツキ法により銅メツ
キを施し、該銅メツキ上に電気銅メツキ、電気銀
メツキを積層して配線パターンを形成し、配線パ
ターン6の表面とレジストインキ層との間に凹凸
の無い平滑な配線基板とするのが好ましいが、公
知のフレキシブル印刷配線基板の製造方法と同様
にして製造することもできる。
本発明は、前記実施例に限定されるものではな
く、種々に変形することができる。例えば、前記
実施例では、段付きピン2として一端側に一重の
段を有するピンを採用しているが、これは第4図
に示すように、ピン2に段を二重にあるいは3重
以上設け、頭部2b側の段部2aと頭部2bとの
間で配線基板1をかしめる一方、その段部2aと
その下側の段部2a′との間に形成される空間部2
cに耐熱性樹脂を廻り込ませてピン2の引抜力を
一段と向上させることもできる。
く、種々に変形することができる。例えば、前記
実施例では、段付きピン2として一端側に一重の
段を有するピンを採用しているが、これは第4図
に示すように、ピン2に段を二重にあるいは3重
以上設け、頭部2b側の段部2aと頭部2bとの
間で配線基板1をかしめる一方、その段部2aと
その下側の段部2a′との間に形成される空間部2
cに耐熱性樹脂を廻り込ませてピン2の引抜力を
一段と向上させることもできる。
また、配線基板1の配線パターン6と反対側の
表面に貫通孔を包囲する金属リングを形成し、該
金属リングをもベースフイルム及び配線パターン
6と共に、ピン2の頭部と段部2aとの間に挾持
させ、ピン2をより強固に取り付けることができ
るようにしても良い。
表面に貫通孔を包囲する金属リングを形成し、該
金属リングをもベースフイルム及び配線パターン
6と共に、ピン2の頭部と段部2aとの間に挾持
させ、ピン2をより強固に取り付けることができ
るようにしても良い。
さらに、前記実施例では、配線基板1に一つの
開口部5を形成し、一つの半導体チツプを装着で
きるようにしているが、第5図に示すように、二
つの開口部5を設けるか、あるいはそれ以上の数
の開口部5を設け、各開口部5から露出している
放熱板3の表面に半導体チツプをそれぞれ搭載す
るようにすることもできる。
開口部5を形成し、一つの半導体チツプを装着で
きるようにしているが、第5図に示すように、二
つの開口部5を設けるか、あるいはそれ以上の数
の開口部5を設け、各開口部5から露出している
放熱板3の表面に半導体チツプをそれぞれ搭載す
るようにすることもできる。
(発明の効果)
以上の説明から明らかなように、本発明によれ
ば、配線基板を使用し、金型を用いて配線基板を
ピン及び放熱板と一体に封入成形するようにした
ので、ピングリツドアレイの薄型化及び低コスト
化を図ることができ、しかも50μm程度の高寸法
精度で信頼性の高いピングリツドアレイを製造で
きる。また、封止部と放熱板が配線基板と一体化
されているため、曲げ強度、耐機械的衝撃性及び
耐熱衝撃性に優れ、しかも熱放散性に優れたピン
グリツドアレイを製造できるなど優れた効果が得
られる。
ば、配線基板を使用し、金型を用いて配線基板を
ピン及び放熱板と一体に封入成形するようにした
ので、ピングリツドアレイの薄型化及び低コスト
化を図ることができ、しかも50μm程度の高寸法
精度で信頼性の高いピングリツドアレイを製造で
きる。また、封止部と放熱板が配線基板と一体化
されているため、曲げ強度、耐機械的衝撃性及び
耐熱衝撃性に優れ、しかも熱放散性に優れたピン
グリツドアレイを製造できるなど優れた効果が得
られる。
第1図は本発明に係るピングリツドアレイの断
面図、第2図は本発明に係るピングリツドアレイ
の製造に使用する配線基板の平面図、第3図はそ
の製造過程における封入成形時の金型の断面説明
図、第4図は本発明の他の実施例を示すピングリ
ツドアレイの部分断面図、第5図は本発明の他の
実施例を示すピングリツドアレイの底面図であ
る。 1…配線基板、2…段付きピン、3…放熱板、
4…耐熱性樹脂、5…開口部、6…配線パター
ン、7…貫通孔、10…突起。
面図、第2図は本発明に係るピングリツドアレイ
の製造に使用する配線基板の平面図、第3図はそ
の製造過程における封入成形時の金型の断面説明
図、第4図は本発明の他の実施例を示すピングリ
ツドアレイの部分断面図、第5図は本発明の他の
実施例を示すピングリツドアレイの底面図であ
る。 1…配線基板、2…段付きピン、3…放熱板、
4…耐熱性樹脂、5…開口部、6…配線パター
ン、7…貫通孔、10…突起。
Claims (1)
- 1 開口部を有するプラスチツク製ベースフイル
ムの表面に配線パターンを形成してなる配線基板
と、該配線基板に立設され前記配線パターンに接
続された複数のピンと、前記配線基板の開口部を
覆うように配線基板上に配置された金属製放熱板
の周縁部とを耐熱性樹脂で封止して一体化してな
ることを特徴とするピングリツドアレイ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18090185A JPS6240749A (ja) | 1985-08-16 | 1985-08-16 | ピングリツドアレイ |
DE8686108770T DE3675321D1 (de) | 1985-08-16 | 1986-06-27 | Halbleiteranordnung mit packung vom steckerstifttyp. |
EP86108770A EP0218796B1 (en) | 1985-08-16 | 1986-06-27 | Semiconductor device comprising a plug-in-type package |
US06/880,832 US4823234A (en) | 1985-08-16 | 1986-07-01 | Semiconductor device and its manufacture |
KR1019860006161A KR870002647A (ko) | 1985-08-16 | 1986-07-28 | 반도체장치 및 그 제조방법 |
CN198686105249A CN86105249A (zh) | 1985-08-16 | 1986-08-16 | 半导体器件及其制造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18090185A JPS6240749A (ja) | 1985-08-16 | 1985-08-16 | ピングリツドアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6240749A JPS6240749A (ja) | 1987-02-21 |
JPH0533535B2 true JPH0533535B2 (ja) | 1993-05-19 |
Family
ID=16091288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18090185A Granted JPS6240749A (ja) | 1985-08-16 | 1985-08-16 | ピングリツドアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6240749A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62189743A (ja) * | 1986-02-14 | 1987-08-19 | Matsushita Electric Works Ltd | 配線回路体 |
JPS62189742A (ja) * | 1986-02-14 | 1987-08-19 | Matsushita Electric Works Ltd | ピングリツドアレイ |
JP2770947B2 (ja) * | 1988-02-05 | 1998-07-02 | シチズン時計株式会社 | 樹脂封止型半導体装置及びその製造方法 |
-
1985
- 1985-08-16 JP JP18090185A patent/JPS6240749A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6240749A (ja) | 1987-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4618739A (en) | Plastic chip carrier package | |
JP3432982B2 (ja) | 表面実装型半導体装置の製造方法 | |
US6900535B2 (en) | BGA/LGA with built in heat slug/spreader | |
US5557150A (en) | Overmolded semiconductor package | |
KR960003766B1 (ko) | 플래스틱 핀 그리드 어레이 패키지 제조 방법 | |
US7323767B2 (en) | Standoffs for centralizing internals in packaging process | |
US5241133A (en) | Leadless pad array chip carrier | |
JPH09507344A (ja) | ワイヤ・ボンディングの技術に基づくボール・グリッド・アレイの下に浅い空洞を持つパッケージ | |
US7176062B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
JPH113957A (ja) | 薄型パワーテープボールグリッドアレイパッケージ | |
KR20010014882A (ko) | 반도체 장치 및 그 제조 방법 | |
EP0563264B1 (en) | Leadless pad array chip carrier | |
KR19990083251A (ko) | 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법 | |
US6122172A (en) | Polymer stud grid array | |
JP2770947B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
US6057594A (en) | High power dissipating tape ball grid array package | |
JPH0533535B2 (ja) | ||
KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
JPH08279571A (ja) | 半導体装置 | |
JPH0553067B2 (ja) | ||
JP3136274B2 (ja) | 半導体装置 | |
JPS60254646A (ja) | 半導体装置 | |
KR100216063B1 (ko) | 메탈 볼 그리드 어레이 패키지 | |
JPH10150065A (ja) | チップサイズパッケージ |