[go: up one dir, main page]

JPH05327432A - Voltage comparator circuit - Google Patents

Voltage comparator circuit

Info

Publication number
JPH05327432A
JPH05327432A JP11866592A JP11866592A JPH05327432A JP H05327432 A JPH05327432 A JP H05327432A JP 11866592 A JP11866592 A JP 11866592A JP 11866592 A JP11866592 A JP 11866592A JP H05327432 A JPH05327432 A JP H05327432A
Authority
JP
Japan
Prior art keywords
voltage
analog
input terminal
analog switch
comparison circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11866592A
Other languages
Japanese (ja)
Inventor
Shingo Yamamoto
真吾 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11866592A priority Critical patent/JPH05327432A/en
Publication of JPH05327432A publication Critical patent/JPH05327432A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PURPOSE:To improve the offset voltage measurement accuracy. CONSTITUTION:In the case of making usual voltage comparison operation, an analog switch 2 is set to the OFF state, the voltage comparator 1 compares analog voltages inputted from analog input terminals 51, 52 by using the analog switch 2 and a resistor 3 without any affect. In the case of testing, the analog switch 2 is turned off by a control signal inputted from a test terminal 54 at the test and a noninverting input terminal and an inverting input terminal of the voltage comparator circuit 1 are short-circuited through the analog switch 2 and the resistor 3. The analog input terminal 51 connects to a current source 4 in this test and the analog input terminal 52 connects to a voltage source 5. The offset voltage Voff is obtained by a current Ia outputted from the current source 4 and a resistance R of the resistor 3. In order to measure the offset voltage Voff with high accuracy, only the accuracy of the current of the current source 4 is to be noticed of.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は電圧比較回路に関し、特
に試験用回路を備えて構成される電圧比較回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage comparison circuit, and more particularly to a voltage comparison circuit including a test circuit.

【0002】[0002]

【従来の技術】従来の電圧比較回路は、その一例のブロ
ック図が図3に示されるように、アナログ入力端子59
および60を介して、それぞれ電圧源12および13の
アナログ電圧V12およびV13が、電圧比較回路11の非
反転入力端子および反転入力端子に入力され、それらの
アナログ電圧の比較結果として出力電圧Vo が出力端子
61より出力される。
2. Description of the Related Art A conventional voltage comparison circuit has an analog input terminal 59 as shown in the block diagram of FIG.
And 60, the analog voltages V 12 and V 13 of the voltage sources 12 and 13 are input to the non-inverting input terminal and the inverting input terminal of the voltage comparison circuit 11, respectively, and the output voltage V is obtained as a comparison result of those analog voltages. o is output from the output terminal 61.

【0003】この従来の電圧比較回路においては、例え
ば、V12<V13であれば、出力電圧Vδとしては“L”
レベルが出力され、逆にV12>V13であれば、出力電圧
oとしては“H”レベルが出力される。しかし、実際
には、電圧比較回路の製造上の“ばらつき”および相対
的な精度の問題に起因して特性に変動が生じ、電圧比較
結果に誤差電圧が生じる。この誤差電圧はオフセット電
圧Voff と呼ばれている。このオフセット電圧の介在に
より、電圧比較回路11の出力電圧Vo が“L”レベル
として出力されるアナログ入力電圧の範囲はV12+V
off <V13となり、また、出力電圧Vδが“H”レベル
として出力されるアナログ入力電圧の範囲はV12+V
off <V13となる。従って、オフセット電圧Voff の電
圧値は、電圧比較回路11の出力電圧Vo が“L”レベ
ルから“H”レベルに変化する際、または“H”レベル
から“L”レベルに変化する際のアナログ入力電圧をV
12a およびV13a とすれば、次式により与えられる。
In this conventional voltage comparison circuit, for example, when V 12 <V 13 , the output voltage V δ is "L".
When the level is output and V 12 > V 13 , conversely, the “H” level is output as the output voltage V o . However, in reality, variations in the characteristics occur due to "variation" in manufacturing the voltage comparison circuit and a problem of relative accuracy, and an error voltage occurs in the voltage comparison result. This error voltage is called the offset voltage Voff . Due to the presence of this offset voltage, the range of the analog input voltage at which the output voltage V o of the voltage comparison circuit 11 is output as the “L” level is V 12 + V.
off <V 13 , and the range of the analog input voltage output as the output voltage V δ at the “H” level is V 12 + V
off <V 13 . Therefore, the voltage value of the offset voltage V off is when the output voltage V o of the voltage comparison circuit 11 changes from the “L” level to the “H” level or when the output voltage V o changes from the “H” level to the “L” level. Analog input voltage is V
12a and V 13a are given by the following equations.

【0004】 Voff =V12a −V13a ………………………(1) この(1) 式の関係は、図4のグラフに示される。V off = V 12a −V 13a (1) The relationship of this equation (1) is shown in the graph of FIG.

【0005】一般に、電圧比較回路においては、オフセ
ット電圧Voff は、その電圧値が0Vに近い程、電圧比
較特性としては良好であると云うことができる。従っ
て、電圧比較回路自体の良否はオフセット電圧のレベル
の大小により判定されるのが一般である。従来の電圧比
較回路においては、当該電圧比較回路の良否を判定する
手段としては、比較対象の二つのアナログ電圧V12およ
びV13を変化させて、その時の出力電圧Vδを測定し、
出力電圧Vo が“L”レベルから“H”レベルに変化し
た時、また“H”レベルから“L”レベルに変化した時
のV12およびV13の電圧値ならびにV12a およびV13a
の電圧値を、上記(1) 式に代入してオフセット電圧V
off を求めている。
Generally, in a voltage comparison circuit, it can be said that the offset voltage V off has a better voltage comparison characteristic as the voltage value is closer to 0V. Therefore, the quality of the voltage comparison circuit itself is generally determined by the level of the offset voltage. In the conventional voltage comparison circuit, as means for determining the quality of the voltage comparison circuit, two analog voltages V 12 and V 13 to be compared are changed, and the output voltage V δ at that time is measured,
When the output voltage V o is changed to "H" level from the "L" level, "H" voltage value of V 12 and V 13 when changed to "L" level from the level and V 12a and V 13a
Substituting the voltage value of
Seeking off .

【0006】[0006]

【発明が解決しようとする課題】上述した従来の電圧比
較回路においては、当該電圧比較回路の良否を判定する
ために、オフセット電圧を測定する手段としては、比較
対象の二つのアナログ入力電圧V12およびV13を変化さ
せて入力することが必要となる。しかし、このオフセッ
ト電圧Voff のレベルは、一般には数mVから数十mV
程度の微小レベルの電圧であり、従って、測定のために
入力される二つのアナログ電圧V12およびV13の電圧値
自体を高精度にて設定する必要があるという測定上の欠
点がある。
In the above-mentioned conventional voltage comparison circuit, as means for measuring the offset voltage in order to determine the quality of the voltage comparison circuit, two analog input voltages V 12 to be compared are used. It is necessary to change and input V 13 and V 13 . However, the level of this offset voltage V off is generally several mV to several tens mV.
This is a voltage with a very small level, and therefore, there is a measurement defect that the voltage values themselves of the two analog voltages V 12 and V 13 input for measurement need to be set with high accuracy.

【0007】また、測定中において、アナログ電圧V12
およびV13に対する雑音等の影響により、オフセット電
圧の測定精度が劣化するという欠点がある。
During measurement, the analog voltage V 12
There is a drawback that the measurement accuracy of the offset voltage deteriorates due to the influence of noise and the like on V 13 and V 13 .

【0008】[0008]

【課題を解決するための手段】本発明の電圧比較回路
は、それぞれ非反転入力端子および反転入力端子に入力
される二つのアナログ入力電圧を比較して出力する電圧
比較回路において、前記電圧比較回路の非反転入力端子
および反転入力端子間に挿入接続され、所定の制御信号
を介してオン・オン制御される回路素子を少なくとも備
えて構成される。
The voltage comparison circuit of the present invention is a voltage comparison circuit for comparing and outputting two analog input voltages input to a non-inverting input terminal and an inverting input terminal, respectively. Is inserted and connected between the non-inverting input terminal and the inverting input terminal, and is configured to include at least a circuit element that is on / on controlled via a predetermined control signal.

【0009】なお、前記回路素子は、前記制御信号を介
してオン・オフ制御されるアナログ・スイッチと、所定
の抵抗値を有する抵抗との直列接続により形成してもよ
く、或はまた、前記制御信号を介してオン・オフ制御さ
れるCMOSアナログ・スイッチにより形成してもよ
い。
The circuit element may be formed by a series connection of an analog switch which is on / off controlled via the control signal and a resistor having a predetermined resistance value. It may be formed by a CMOS analog switch which is on / off controlled via a control signal.

【0010】[0010]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0011】図1(a)は本発明の第1の実施例を示す
ブロック図である。図1(a)に示されるように、本実
施例は、アナログ入力端子51および52、出力端子5
3およびテスト端子54に対応して、電圧比較回路1
と、アナログ・スイッチ2と、抵抗3とを備えて構成さ
れる。
FIG. 1A is a block diagram showing a first embodiment of the present invention. As shown in FIG. 1A, this embodiment has analog input terminals 51 and 52 and an output terminal 5.
3 and the test terminal 54 corresponding to the voltage comparison circuit 1
And an analog switch 2 and a resistor 3.

【0012】図1(a)において、本実施例の電圧比較
回路により通常の電圧比較動作が行われる場合には、ア
ナログ・スイッチ2はオフの状態に設定されており、こ
の時には、アナログ・スイッチ2および抵抗3により、
電圧比較回路1は何等の影響も受けることがないため、
回路的には、図3に示される従来の電圧比較回路と同様
の回路構成となり、アナログ入力端子51および52よ
り入力されるアナログ電圧の比較動作が行われる。また
試験時においては、テスト端子54に入力される所定の
制御信号を介してアナログ・スイッチ2はオフの状態と
なり、この時には、アナログ・スイッチ2および抵抗3
を通して、電圧比較回路1の非反転入力端子およひ反転
入力端子は短絡される状態となる。この試験時における
回路接続状態は、図1(b)に示されるとうりであり、
アナログ入力端子51は電流源4に接続され、アナログ
入力端子52は電圧源5に接続される。この場合、アナ
ログ・スイッチ2のオン抵抗値は、抵抗3の抵抗値に比
較して十分に小さい値であり無視することができるもの
とし、抵抗3の抵抗値をR、電流源4の電流値をI、そ
して電圧源5の電圧をVとすると、非反転入力電圧v1
と反転入力電圧v2は、次式にて与えられる。
In FIG. 1A, when the voltage comparison circuit of the present embodiment performs a normal voltage comparison operation, the analog switch 2 is set to the off state, and at this time, the analog switch 2 is set. 2 and resistor 3
Since the voltage comparison circuit 1 is not affected by anything,
The circuit configuration is the same as that of the conventional voltage comparison circuit shown in FIG. 3, and the comparison operation of analog voltages input from the analog input terminals 51 and 52 is performed. Further, during the test, the analog switch 2 is turned off via a predetermined control signal input to the test terminal 54, and at this time, the analog switch 2 and the resistor 3 are connected.
Therefore, the non-inverting input terminal and the inverting input terminal of the voltage comparison circuit 1 are short-circuited. The circuit connection state at the time of this test is as shown in FIG.
The analog input terminal 51 is connected to the current source 4, and the analog input terminal 52 is connected to the voltage source 5. In this case, the ON resistance value of the analog switch 2 is sufficiently smaller than the resistance value of the resistor 3 and can be ignored, and the resistance value of the resistor 3 is R and the current value of the current source 4 is Is I and the voltage of the voltage source 5 is V, the non-inverting input voltage v 1
And the inverting input voltage v 2 are given by the following equations.

【0013】 v1 =I・R+V ……………………………… (2) v2 =V ………………………………………… (3) ここにおいて、電流Iの値を変化させてI→Ia に変わ
った時に、非反転入力電圧および反転入力電圧が、それ
ぞれv1aおよびv2aに変わり、電圧比較回路1の出力電
圧Vo が変化したものとすると、オフセット電圧Voff
は次式にて与えられる。
V 1 = I · R + V ……………………………… (2) v 2 = V …………………………………… (3) where When the value of the current I is changed to I → I a , the non-inverting input voltage and the inverting input voltage are changed to v 1a and v 2a , respectively, and the output voltage V o of the voltage comparison circuit 1 is changed. Then, the offset voltage V off
Is given by the following equation.

【0014】 Voff =v1a−v2a =(Ia ・R+V)−V =Ia ・R ……………………………… (4) 従って、オフセット電圧Voff は、電流源4より出力さ
れる電流Ia と抵抗3の抵抗値Rにより求めることがで
きる。このオフセット電圧Voff を精度よく測定するた
めには、電流源4における電流値の精度のみに着目すれ
ばよく、電圧源5については、出力電圧精度の高いもの
を用いる必要が全くない。また、雑音等により電圧源5
による出力電圧が変動することがあっても、オフセット
電圧の測定精度には何等影響を与えることがない。
[0014] V off = v 1a -v 2a = (I a · R + V) -V = I a · R .................................... (4) Accordingly, the offset voltage V off, the current source can be obtained 4 a current I a that is output from the resistance value R of the resistor 3. In order to measure the offset voltage V off with high accuracy, it is sufficient to pay attention only to the accuracy of the current value in the current source 4, and it is not necessary to use the voltage source 5 with high output voltage accuracy. In addition, the voltage source 5
Even if the output voltage fluctuates due to, there is no influence on the measurement accuracy of the offset voltage.

【0015】次に、図2に示されるのは、本発明の第2
の実施例を示すブロック図である。図2に示されるよう
に、本実施例は、アナログ入力端子55および56、出
力端子57およびテスト端子58に対応して、電圧比較
回路6と、NMOSトランジスタ8およびPMOSトラ
ンジスタ9を含むCMOSアナログ・スイッチ7と、イ
ンバータ10とを備えて構成される。
Next, FIG. 2 shows the second embodiment of the present invention.
It is a block diagram showing an example of. As shown in FIG. 2, the present embodiment corresponds to the analog input terminals 55 and 56, the output terminal 57 and the test terminal 58, and includes a voltage comparator circuit 6 and a CMOS analog circuit including an NMOS transistor 8 and a PMOS transistor 9. The switch 7 and the inverter 10 are provided.

【0016】本実施例の第1の実施例との相違点は、ア
ナログ・スイッチとして、NMOSトランジスタ8およ
びPMOSトランジスタ9により形成されるCMOSア
ナログ・スイッチ7が用いられていることと、図1にお
ける抵抗3が排除されていることである。一般に、CM
OSアナログ・スイッチのオン抵抗値は、数十Ωから数
十kΩ程度であり、その値を無視することはできない。
このために、図1に示される第1の実施例における抵抗
3は排除されて、代わりとして、このCMOSアナログ
・スイッチ7のオン抵抗値が用いられている。この第2
の実施例の場合においても、通常動作時においては、試
験端子58より入力される“H”レベルの制御信号を介
して、CMOSアナログ・スイッチ7はオフの状態にあ
り、また、試験時においては、当該制御信号が“L”レ
ヘルの信号として入力されてCMOSアナログ・スイッ
チ7はオンの状態に設定される。それぞれの場合におけ
る動作については、前述の第1の実施例の場合と同様で
あり、試験時におけるオフセット電圧測定方法について
も全く同様である。
The difference between this embodiment and the first embodiment is that a CMOS analog switch 7 formed by an NMOS transistor 8 and a PMOS transistor 9 is used as an analog switch, and in FIG. That is, the resistor 3 is eliminated. CM in general
The on-resistance value of the OS analog switch is about several tens of Ω to several tens of kΩ, and the value cannot be ignored.
For this reason, the resistor 3 in the first embodiment shown in FIG. 1 is eliminated and instead the on-resistance value of this CMOS analog switch 7 is used. This second
Also in the case of the embodiment described above, in the normal operation, the CMOS analog switch 7 is in the off state via the "H" level control signal input from the test terminal 58, and in the test, The control signal is input as a signal of "L" reher, and the CMOS analog switch 7 is set to the ON state. The operation in each case is the same as in the case of the above-described first embodiment, and the offset voltage measuring method during the test is also exactly the same.

【0017】[0017]

【発明の効果】以上説明したように、本発明は、電圧比
較回路の非反転入力端子および反転入力端子間にアナロ
グ・スイッチを設け、試験時においては、当該電圧比較
回路の非反転入力端子および反転入力端子間を、前記ア
ナログ・スイッチを介して短絡状態とし、非反転入力端
子および反転入力端子に、それぞれ電流源および電圧源
を接続することにより、雑音レベルに影響されることな
く、オフセット電圧の測定精度を向上させることができ
るという効果がある。
As described above, according to the present invention, an analog switch is provided between the non-inverting input terminal and the inverting input terminal of the voltage comparison circuit, and the non-inverting input terminal and the non-inverting input terminal of the voltage comparison circuit are provided during the test. By shorting the inverting input terminals through the analog switch and connecting the current source and the voltage source to the non-inverting input terminal and the inverting input terminal, respectively, the offset voltage is not affected by the noise level. There is an effect that the measurement accuracy of can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示すブロック図であ
る。
FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示すブロック図であ
る。
FIG. 2 is a block diagram showing a second embodiment of the present invention.

【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.

【図4】従来例におけるアナログ入力電圧変化と出力電
圧との関係を示す図である。
FIG. 4 is a diagram showing a relationship between an analog input voltage change and an output voltage in a conventional example.

【符号の説明】[Explanation of symbols]

1、6、11 電圧比較回路 2 アナログ・スイッチ 3 抵抗 4 電流源 5、12、13 電圧源 7 CMOSアナログ・スイッチ 8 NMOSトランジスタ 9 PMOSトランジスタ 10 インバータ 1, 6, 11 Voltage comparison circuit 2 Analog switch 3 Resistance 4 Current source 5, 12, 13 Voltage source 7 CMOS analog switch 8 NMOS transistor 9 PMOS transistor 10 Inverter

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 それぞれ非反転入力端子および反転入力
端子に入力される二つのアナログ入力電圧を比較して出
力する電圧比較回路において、 前記電圧比較回路の非反転入力端子および反転入力端子
間に挿入接続され、所定の制御信号を介してオン・オン
制御される回路素子を少なくとも備えることを特徴とす
る電圧比較回路。
1. A voltage comparison circuit for comparing and outputting two analog input voltages input to a non-inverting input terminal and an inverting input terminal, respectively, wherein the voltage comparison circuit is inserted between the non-inverting input terminal and the inverting input terminal. A voltage comparison circuit comprising at least a circuit element which is connected and controlled to be turned on / on via a predetermined control signal.
【請求項2】 前記回路素子が、前記制御信号を介して
オン・オフ制御されるアナログ・スイッチと、所定の抵
抗値を有する抵抗との直列接続により形成される請求項
1記載の電圧比較回路。
2. The voltage comparison circuit according to claim 1, wherein the circuit element is formed by series connection of an analog switch which is on / off controlled via the control signal, and a resistor having a predetermined resistance value. ..
【請求項3】 前記回路素子が、前記制御信号を介して
オン・オフ制御されるCMOSアナログ・スイッチによ
り形成される請求項1記載の電圧比較回路。
3. The voltage comparison circuit according to claim 1, wherein the circuit element is formed by a CMOS analog switch which is on / off controlled via the control signal.
JP11866592A 1992-05-12 1992-05-12 Voltage comparator circuit Pending JPH05327432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11866592A JPH05327432A (en) 1992-05-12 1992-05-12 Voltage comparator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11866592A JPH05327432A (en) 1992-05-12 1992-05-12 Voltage comparator circuit

Publications (1)

Publication Number Publication Date
JPH05327432A true JPH05327432A (en) 1993-12-10

Family

ID=14742187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11866592A Pending JPH05327432A (en) 1992-05-12 1992-05-12 Voltage comparator circuit

Country Status (1)

Country Link
JP (1) JPH05327432A (en)

Similar Documents

Publication Publication Date Title
US9322871B2 (en) Current measurement circuit and method of diagnosing faults in same
US6628147B2 (en) Comparator having reduced sensitivity to offset voltage and timing errors
JPH07244083A (en) Apparatus for measuring quantity of electricity
US6501303B1 (en) Semiconductor integrated circuit
JPS6325572A (en) Leakage current measuring system of electrometer amplifier
JPH05327432A (en) Voltage comparator circuit
CN113702711B (en) Resistance testing circuit and resistance testing method
US7429856B1 (en) Voltage source measurement unit with minimized common mode errors
JP2010085190A (en) Sensor apparatus and self-diagnosis method of sensor apparatus
JP4855913B2 (en) Voltage regulator
JP3273871B2 (en) Voltage detector
JPH1172529A (en) Insulation resistance measurement instrument for capacitor
JP3011095B2 (en) Semiconductor integrated circuit device having self-diagnosis function
US4495462A (en) Current source test circuitry
US7332958B2 (en) Analog-differential-circuit test device
JP3649082B2 (en) Operational amplifier measuring circuit and measuring method thereof
KR100545597B1 (en) Electronic volume circuit
JP2002084151A (en) Physical quantity detector
JPH07183346A (en) Semiconductor testing device
SU1185271A1 (en) Apparatus for measuring current follower gain factor
JPH0572243A (en) Measuring method of integrated circuit device
JPS614973A (en) Resistance value measuring circuit
JPS6117300B2 (en)
CN115552266A (en) Method and system for diagnosing magnetic sensor
JP2004506903A (en) Detection circuit device for current flowing through load

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981124