JPH05326722A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05326722A JPH05326722A JP7973392A JP7973392A JPH05326722A JP H05326722 A JPH05326722 A JP H05326722A JP 7973392 A JP7973392 A JP 7973392A JP 7973392 A JP7973392 A JP 7973392A JP H05326722 A JPH05326722 A JP H05326722A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- forming
- tungsten
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 54
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 54
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 43
- 239000010937 tungsten Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 28
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 abstract description 13
- 230000007797 corrosion Effects 0.000 abstract description 8
- 238000005260 corrosion Methods 0.000 abstract description 8
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 description 11
- 238000001459 lithography Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に拡散層，あるいは下層金属配線からなる下層
配線層と上層配線層とを接続するための接続孔（コンタ
クトホール，あるいはスルーホール）を埋め込んだタン
グステン膜と上層配線層を構成するアルミニウム系金属
配線との接続方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a connection hole (contact hole or through hole) for connecting a lower wiring layer formed of a diffusion layer or a lower metal wiring and an upper wiring layer. The present invention relates to a method for connecting a tungsten film having embedded therein and an aluminum-based metal wiring forming an upper wiring layer.
【０００２】[0002]
【従来の技術】半導体装置の配線層の形成方法を工程順
に説明するための断面図である図３を参照すると、従来
の接続孔を埋め込んだタングステン膜とアルミニウム系
金属配線との第１の接続方法は、まず、シリコン基板３
０１の表面に拡散層３０２が形成され、その上に層間絶
縁膜３０３が形成される。拡散層３０２に達するコンタ
クトホール３０４が、層間絶縁膜に形成される。ＣＶＤ
法により、タングステン膜３０６が形成され、このタン
グステン膜３０６により上記コンタクトホール３０４が
埋め込まれる〔図３（ａ）〕。次に、プラズマエッチン
グにより、層間絶縁膜３０２上のタングステン膜３０６
のみが除去され、コンタクトホール３０４内にはタング
ステン膜３０６ａが残留する〔図３（ｂ）〕。次に、ス
パッタ法によりタングステン膜３０６ａに直接に接続す
るように、全面にアルミニウム膜が形成される。このア
ルミニウム膜がパターニングされ、アルミニウム膜３０
８ａからなる配線が形成される〔図３（ｃ）〕。2. Description of the Related Art Referring to FIG. 3, which is a cross-sectional view for explaining a method of forming a wiring layer of a semiconductor device in order of steps, a first connection between a conventional tungsten film having a contact hole buried therein and an aluminum-based metal wiring is performed. The method is as follows: silicon substrate 3
A diffusion layer 302 is formed on the surface of 01, and an interlayer insulating film 303 is formed thereon. A contact hole 304 reaching the diffusion layer 302 is formed in the interlayer insulating film. CVD
A tungsten film 306 is formed by a method, and the contact hole 304 is filled with the tungsten film 306 [FIG. 3 (a)]. Next, the tungsten film 306 on the interlayer insulating film 302 is etched by plasma etching.
Only this is removed, and the tungsten film 306a remains in the contact hole 304 [FIG. 3 (b)]. Next, an aluminum film is formed on the entire surface by sputtering so as to be directly connected to the tungsten film 306a. This aluminum film is patterned to form an aluminum film 30.
Wirings composed of 8a are formed [FIG. 3 (c)].
【０００３】半導体装置の配線層の形成方法を工程順に
説明するための断面図である図４を参照すると、従来の
接続孔を埋め込んだタングステン膜とアルミニウム系金
属配線との第２の接続方法は、まず、シリコン基板３０
１の表面に拡散層３０２が形成され、その上に層間絶縁
膜３０３が形成される。拡散層３０２に達するコンタク
トホール３０４が、層間絶縁膜に形成される。ＣＶＤ法
により、タングステン膜３０６が形成され、このタング
ステン膜３０６により上記コンタクトホール３０４が埋
め込まれる〔図４（ａ）〕。次に、スパッタ法により、
タングステン膜３０６の表面全面にアルミニウム膜３０
８が形成される〔図４（ｂ）〕。続いて、通常のリソグ
ラフィー技術とエッチング技術とにより、アルミニウム
膜３０８ｂとタングステン膜３０６ｂとの積層構造の配
線が形成される〔図４（ｃ）〕。Referring to FIG. 4 which is a cross-sectional view for explaining a method of forming a wiring layer of a semiconductor device in the order of steps, a conventional second method for connecting a tungsten film having a contact hole buried therein and an aluminum-based metal wiring will be described. First, the silicon substrate 30
A diffusion layer 302 is formed on the surface of No. 1 and an interlayer insulating film 303 is formed thereon. A contact hole 304 reaching the diffusion layer 302 is formed in the interlayer insulating film. A tungsten film 306 is formed by the CVD method, and the contact hole 304 is filled with the tungsten film 306 [FIG. 4 (a)]. Next, by the sputtering method,
The aluminum film 30 is formed on the entire surface of the tungsten film 306.
8 is formed [FIG. 4 (b)]. Subsequently, the wiring having the laminated structure of the aluminum film 308b and the tungsten film 306b is formed by the usual lithography technique and etching technique [FIG. 4 (c)].
【０００４】[0004]
【発明が解決しようとする課題】上述の従来の接続孔を
埋め込んだタングステン膜とアルミニウム系金属配線と
の接続方法では、以下の問題がある。The above-described conventional method of connecting the tungsten film having the contact holes buried therein and the aluminum-based metal wiring has the following problems.
【０００５】配線を形成するために、塩素系のガスを用
いたプラズマエッチングにより、アルミニウム膜，ある
いはアルミニウム膜とタングステン膜との積層構造の膜
のパターニングを行なう。この際、アルミニウム膜とタ
ングステン膜とが接した界面がこのエッチングに曝され
ると、その部分では塩素ガスに起因したアルミニウムの
腐食が発生しやすくなる。In order to form the wiring, the aluminum film or the film having the laminated structure of the aluminum film and the tungsten film is patterned by plasma etching using a chlorine-based gas. At this time, if the interface where the aluminum film and the tungsten film are in contact is exposed to this etching, corrosion of aluminum due to chlorine gas is likely to occur at that portion.
【０００６】これらの場合について、図５を参照して説
明する。図３に示した場合、アルミニウム膜３０８ａを
形成するためのリソグラフィーの目ずれが発生し、フォ
トレジスト膜（図示せず）の端部がコンタクトホール３
０４上を横切るとき、エッチングの終了時に近ずくとタ
ングステン膜３０６ａの表面の一部がこのエッチングに
曝されることになる。その結果、アルミニウム膜３０８
ａとタングステン膜３０６ａとの界面に、アルミ腐食３
０９ａが発生する〔図５（ａ）〕。一方、図４に示した
場合には、リソグラフィーの目ずれとは関係なく、アル
ミニウム膜３０８のエッチングの終了時に近ずくとタン
グステン膜３０６の表面がこのエッチングに曝されるこ
とになる。その結果、アルミニウム膜３０８ｂとタング
ステン膜３０６ｂとの界面に、アルミ腐食３０９ｂが発
生する〔図５（ｂ）〕。These cases will be described with reference to FIG. In the case shown in FIG. 3, the misalignment of lithography for forming the aluminum film 308a occurs, and the end portion of the photoresist film (not shown) is in contact hole 3.
When passing over 04, a part of the surface of the tungsten film 306a is exposed to this etching when approaching the end of the etching. As a result, the aluminum film 308
aluminum corrosion 3 at the interface between a and the tungsten film 306a.
09a is generated [FIG. 5 (a)]. On the other hand, in the case shown in FIG. 4, the surface of the tungsten film 306 is exposed to this etching when approaching the end of the etching of the aluminum film 308 regardless of the misalignment of lithography. As a result, aluminum corrosion 309b occurs at the interface between the aluminum film 308b and the tungsten film 306b [FIG. 5 (b)].
【０００７】これらアルミ腐食３０９ａ，３０９ｂの発
生の抑制は、プラズマエッチング後の処理によりある程
度可能であるが、完全に抑制することはできない。従っ
て、接続孔を埋め込んだタングステン膜とアルミニウム
系金属配線とを接続すると、アルミニウム系金属配線の
信頼性が劣化するという問題がある。The generation of these aluminum corrosions 309a and 309b can be suppressed to some extent by a process after plasma etching, but cannot be completely suppressed. Therefore, there is a problem that the reliability of the aluminum-based metal wiring is deteriorated when the tungsten film having the contact holes buried therein and the aluminum-based metal wiring are connected.
【０００８】[0008]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に下層配線層を形成し、全面に
層間絶縁膜を形成する工程と、下層配線層に達する接続
孔を層間絶縁膜に形成する工程と、少なくともこの接続
孔にタングステン膜を埋め込む工程と、全面にチタン
膜，および窒化チタン膜の少なくとも１つを含む導電体
膜を形成する工程と、全面にアルミニウム系金属膜を形
成し、少なくともアルミニウム系金属膜，および導電体
膜を含む積層した膜からなる上層配線層を形成する工程
と、を有している。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a lower wiring layer on a semiconductor substrate and forming an interlayer insulating film on the entire surface, and a step of forming a contact hole reaching the lower wiring layer between layers. A step of forming an insulating film, a step of embedding a tungsten film in at least this connection hole, a step of forming a conductor film containing at least one of a titanium film and a titanium nitride film on the entire surface, and an aluminum-based metal film on the entire surface And forming an upper wiring layer formed of a laminated film including at least an aluminum-based metal film and a conductor film.
【０００９】[0009]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【００１０】半導体装置の配線層の形成方法を工程順に
説明するための断面図である図１を参照すると、本発明
の第１の実施例は、まず、Ｐ型のシリコン基板１０１の
表面に、Ａｓのイオン注入と熱処理とにより、Ｎ型の拡
散層１０２が形成される〔図１（ａ）〕。Referring to FIG. 1 which is a cross-sectional view for explaining a method of forming a wiring layer of a semiconductor device in order of steps, in the first embodiment of the present invention, first, on the surface of a P-type silicon substrate 101, An N type diffusion layer 102 is formed by ion implantation of As and heat treatment [FIG. 1 (a)].
【００１１】次に、ＣＶＤ法により、膜厚１μｍのシリ
コン酸化膜からなる層間絶縁膜１０３が形成される。通
常のリソグラフィー技術とエッチング技術とにより、拡
散層１０２に達する０．６μｍの径を有するコンタクト
ホール１０４が形成される〔図１（ｂ）〕。Next, the interlayer insulating film 103 made of a silicon oxide film having a film thickness of 1 μm is formed by the CVD method. A contact hole 104 having a diameter of 0.6 μm reaching the diffusion layer 102 is formed by the usual lithography technique and etching technique [FIG. 1 (b)].
【００１２】次に、反応性スパッタ法により、膜厚０．
１μｍの窒化チタン膜が全面に形成される。続いて、水
素と６弗化タングステン（ＷＦ6 ）ガスとを用いたＣＶ
Ｄ法により、窒化チタン膜の表面全面に、膜厚０．３μ
ｍのタングステン膜が形成される。これにより、コンタ
クトホール１０４がこれら窒化チタン膜，タングステン
膜により完全に埋め込まれる。６弗化硫黄（ＳＦ6 ）ガ
スを用いたプラズマエッチングにより、層間絶縁膜１０
３上のタングステン膜，および窒化チタン膜がエッチン
グ除去され、コンタクトホール１０４部分を埋め込む姿
態で窒化チタン膜１０５，およびタングステン膜１０６
が残留する〔図１（ｃ）〕。Next, the film thickness of 0.
A 1 μm titanium nitride film is formed on the entire surface. Subsequently, CV using hydrogen and tungsten hexafluoride (WF 6 ) gas
A film thickness of 0.3 μm is formed on the entire surface of the titanium nitride film by the D method.
m tungsten film is formed. As a result, the contact hole 104 is completely filled with the titanium nitride film and the tungsten film. The interlayer insulating film 10 was formed by plasma etching using sulfur hexafluoride (SF 6 ) gas.
The tungsten film and the titanium nitride film on 3 are removed by etching, and the titanium nitride film 105 and the tungsten film 106 are buried in the contact hole 104 portion.
Remain (FIG. 1 (c)).
【００１３】次に、全面に、反応性スパッタ法による膜
厚０．１μｍの窒化チタン膜と通常のスパッタ法による
膜厚０．５μｍのアルミニウム膜とが形成される。続い
て、通常のリソグラフィー技術とエッチング技術とによ
り、このアルミニウム膜と窒化チタン膜とからなる積層
構造の膜がパターニングされ、アルミニウム膜１０８，
および窒化チタン膜１０７からなる積層構造の配線が形
成される〔図１（ｄ）〕。Next, a titanium nitride film having a film thickness of 0.1 μm is formed on the entire surface by a reactive sputtering method and an aluminum film having a film thickness of 0.5 μm is formed by an ordinary sputtering method. Subsequently, the film having the laminated structure composed of the aluminum film and the titanium nitride film is patterned by the ordinary lithography technique and the etching technique, and the aluminum film 108,
Then, a wiring having a laminated structure composed of the titanium nitride film 107 is formed (FIG. 1D).
【００１４】上記第１の実施例では、アルミニウム膜１
０８とタングステン膜１０６とが直接に接していないた
め、従来アルミニウム膜のエッチングの際に発生したア
ルミニウム膜とタングステン膜との界面におけるアルミ
腐食は、発生しない。このため、本実施例により形成さ
れるアルミニウム配線では、信頼性の劣化が起らない。In the first embodiment, the aluminum film 1 is used.
Since the 08 and the tungsten film 106 are not in direct contact with each other, aluminum corrosion at the interface between the aluminum film and the tungsten film, which has conventionally occurred during etching of the aluminum film, does not occur. Therefore, the aluminum wiring formed according to the present embodiment does not deteriorate in reliability.
【００１５】なお、本実施例は拡散層に対するコンタク
トホールにタングステン膜が埋め込まれた場合に関する
ものであるが、下層金属配線層に対するスルーホールに
タングステン膜が埋め込まれた場合にも、本実施例を適
用することができる。また、本実施例ではアルミニウム
膜に関するものであるが、アルミニウム合金膜に対して
も、本実施例を適用することができる。さらに本実施例
では、タングステン膜とアルミニウム膜との間に窒化チ
タン膜を形成したが、チタン膜，あるいはチタン膜と窒
化チタン膜との積層膜を形成してもよい。Although this embodiment relates to the case where the tungsten film is buried in the contact hole for the diffusion layer, this embodiment is also applicable when the tungsten film is buried in the through hole for the lower metal wiring layer. Can be applied. Further, although the present embodiment relates to an aluminum film, the present embodiment can be applied to an aluminum alloy film. Further, in this embodiment, the titanium nitride film is formed between the tungsten film and the aluminum film, but a titanium film or a laminated film of the titanium film and the titanium nitride film may be formed.
【００１６】半導体装置の配線層の形成方法を工程順に
説明するための断面図である図２を参照すると、本発明
の第２の実施例は、まず、Ｐ型のシリコン基板２０１の
表面に、Ａｓのイオン注入と熱処理とにより、Ｎ型の拡
散層２０２が形成される。次に、ＣＶＤ法により、膜厚
１μｍのシリコン酸化膜からなる層間絶縁膜２０３が形
成される。通常のリソグラフィー技術とエッチング技術
とにより、拡散層２０２に達する０．６μｍの径を有す
るコンタクトホール２０４が形成される〔図２
（ａ）〕。Referring to FIG. 2 which is a cross-sectional view for explaining a method of forming a wiring layer of a semiconductor device in the order of steps, the second embodiment of the present invention will be described below. First, on the surface of a P-type silicon substrate 201, The N type diffusion layer 202 is formed by ion implantation of As and heat treatment. Next, the interlayer insulating film 203 made of a silicon oxide film having a film thickness of 1 μm is formed by the CVD method. A contact hole 204 having a diameter of 0.6 μm reaching the diffusion layer 202 is formed by the usual lithography technique and etching technique [FIG.
(A)].
【００１７】次に、反応性スパッタ法により、膜厚０．
１μｍの窒化チタン膜２０５が全面に形成される。続い
て、水素と６弗化タングステン（ＷＦ6 ）ガスとを用い
たＣＶＤ法により、窒化チタン膜２０５の表面全面に、
膜厚０．３μｍのタングステン膜２０６が形成される。
これにより、コンタクトホール１０４がこれら窒化チタ
ン膜２０５，およびタングステン膜２０６により完全に
埋め込まれる。次に、全面に、反応性スパッタ法によ
り、タングステン膜２０６の表面全面に、膜厚０．１μ
ｍの窒化チタン膜２０７が形成される〔図２（ｂ）〕。Next, the film thickness of 0.
A 1 μm titanium nitride film 205 is formed on the entire surface. Then, by a CVD method using hydrogen and tungsten hexafluoride (WF 6 ) gas, the entire surface of the titanium nitride film 205 is covered.
A tungsten film 206 having a film thickness of 0.3 μm is formed.
As a result, the contact hole 104 is completely filled with the titanium nitride film 205 and the tungsten film 206. Next, by a reactive sputtering method, a film thickness of 0.1 μm is formed on the entire surface of the tungsten film 206.
A titanium nitride film 207 of m is formed [FIG. 2 (b)].
【００１８】次に、通常のスパッタ法により膜厚０．５
μｍのアルミニウム膜とが形成される。続いて、通常の
リソグラフィー技術とエッチング技術とにより、このア
ルミニウム膜と窒化チタン膜２０７とタングステン膜２
０６と窒化チタン膜２０５とからなる積層構造の膜がパ
ターニングされ、アルミニウム膜２０８，窒化チタン膜
２０７ａ，タングステン膜２０６ａ，および窒化チタン
膜２０７ａからなる４層構造の配線が形成される〔図２
（ｃ）〕。Next, a film thickness of 0.5 is formed by an ordinary sputtering method.
An aluminum film with a thickness of μm is formed. Then, the aluminum film, the titanium nitride film 207, and the tungsten film 2 are formed by the usual lithography technique and etching technique.
A film having a laminated structure including 06 and the titanium nitride film 205 is patterned to form a wiring having a four-layer structure including the aluminum film 208, the titanium nitride film 207a, the tungsten film 206a, and the titanium nitride film 207a [FIG.
(C)].
【００１９】本実施例は上記第１の実施例の有する効果
を有している。さらに本実施例は、第１の実施例に比較
して、簡単な製造工程により配線が形成されるという利
点を有している。This embodiment has the effects of the first embodiment. Furthermore, this embodiment has an advantage over the first embodiment in that the wiring is formed by a simple manufacturing process.
【００２０】[0020]
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、下層配線層との接続孔を埋め込んだタン
グステン膜と上層配線層を構成するアルミニウム系金属
膜との間にチタン膜，および窒化チタン膜の少なくとも
１つからなる導電体膜を形成するする。このため、この
アルミニウム系金属膜をエッチングして上層配線層を形
成するに際して、アルミ腐食は発生しない。このため、
本発明により形成されるアルミニウム系配線では、信頼
性の劣化が起らない。As described above, according to the method of manufacturing a semiconductor device of the present invention, the titanium film is formed between the tungsten film filling the connection hole with the lower wiring layer and the aluminum-based metal film forming the upper wiring layer, Then, a conductor film made of at least one of a titanium nitride film is formed. Therefore, when the aluminum-based metal film is etched to form the upper wiring layer, aluminum corrosion does not occur. For this reason,
The aluminum-based wiring formed according to the present invention does not cause deterioration in reliability.
【図１】本発明の第１の実施例を説明するための工程順
の断面図である。1A to 1D are cross-sectional views in order of processes for explaining a first embodiment of the present invention.
【図２】本発明の第２の実施例を説明するための工程順
の断面図である。2A to 2D are cross-sectional views in order of the steps, for explaining the second embodiment of the present invention.
【図３】従来の半導体装置の製造方法を説明するための
工程順の断面図である。FIG. 3 is a cross-sectional view in process order for explaining a conventional method for manufacturing a semiconductor device.
【図４】従来の半導体装置の別の製造方法を説明するた
めの工程順の断面図である。FIG. 4 is a cross-sectional view in process order for explaining another conventional method for manufacturing a semiconductor device.
【図５】従来の半導体装置の製造方法における問題点を
説明するための断面図である。FIG. 5 is a sectional view for explaining a problem in the conventional method for manufacturing a semiconductor device.
１０１，２０１，３０１ シリコン基板 １０２，２０２，３０２ 拡散層 １０３，２０３，３０３ 層間絶縁膜 １０４，２０４，３０４ コンタクトホール １０５，１０７，２０５，２０５ａ，２０７，２０７ａ
窒化チタン膜 １０６，２０６，２０６ａ，３０６，３０６ａ，３０６
ｂ タングステン膜 １０８，２０８，３０８，３０８ａ，３０８ａ，３０８
ｂ アルミニウム膜 ３０９ａ，３０９ｂ アルミ腐食101, 201, 301 Silicon substrate 102, 202, 302 Diffusion layer 103, 203, 303 Inter-layer insulating film 104, 204, 304 Contact hole 105, 107, 205, 205a, 207, 207a
Titanium nitride film 106, 206, 206a, 306, 306a, 306
b Tungsten film 108, 208, 308, 308a, 308a, 308
b Aluminum film 309a, 309b Aluminum corrosion
Claims (3)
面に層間絶縁膜を形成する工程と、 前記下層配線層に達する接続孔を前記層間絶縁膜に形成
する工程と、 少なくとも前記接続孔にタングステン膜を埋め込む工程
と、 全面にチタン膜，および窒化チタン膜の少なくとも１つ
を含む導電体膜を形成する工程と、 全面にアルミニウム系金属膜を形成し、少なくとも前記
アルミニウム系金属膜，および前記導電体膜を含む積層
した膜からなる上層配線層を形成する工程と、を有する
ことを特徴とする半導体装置の製造方法。1. A step of forming a lower wiring layer on a semiconductor substrate and forming an interlayer insulating film on the entire surface; a step of forming a connection hole reaching the lower wiring layer in the interlayer insulating film; and at least the connection hole. A step of burying a tungsten film on the surface, a step of forming a conductor film containing at least one of a titanium film and a titanium nitride film on the entire surface, and forming an aluminum-based metal film on the entire surface, and at least the aluminum-based metal film, and A step of forming an upper wiring layer formed of a laminated film including the conductor film, and a method of manufacturing a semiconductor device.
形成する工程と、 前記アルミニウム系金属膜，および前記導電体膜を積層
した膜からなる上層配線層を形成する工程と、を有する
ことを特徴とする請求項１記載の半導体装置の製造方
法。2. A step of forming the tungsten film only in the connection hole, and a step of forming an upper wiring layer formed by laminating the aluminum-based metal film and the conductor film. The method for manufacturing a semiconductor device according to claim 1.
ステン膜を形成する工程と、 前記アルミニウム系金属膜，前記導電体膜，および該タ
ングステン膜を積層した膜からなる上層配線層を形成す
る工程と、を有することを特徴とする請求項１記載の半
導体装置の製造方法。3. A step of forming a tungsten film on the entire surface after forming the connection hole, and an upper wiring layer made of a film obtained by laminating the aluminum-based metal film, the conductor film, and the tungsten film. The method for manufacturing a semiconductor device according to claim 1, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7973392A JPH05326722A (en) | 1992-04-01 | 1992-04-01 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7973392A JPH05326722A (en) | 1992-04-01 | 1992-04-01 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326722A true JPH05326722A (en) | 1993-12-10 |
Family
ID=13698413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7973392A Withdrawn JPH05326722A (en) | 1992-04-01 | 1992-04-01 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326722A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235539A (en) * | 1994-02-25 | 1995-09-05 | Sony Corp | Multilayer wiring and dry etching thereof |
| JPH0837237A (en) * | 1993-12-30 | 1996-02-06 | Hyundai Electron Ind Co Ltd | Formation of multilayer metal wiring on semiconductor element |
| US5637924A (en) * | 1994-06-27 | 1997-06-10 | Yamaha Corporation | Semiconductor device having planarized wiring with good thermal resistance |
| JPH09167801A (en) * | 1995-11-15 | 1997-06-24 | Hyundai Electron Ind Co Ltd | Method for forming tungsten plug of semiconductor element |
| US6060390A (en) * | 1996-05-08 | 2000-05-09 | Yamaha Corporation | Method of forming wiring layer |
-
1992
- 1992-04-01 JP JP7973392A patent/JPH05326722A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837237A (en) * | 1993-12-30 | 1996-02-06 | Hyundai Electron Ind Co Ltd | Formation of multilayer metal wiring on semiconductor element |
| JPH07235539A (en) * | 1994-02-25 | 1995-09-05 | Sony Corp | Multilayer wiring and dry etching thereof |
| US5637924A (en) * | 1994-06-27 | 1997-06-10 | Yamaha Corporation | Semiconductor device having planarized wiring with good thermal resistance |
| JPH09167801A (en) * | 1995-11-15 | 1997-06-24 | Hyundai Electron Ind Co Ltd | Method for forming tungsten plug of semiconductor element |
| US5930670A (en) * | 1995-11-15 | 1999-07-27 | Hyundai Electronics Industries, Co., Ltd. | Method of forming a tungsten plug of a semiconductor device |
| US6060390A (en) * | 1996-05-08 | 2000-05-09 | Yamaha Corporation | Method of forming wiring layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP2785768B2 (en) | Method for manufacturing semiconductor device | |
| JPH05326722A (en) | Manufacture of semiconductor device | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JPH08321545A (en) | Wiring forming method | |
| US6548900B1 (en) | Semiconductor device and fabrication method thereof | |
| JPH05234935A (en) | Semiconductor device and its manufacture | |
| JPH08130302A (en) | Semiconductor device and its manufacture | |
| KR100477821B1 (en) | Metal wiring formation method of semiconductor device | |
| JPH0974095A (en) | Fabrication of semiconductor device | |
| JP3087692B2 (en) | Method for manufacturing semiconductor device | |
| JPH10233449A (en) | Manufacture of semiconductor device | |
| KR100226258B1 (en) | Method for forming multiple layer metal wiring in semiconductor device | |
| JP5288734B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010040772A (en) | Method of manufacturing semiconductor device | |
| JP3301466B2 (en) | Method for manufacturing semiconductor device | |
| JP3309570B2 (en) | Method for manufacturing semiconductor device | |
| KR0150685B1 (en) | Method of forming multi-layer metal wiring of semiconductor device | |
| JPH11265934A (en) | Forming method of connecting part | |
| KR100421280B1 (en) | Method for forming a metal line of semiconductor device | |
| JP2007027234A (en) | Semiconductor device and manufacturing method thereof | |
| KR100318470B1 (en) | Metod for fabricating semiconductor device | |
| JPH10173051A (en) | Wiring forming method | |
| KR100193889B1 (en) | Via hole formation method of semiconductor device | |
| JP2005183888A (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |