[go: up one dir, main page]

JPH0530730A - Substrate voltage generating circuit - Google Patents

Substrate voltage generating circuit

Info

Publication number
JPH0530730A
JPH0530730A JP3202583A JP20258391A JPH0530730A JP H0530730 A JPH0530730 A JP H0530730A JP 3202583 A JP3202583 A JP 3202583A JP 20258391 A JP20258391 A JP 20258391A JP H0530730 A JPH0530730 A JP H0530730A
Authority
JP
Japan
Prior art keywords
circuit
charge pump
substrate voltage
binary counter
pump circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3202583A
Other languages
Japanese (ja)
Inventor
Kiyoomi Oshikoshi
清臣 押越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3202583A priority Critical patent/JPH0530730A/en
Publication of JPH0530730A publication Critical patent/JPH0530730A/en
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To obtain a substrate voltage generating circuit, in which current consumption can be reduced at the time of generating a substrate voltage, by providing a charge pump circuit with a binary counter circuit thereby lengthening the period of pulse signal within a range where the substrate voltage level does not drop. CONSTITUTION:A binary counter circuit 2 delivers an output signal for gradually lengthening the pulse period to a charge pump circuit 3 thus driving the charge pump circuit 3. Output signal from the charge pump circuit 3 is fed to a substrate 7 which then produces a substrate voltage. Since the output signal from the binary counter circuit 2 has gradually increasing pulse period, through- current decreases to shorten the driving time of the charge pump circuit 3 thus reducing power consumption of the entire circuit. When the pulse period is too long, a detector circuit 1 judges the potential level of the output signal from the charge pump circuit 3 and delivers a reset signal to the binary counter circuit 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体ダイナミック
RAM等に使用される基板電圧発生回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate voltage generating circuit used for semiconductor dynamic RAM and the like.

【0002】[0002]

【従来の技術】図4は、従来の基板電圧発生回路のブロ
ック図であり、図において、11はパルス発生回路とし
てのリングオシレータ回路、12はリングオシレータ回
路11の出力信号を受けて基板電位を発生するチャージ
ポンプ回路、13は基板である。
2. Description of the Related Art FIG. 4 is a block diagram of a conventional substrate voltage generating circuit. In FIG. 4, 11 is a ring oscillator circuit as a pulse generating circuit, and 12 is an output signal of the ring oscillator circuit 11 to determine a substrate potential. The generated charge pump circuit 13 is a substrate.

【0003】次に上記基板電圧発生回路の動作を図5を
用いて説明する。リングオシレータ回路11から図5
(a) に示すような一定周期のパルス信号が出力し、該パ
ルス信号がチャージポンプ回路12に入力されて、該チ
ャージポンプ回路12が駆動する。そして、該チャージ
ポンプ回路12からは図5(b)に示す出力波形のチャー
ジポンプ出力信号が出力し、該チャージポンプ出力信号
が基板13に伝わって、基板電圧が発生する。
Next, the operation of the substrate voltage generating circuit will be described with reference to FIG. From the ring oscillator circuit 11 to FIG.
A pulse signal having a constant cycle as shown in (a) is output, the pulse signal is input to the charge pump circuit 12, and the charge pump circuit 12 is driven. Then, the charge pump circuit 12 outputs a charge pump output signal having an output waveform shown in FIG. 5B, the charge pump output signal is transmitted to the substrate 13, and a substrate voltage is generated.

【0004】[0004]

【発明が解決しようとする課題】従来の基板電圧発生回
路は、上記のように、一定周期のパルス信号を発生する
リングオシレータ回路11をパルス発生回路として用
い、該リングオシレータ回路11から発生する一定周期
のパルス信号によってチャージポンプ回路12を駆動し
ていたため、リングオシレータ回路11の貫通電流が大
きく、基板電圧発生時に回路全体の消費電流が大きくな
るという問題点があった。この発明は上記のような問題
点を解消するためになされたもので、基板電圧発生時の
消費電流を低減できる基板電圧発生回路を得ることを目
的とする。
As described above, the conventional substrate voltage generating circuit uses the ring oscillator circuit 11 for generating a pulse signal of a constant cycle as a pulse generating circuit, and the constant voltage generated from the ring oscillator circuit 11 is used. Since the charge pump circuit 12 is driven by the periodic pulse signal, there is a problem that the through current of the ring oscillator circuit 11 is large and the current consumption of the entire circuit is large when the substrate voltage is generated. The present invention has been made to solve the above problems, and an object of the present invention is to obtain a substrate voltage generation circuit capable of reducing current consumption when a substrate voltage is generated.

【0005】[0005]

【課題を解決するための手段】この発明にかかる基板電
圧発生回路は、チャージホンプ回路の駆動を制御するパ
ルス発生回路としてバイナリカウンタ回路を設けて、パ
ルス信号の周期を可変できるようにし、基板電圧レベル
が小さくならない範囲内でパルス信号の周期を長くする
ようにしたものである。
In the substrate voltage generating circuit according to the present invention, a binary counter circuit is provided as a pulse generating circuit for controlling the drive of the charge-homp circuit so that the period of the pulse signal can be varied and the substrate voltage can be changed. The period of the pulse signal is lengthened within the range where the level does not decrease.

【0006】[0006]

【作用】この発明においては、パルス発生回路から出力
されるパルス信号の周期が徐々に長くなり、パルス発生
回路の単位時間当たりの貫通電流が減少して、チャージ
ホンプ回路の駆動時間が短縮し、基板電圧発生時の回路
における消費電流が低減する。
According to the present invention, the cycle of the pulse signal output from the pulse generating circuit is gradually lengthened, the through current per unit time of the pulse generating circuit is reduced, and the drive time of the charge hoop circuit is shortened. Current consumption in the circuit when the substrate voltage is generated is reduced.

【0007】[0007]

【実施例】以下、本発明の一実施例を図について説明す
る。図1はこの発明の一実施例による基板電圧発生回路
の回路図であり、図において、1は基板7の電位レベル
を検出するデテクタ回路、2はパルス発生回路として使
用するバイナリカウンタ回路、3は基板7における基板
電位を発生するチャージポンプ回路、7は基板、4,
5,6,8は信号線である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a substrate voltage generating circuit according to an embodiment of the present invention. In the figure, 1 is a detector circuit for detecting the potential level of the substrate 7, 2 is a binary counter circuit used as a pulse generating circuit, and 3 is a circuit. A charge pump circuit for generating a substrate potential in the substrate 7, a substrate 7, 4,
5, 6 and 8 are signal lines.

【0008】次に、上記基板電圧発生回路の動作につい
て図2を用いて説明する。バイナリカウンタ回路2から
は、図2(a) に示すようなパルス周期が次第に長くなる
カウンタ出力信号が出力され、該カウンタ出力信号がチ
ャージポンプ回路3に入力されて、チャージポンプ回路
3が駆動する。そして、該チャージポンプ回路3からは
図2(b) に示すような出力波形のチャージポンプ出力信
号が出力し、このチャージポンプ出力信号が基板7に入
力されて、基板電圧が発生する。この時、バイナリカウ
ンタ回路2から出力されるカウンタ出力信号のパルス周
期が次第に長くなるため、バイナリカウンタ回路2の貫
通電流が減少し、チャージポンプ回路3の駆動する時間
が短くなって、回路全体の消費電流が減少する。
Next, the operation of the substrate voltage generating circuit will be described with reference to FIG. The binary counter circuit 2 outputs a counter output signal whose pulse period is gradually lengthened as shown in FIG. 2A, and the counter output signal is input to the charge pump circuit 3 to drive the charge pump circuit 3. .. Then, the charge pump circuit 3 outputs a charge pump output signal having an output waveform as shown in FIG. 2B, and this charge pump output signal is input to the substrate 7 to generate a substrate voltage. At this time, the pulse cycle of the counter output signal output from the binary counter circuit 2 gradually increases, so that the through current of the binary counter circuit 2 decreases and the drive time of the charge pump circuit 3 decreases, so that the entire circuit becomes shorter. Current consumption is reduced.

【0009】一方、バイナリカウンタ回路2から出力す
るカウンタ出力信号のパルス周期が長くなりすぎた場合
は、回路全体の消費電流は減少するものの、単位時間当
たりにチャージポンプ回路3を駆動する回数が減り、基
板電圧レベルが小さくなりすぎてしまう(図2(b) 中の
点線Aのレベルに近づく)。この場合は、デテクタ回路
1によって、チャージポンプ回路3からの出力信号の電
位レベルを判定し、図2(c) に示すタイミングでバイナ
リカウンタ回路2にリセット信号を出力する。これによ
って、バイナリカウンタ回路2から発生するパルス信号
の周期がもとの短い状態に戻され、その結果、チャージ
ポンプ回路3の出力信号の電位レベル(基板における電
圧レベル)が元の状態に戻される。そして、上記の一連
の動作が繰り返され、消費電流を抑えながら安定した基
板電圧が発生する。
On the other hand, if the pulse cycle of the counter output signal output from the binary counter circuit 2 becomes too long, the current consumption of the entire circuit decreases, but the number of times the charge pump circuit 3 is driven per unit time decreases. The substrate voltage level becomes too small (close to the level of the dotted line A in FIG. 2B). In this case, the detector circuit 1 determines the potential level of the output signal from the charge pump circuit 3 and outputs the reset signal to the binary counter circuit 2 at the timing shown in FIG. 2 (c). As a result, the cycle of the pulse signal generated from the binary counter circuit 2 is returned to the original short state, and as a result, the potential level of the output signal of the charge pump circuit 3 (voltage level on the substrate) is returned to the original state. .. Then, the series of operations described above is repeated, and a stable substrate voltage is generated while suppressing current consumption.

【0010】このような本実施例の基板電圧発生回路で
は、パルス発生回路をバイナリカウンタ回路2とし、該
バイナリカウンタ回路2からのカウンタ出力信号によっ
てチャージポンプ回路3を駆動し、更に、デテクタ回路
1によってチャージポンプ回路3からのチャージポンプ
出力レベルを判定し、該出力レベルが小さくなった時
に、バイナリカウンタ回路2のカウンタ周期を元の状態
にもどすようにしたので、発生する基板電圧のレベルが
大きく変動しない範囲内で、チャージポンプ回路3を駆
動させるパルス信号の発生周期を長くすることができ、
その結果、バイナリカウンタ回路2の貫通電流が減少
し、更に、チャージポンプ回路3の単位時間当たりの駆
動時間が少なくなるため、基板発生回路全体の消費電流
を低減することができる。
In the substrate voltage generating circuit of this embodiment, the pulse generating circuit is the binary counter circuit 2, the counter output signal from the binary counter circuit 2 drives the charge pump circuit 3, and the detector circuit 1 The charge pump output level from the charge pump circuit 3 is judged by the above, and when the output level becomes small, the counter cycle of the binary counter circuit 2 is returned to the original state, so that the level of the generated substrate voltage becomes large. The generation period of the pulse signal for driving the charge pump circuit 3 can be lengthened within a range that does not change,
As a result, the shoot-through current of the binary counter circuit 2 is reduced, and the drive time per unit time of the charge pump circuit 3 is reduced, so that the current consumption of the entire substrate generation circuit can be reduced.

【0011】尚、上記実施例ではバイナリカウンタ回路
のカウンタ周期をリセットするバイナリカウンタ制御回
路として、デテクタ回路1を使用したが、図2に示すよ
うにタイマ回路9を使用し、基板電圧の電圧レベル(チ
ャージポンプ回路の出力電位レベル)に関係なく、ある
一定時間がくるとバイナリカウンタ回路がもとの周期に
リセットされるようにしても上記実施例と同様の効果を
得ることができる。
Although the detector circuit 1 is used as the binary counter control circuit for resetting the counter cycle of the binary counter circuit in the above embodiment, the timer circuit 9 is used as shown in FIG. Regardless of the (output potential level of the charge pump circuit), even if the binary counter circuit is reset to the original cycle after a certain period of time, the same effect as in the above embodiment can be obtained.

【0012】[0012]

【発明の効果】以上のように、この発明にかかる基板電
圧発生回路によれば、チャージポンプ回路の駆動時間を
決定するパルス発生回路としてバイナリカウンタ回路を
使用し、上記チャージポンプ回路のチャージポンプ出力
レベル(基板電圧レベル)に基づいて上記バイナリカウ
ンタ回路のカウンタ周期をリセットするバイナリカウン
タ制御回路を設けたので、基板電圧が大きく変動しない
範囲でチャージポンプ回路を駆動するパルス信号の周期
を長くすることができ、回路全体の消費電流を少なく
し、安定した基板電圧を発生できる効果がある。
As described above, according to the substrate voltage generating circuit of the present invention, the binary counter circuit is used as the pulse generating circuit for determining the drive time of the charge pump circuit, and the charge pump output of the charge pump circuit is used. Since the binary counter control circuit that resets the counter cycle of the binary counter circuit based on the level (substrate voltage level) is provided, the cycle of the pulse signal that drives the charge pump circuit is lengthened within a range in which the substrate voltage does not fluctuate significantly. Therefore, the current consumption of the entire circuit can be reduced, and a stable substrate voltage can be generated.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による基板電圧発生回路を
示すブロック図である。
FIG. 1 is a block diagram showing a substrate voltage generating circuit according to an embodiment of the present invention.

【図2】図1に示す基板電圧発生回路におけるチャージ
ポンプ回路,バイナリカウンタ回路,デテクタ回路のそ
れぞれの出力信号波形を示す図である。
FIG. 2 is a diagram showing output signal waveforms of a charge pump circuit, a binary counter circuit, and a detector circuit in the substrate voltage generating circuit shown in FIG.

【図3】この発明の一実施例による基板電圧発生回路を
示すブロック図である。
FIG. 3 is a block diagram showing a substrate voltage generating circuit according to an embodiment of the present invention.

【図4】従来の基板電位発生回路のブロック図である。FIG. 4 is a block diagram of a conventional substrate potential generation circuit.

【図5】図4に示す基板電位発生回路におけるチャージ
ポンプ回路,リングオシレータ回路のそれぞれの出力信
号波形を示す図である。
5 is a diagram showing output signal waveforms of a charge pump circuit and a ring oscillator circuit in the substrate potential generation circuit shown in FIG.

【符号の説明】[Explanation of symbols]

1 デテクタ回路 2 バイナリカウンタ回路 3 チャージポンプ回路 4 信号線 5 信号線 6 信号線 7 基板 8 信号線 9 タイマ 11 リングオシレータ回路 12 チャージポンプ回路 13 基板 1 Detector Circuit 2 Binary Counter Circuit 3 Charge Pump Circuit 4 Signal Line 5 Signal Line 6 Signal Line 7 Board 8 Signal Line 9 Timer 11 Ring Oscillator Circuit 12 Charge Pump Circuit 13 Board

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H03K 19/096 D 6959−5J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H03K 19/096 D 6959-5J

Claims (1)

【特許請求の範囲】 【請求項1】 基板に対して基板電圧発生信号を出力す
るチャージポンプ回路と、 上記チャージポンプ回路に向けてパルス信号を発生し、
上記チャージポンプ回路の駆動制御を行うバイナリカウ
ンタ回路と、 上記チャージポンプ回路からの出力信号の電位レベルを
判定し、上記バイナリカウンタ回路にカウンタリセット
信号を送るバイナリカウンタ制御回路とを備えたことを
特徴とする基板電圧発生回路。
Claim: What is claimed is: 1. A charge pump circuit for outputting a substrate voltage generation signal to a substrate, and a pulse signal for the charge pump circuit.
A binary counter circuit that controls the drive of the charge pump circuit, and a binary counter control circuit that determines the potential level of the output signal from the charge pump circuit and sends a counter reset signal to the binary counter circuit are provided. Substrate voltage generator circuit.
JP3202583A 1991-07-15 1991-07-15 Substrate voltage generating circuit Pending JPH0530730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3202583A JPH0530730A (en) 1991-07-15 1991-07-15 Substrate voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3202583A JPH0530730A (en) 1991-07-15 1991-07-15 Substrate voltage generating circuit

Publications (1)

Publication Number Publication Date
JPH0530730A true JPH0530730A (en) 1993-02-05

Family

ID=16459891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3202583A Pending JPH0530730A (en) 1991-07-15 1991-07-15 Substrate voltage generating circuit

Country Status (1)

Country Link
JP (1) JPH0530730A (en)

Similar Documents

Publication Publication Date Title
US5293628A (en) Data processing system which generates a waveform with improved pulse width resolution
JPH11150456A (en) Clock signal generating circuit outputting plural clock signals with different phase and clock phase control circuit using the same
KR19990077628A (en) Feedback pulse generators
US4396909A (en) Frequency generating circuit
US5099180A (en) Ultrasonic motor driving circuit
KR970051107A (en) Internal power supply
JPH0530730A (en) Substrate voltage generating circuit
KR960039328A (en) Delay time control circuit
JPH0668518B2 (en) Digital peak holding circuit
JP2003047242A (en) Switching power supply apparatus
US20040083248A1 (en) Method for generating random number and random number generator
US4800334A (en) Method of analyzing the voltage induced in an exciter coil of a stepping motor
KR0154730B1 (en) Clock Pulse Generator for Asynchronous RAM
JPH07129272A (en) Clock speed control circuit
US5408134A (en) Sub-step pulse generating circuit using the period of a step pulse
KR0168082B1 (en) Digital pulse width modulated signal generator
JPH11205105A (en) Pwm waveform generator
SU1615882A1 (en) Electrostatic scanning generator
JP3270554B2 (en) Measuring equipment
KR920022664A (en) Driving Method of Substrate Voltage Generation Circuit
JP2674864B2 (en) Switching power supply
JP2681324B2 (en) Electric discharge machine
JPH0212752Y2 (en)
KR970008366B1 (en) Stepping Motor Control Circuit
JPH07202702A (en) D/a conversion circuit