JPH05298390A - 位置情報を利用したクロツク分配方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＬＳＩを自動設計すること。 【構成】 入力された順序回路を含む回路記述情報に応
じて、レイアウタにより回路のレイアウトを行ない、そ
の結果得られる回路の位置情報により、最適化された回
路を設計し、クロツクを分配する。この回路は、バツフ
ア及びそのバツフアに接続される複数のレジスタを含
み、バツフアと各レジスタとのクロツクネツトの総和が
最小となるようにレイアウトする。このクロツク分配方
法により、自動的にクロツクスキユーの無いデジタル信
号処理のためのＬＳＩを得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル信号処理等に
用いられるＬＳＩの順序回路の設計に適用し得る。

【０００２】

【従来の技術】順序回路ではクロツクと呼ばれる基準信
号が必要となる。だが近年、回路が非常に微細化され高
速になるにつれてクロツクスキユーが問題になってき
た。すなわち、回路の物理的な長さによるクロツクの遅
延が支配的になってきたため、「クロツクは回路全体で
同一である」という順序回路の大前提が成り立たなくな
ってきているということである。したがって、クロツク
スキユーの影響を回路の及ぼさないようにクロツクを分
配するということが近年の順序回路設計の際の一番の難
関となっていた。従来では、クロツクの分配は、人手に
よって行なってきた。

【０００３】

【発明が解決しようとする課題】しかしながら、この方
法は熟練した技術者がデイジタル回路の知識あるいはク
ロツク分配のためのノウハウを駆使して行なわなければ
ならない。そのため、クロツクの分配がデイジタル回路
設計の隘路となっていた。また、クロツクのスキユーは
回路の実際のレイアウトに依存するのたが、従来のＬＳ
Ｉ設計ではレイアウト前にクロツクの分配を決めていた
ため、実際の回路ではうまくクロツクが分配されていな
いことがあるという問題点があった。特に、ＬＳＩを実
際に製造するベンダーごとにレイアウタがあり、レイア
ウタによって回路の配置方法が違うため、ベンダーごと
にクロツクの分配を変えなければならなかった。

【０００４】

【課題を解決するための手段】順序回路を含む（クロツ
クを必要とする）回路に対して、一度、回路のレイアウ
トを行ない、その結果得られる回路の位置的な情報を積
極的に利用する、クロツク分配方法。

【０００５】

【作用】ベンダーごとに異なる、レイアウタの種類に依
存せずに、順序回路の動作に大きな影響を与えるクロツ
クスキユーを極力抑えることの出来る。

【０００６】

【実施例】図１は本発明を適用する装置の一例である。
まず、１はクロツクの分配を行なうクロツク分配部であ
る。すなわち、順序回路を含む回路記述情報２（記述言
語、ネツトリスト、回路図等）と回路のレイアウタ３か
ら出力される回路の位置情報４を入力とし、（分配され
た）クロツクネツトを含む回路記述情報５を出力する。
一方、レイアウタ３は回路記述情報５を入力とし、それ
が最適になるように配置を行なう。そして上記回路の位
置情報４を上記クロツク分配部１に戻す。

【０００７】図２は本発明の処理の流れをフローチヤー
トにて示したものである。はじめに、クロツク分配部１
が回路記述情報２を読み込む（２１）。この回路記述情
報２はハードウエア記述言語による記述でも良いし、ネ
ツトリストでも良い。また回路図そのものでも良い。レ
イアウタ３から与えられる位置情報４をもとに、最適な
クロツク分配を行なう（２２）。一度もレイアウトして
いない状態では位置情報４はないので、そのままレイア
ウタに送る。

【０００８】レイアウタ３が回路記述５を読み込み、こ
れをレイアウトする（２３）。レイアウトした結果を調
べて（シミユレーシヨンなどを行ない）、レイアウトさ
れた回路が設計者の意図通りに動作するかを確かめる
（２４）。満足のいく回路であれば処理は終了する（２
５）。満足のいかない回路であれば、レイアウト結果か
ら回路の位置に関する情報を取り出し、これをクロツク
分配部１に送り再度クロツク分配を行なう。

【０００９】次に本願のクロツク分配方法における位置
情報利用について、図３及び図４により説明する。クロ
ツクネツトの最終段のバツフアをbj(j=1〜M)について、
bjからレジスタ方向に出ているネツトの総延長をL(j)と
する時、

【００１０】

【数１】 で定義されるＨが最小になるようにクロツクネツトを再
構成する。bjにつながっているレジスタをrji(i=1 〜N)
とし、bjとrji の位置ベクトルをそれぞれxjとyji とす
ると、レジスタが直列（図３）又は並列（図４）に接続
されている場合により、各々、l(j)は次のようになる。

【００１１】

【数２】

【００１２】

【発明の効果】本発明により、従来ＬＳＩ設計の際の難
問題となっていたクロツクの分配を自動的に行なうこと
ができる。すなわち、これまで熟練者が時間を掛けてお
こなってきたクロツクの分配作業を誰でも短時間に行な
うことが出来る。したがって、ＬＳＩ開発にかかる工
数、期間を短縮することが出来る。レイアウトした後の
回路の位置情報を積極的に利用し、クロツクの分配方法
を決定するため、クロツクスキユーの影響を最小にする
回路を設計することが出来る。

【図面の簡単な説明】

【図１】本発明の実施例のブロツクダイヤ図である。

【図２】本発明の処理の流れを説明するためのフローチ
ヤート図である。

【図３】本発明が適用されるレジスタの直列配置の例を
示す。

【図４】本発明が適用されるレジスタの並列配置の例を
示す。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力された順序回路を含む回路記述情報
   に応じて、レイアウタにより回路のレイアウトを行な
   い、その結果得られる回路の位置情報により、クロツク
   を分配するクロツク分配方法。
2. 【請求項２】 上記回路はバツフア及びそのバツフアに
   接続される複数のレジスタを含み、上記バツフアと各レ
   ジスタとのクロツクネツトの総和が最小となるようにレ
   イアウトすることを特徴とする、請求項１記載のクロツ
   ク分配方法。
3. 【請求項３】 上記複数のレジスタは、上記バツフアに
   対して並列又は直列に接続されていることを特徴とす
   る、請求項２記載のクロツク分配方法。
4. 【請求項４】 少なくともバツフアと複数のレジスタと
   よりなる、請求項１記載のクロツク分配方法によりレイ
   アウトされた回路図にて製造されたＬＳＩ。
5. 【請求項５】 上記ＬＳＩは、デジタル信号処理のため
   のＬＳＩであることを特徴とする、請求項４記載のＬＳ
   Ｉ。