JPH05291450A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05291450A JPH05291450A JP12114592A JP12114592A JPH05291450A JP H05291450 A JPH05291450 A JP H05291450A JP 12114592 A JP12114592 A JP 12114592A JP 12114592 A JP12114592 A JP 12114592A JP H05291450 A JPH05291450 A JP H05291450A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- frame
- semiconductor device
- contact
- connecting wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 37
- 239000011347 resin Substances 0.000 abstract description 18
- 229920005989 resin Polymers 0.000 abstract description 18
- 238000000465 moulding Methods 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000012530 fluid Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010445 mica Substances 0.000 description 2
- 229910052618 mica group Inorganic materials 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 接続線の線径を必要以上に太くすることもな
く、またループを必要以上に大きくすることもなくし
て、モールド樹脂注入時に接続線と端子フレームの先端
部が当接しないために、電気的特性が低下することのな
い半導体装置を提供する。 【構成】 本発明の半導体装置は、いわゆるフルモール
ドタイプの半導体装置であって、端子フレーム１，２の
先端部が、半円形、半楕円形、長方形または台形状に切
り欠かれたものである。
く、またループを必要以上に大きくすることもなくし
て、モールド樹脂注入時に接続線と端子フレームの先端
部が当接しないために、電気的特性が低下することのな
い半導体装置を提供する。 【構成】 本発明の半導体装置は、いわゆるフルモール
ドタイプの半導体装置であって、端子フレーム１，２の
先端部が、半円形、半楕円形、長方形または台形状に切
り欠かれたものである。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。さ
らに詳しくは、半導体素子と端子フレーム間の接続線の
損傷が防止されてなる半導体装置に関する。
らに詳しくは、半導体素子と端子フレーム間の接続線の
損傷が防止されてなる半導体装置に関する。
【０００２】
【従来の技術】従来より、パワートランジスタにおいて
は、モールド樹脂で被覆された半導体素子が端子フレー
ムに載置され、マイカ等の絶縁物を介してアルミニウム
基板に実装されて、半導体素子の放熱を図ることが行わ
れていた。しかしながら、近年、半導体装置の実装工程
の簡素化のために、図７〜８に示すように、いわゆるフ
ルモールドタイプの半導体実装構造が採用されてきてい
る。すなわち、半導体素子１３のみならず、端子フレー
ム１６をもモールド樹脂１５で被覆して、マイカ等の絶
縁物を介さずして、直接アルミニウム基板１７に実装し
て、半導体素子１３の放熱を図る構造が採用されてきて
いる。その際、端子フレーム１６とアルミニウム基板１
７との隙間を大きくとると、充分な放熱が確保されない
ため、この隙間は、絶縁上問題がない範囲においてでき
るだけ狭くする必要がある。この狭い隙間に、絶縁上問
題を生じないように充分にモールド樹脂１５を注入する
ためには、モールド樹脂１５の注入圧を従来より上げる
必要がある。
は、モールド樹脂で被覆された半導体素子が端子フレー
ムに載置され、マイカ等の絶縁物を介してアルミニウム
基板に実装されて、半導体素子の放熱を図ることが行わ
れていた。しかしながら、近年、半導体装置の実装工程
の簡素化のために、図７〜８に示すように、いわゆるフ
ルモールドタイプの半導体実装構造が採用されてきてい
る。すなわち、半導体素子１３のみならず、端子フレー
ム１６をもモールド樹脂１５で被覆して、マイカ等の絶
縁物を介さずして、直接アルミニウム基板１７に実装し
て、半導体素子１３の放熱を図る構造が採用されてきて
いる。その際、端子フレーム１６とアルミニウム基板１
７との隙間を大きくとると、充分な放熱が確保されない
ため、この隙間は、絶縁上問題がない範囲においてでき
るだけ狭くする必要がある。この狭い隙間に、絶縁上問
題を生じないように充分にモールド樹脂１５を注入する
ためには、モールド樹脂１５の注入圧を従来より上げる
必要がある。
【０００３】しかるに、図７〜８に示すように、半導体
装置の構造上の制約から、端子フレーム１１，１２を半
導体素子１３の上方に配置する構造が採用されている。
このためモ−ルド樹脂１５の流動圧により接続線１４
が、例えば図９に示すように、端子フレーム１１方向に
後退しその先端部１１ａに当接し、接続線１４が損傷し
電気的特性の低下を来す場合が生じてきている。なお、
図中の矢印は流動圧の作用方向を示す。
装置の構造上の制約から、端子フレーム１１，１２を半
導体素子１３の上方に配置する構造が採用されている。
このためモ−ルド樹脂１５の流動圧により接続線１４
が、例えば図９に示すように、端子フレーム１１方向に
後退しその先端部１１ａに当接し、接続線１４が損傷し
電気的特性の低下を来す場合が生じてきている。なお、
図中の矢印は流動圧の作用方向を示す。
【０００４】このため、接続線１４として線径の太いも
のを用いて、剛性を上げてモールド樹脂１５の流動圧に
対する抵抗増大を図ることがなされている。あるいは、
接続線のループを大きくとって、接続線１４がモールド
樹脂１５の流動圧により変形しても、接続線１４が端子
フレーム１１の先端部１１ａに当接することのないよう
にされている。
のを用いて、剛性を上げてモールド樹脂１５の流動圧に
対する抵抗増大を図ることがなされている。あるいは、
接続線のループを大きくとって、接続線１４がモールド
樹脂１５の流動圧により変形しても、接続線１４が端子
フレーム１１の先端部１１ａに当接することのないよう
にされている。
【０００５】しかしながら、線径の太い接続線１４を用
いた場合、その材質が金であること、および線径を太く
したことにより、チップのボンディングエリアの増大で
チップサイズが大きくなり製品コストの上昇を招来す
る。また、ループを大きく採った場合、ループがモール
ド樹脂１５から飛び出したり、製品が大型化したりす
る。
いた場合、その材質が金であること、および線径を太く
したことにより、チップのボンディングエリアの増大で
チップサイズが大きくなり製品コストの上昇を招来す
る。また、ループを大きく採った場合、ループがモール
ド樹脂１５から飛び出したり、製品が大型化したりす
る。
【０００６】
【発明が解決しようとする課題】本発明者はかかる従来
技術の問題点につき鋭意研究した結果、モールド容積が
２００ｍｍ3未満であれば従来の構造でも接続線の損傷
が起こることがなく、モールド容積が２００ｍｍ3を超
え、しかも接続線として線径が３０μｍ以下のものを用
いた場合に問題を生ずることを見出した。
技術の問題点につき鋭意研究した結果、モールド容積が
２００ｍｍ3未満であれば従来の構造でも接続線の損傷
が起こることがなく、モールド容積が２００ｍｍ3を超
え、しかも接続線として線径が３０μｍ以下のものを用
いた場合に問題を生ずることを見出した。
【０００７】しかして、本発明の目的とするところは、
モールド容積が２００ｍｍ3を超えているにもかかわら
ず、接続線として線径が３０μｍ以下のものを用いて
も、モールド樹脂注入時に接続線と端子フレームの先端
部とが当接することがないために、チップサイズを必要
以上に大きくすることもなく、また接続線の損傷により
電気的特性が低下することのない半導体装置を提供する
ことを目的としている。
モールド容積が２００ｍｍ3を超えているにもかかわら
ず、接続線として線径が３０μｍ以下のものを用いて
も、モールド樹脂注入時に接続線と端子フレームの先端
部とが当接することがないために、チップサイズを必要
以上に大きくすることもなく、また接続線の損傷により
電気的特性が低下することのない半導体装置を提供する
ことを目的としている。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
支持基板上に載置されている、基板フレームと、該基板
フレーム上に配設されている半導体素子と、該半導体素
子の斜め上方に配設されている端子フレームと、前記半
導体素子および前記端子フレームとに接続されている接
続線とを備えてなる半導体装置であって、前記基板フレ
ームの外部接続部および前記端子フレームの外部接続部
を除く半導体装置の表面全体がモールド材で覆われた状
態で前記支持基板上に載置されており、前記モ−ルド材
の容積が２００ｍｍ3以上であり、前記接続線の線径が
３０μｍ以下であり、前記端子フレームの前記接続線の
降下部に面する部分が、所定形状に切り欠かれているこ
とを特徴としている。
支持基板上に載置されている、基板フレームと、該基板
フレーム上に配設されている半導体素子と、該半導体素
子の斜め上方に配設されている端子フレームと、前記半
導体素子および前記端子フレームとに接続されている接
続線とを備えてなる半導体装置であって、前記基板フレ
ームの外部接続部および前記端子フレームの外部接続部
を除く半導体装置の表面全体がモールド材で覆われた状
態で前記支持基板上に載置されており、前記モ−ルド材
の容積が２００ｍｍ3以上であり、前記接続線の線径が
３０μｍ以下であり、前記端子フレームの前記接続線の
降下部に面する部分が、所定形状に切り欠かれているこ
とを特徴としている。
【０００９】本発明の半導体装置においては、前記所定
形状が、半円形、半楕円形、長方形または台形であるの
が好ましい。
形状が、半円形、半楕円形、長方形または台形であるの
が好ましい。
【００１０】また、本発明の半導体装置においては、前
記モ−ルド材が前記基板フレームと支持基板との間にま
で注入されているのが好ましい。
記モ−ルド材が前記基板フレームと支持基板との間にま
で注入されているのが好ましい。
【００１１】
【作用】本発明の半導体装置においては、端子フレーム
の接続線の降下部に面する部分が所定形状に切り欠かれ
ているので、接続線がモールド樹脂の流動圧により端子
フレーム方向に後退しても、接続線が端子フレームに当
接することがない。
の接続線の降下部に面する部分が所定形状に切り欠かれ
ているので、接続線がモールド樹脂の流動圧により端子
フレーム方向に後退しても、接続線が端子フレームに当
接することがない。
【００１２】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
【００１３】図１は本発明の一実施例の平面図、図２は
図１に示す実施例の一部切欠立面図、図３〜６は端子フ
レームの切欠き形状の説明図である。図において、１は
端子フレーム、２は端子フレーム、３は半導体素子、４
は接続線、５はモールド樹脂、６は基板フレーム、７は
支持基板を示す。また、図中の矢印はモールド樹脂の流
動方向、●は接続線の降下位置、○はボンディング位置
を示す。
図１に示す実施例の一部切欠立面図、図３〜６は端子フ
レームの切欠き形状の説明図である。図において、１は
端子フレーム、２は端子フレーム、３は半導体素子、４
は接続線、５はモールド樹脂、６は基板フレーム、７は
支持基板を示す。また、図中の矢印はモールド樹脂の流
動方向、●は接続線の降下位置、○はボンディング位置
を示す。
【００１４】図１に示される本発明の一実施例の半導体
装置は、その出力が１．２Ｗであり、そのモールド容積
が２４２．０ｍｍ3であり、接続線４の線径が３０μｍ
のものである。
装置は、その出力が１．２Ｗであり、そのモールド容積
が２４２．０ｍｍ3であり、接続線４の線径が３０μｍ
のものである。
【００１５】本発明が適用される半導体装置としては、
前記に限定されるものではなく、そのモールド容積が２
００ｍｍ3以上であり、その接続線４の線径が３０μｍ
以下のものであればよい。
前記に限定されるものではなく、そのモールド容積が２
００ｍｍ3以上であり、その接続線４の線径が３０μｍ
以下のものであればよい。
【００１６】本発明の半導体装置においては、接続線４
の損傷を避けるために、図１〜２に示される様に、端子
フレーム１，２の接続線４の降下部に面する部分（先端
部）１ａ，２ａが所定形状に切り欠かれている。この切
欠き形状としては、図３〜６に例示されているように、
半円形、半楕円形、長方形、台形などが挙げられるが、
これに限定されるものではなく、接続線４がモールド樹
脂５流動圧に押されて後退しても、端子フレームとの当
接が回避できるものならいかなる形状とすることもでき
る。また、切欠きサイズは、接続線４の線径や半導体装
置の特性に応じて適宜選定される。その具体例を挙げれ
ば、接続線４の線径が３０μｍであり、半円形の場合
は、半導体装置の形状により、フレ−ムの形状も変わる
ため、図３のように規定する。すなわち、端子フレーム
のボンディング部の長さをＡとし、ボンディング部の位
置が、幅方向の中央でしかもフレームの端部１ａよりＡ
／２の位置にあり、切欠き円の中心が端部１ａの幅方向
の中央Ｏにある場合には、半径がＡ／４の半円とされて
いる。
の損傷を避けるために、図１〜２に示される様に、端子
フレーム１，２の接続線４の降下部に面する部分（先端
部）１ａ，２ａが所定形状に切り欠かれている。この切
欠き形状としては、図３〜６に例示されているように、
半円形、半楕円形、長方形、台形などが挙げられるが、
これに限定されるものではなく、接続線４がモールド樹
脂５流動圧に押されて後退しても、端子フレームとの当
接が回避できるものならいかなる形状とすることもでき
る。また、切欠きサイズは、接続線４の線径や半導体装
置の特性に応じて適宜選定される。その具体例を挙げれ
ば、接続線４の線径が３０μｍであり、半円形の場合
は、半導体装置の形状により、フレ−ムの形状も変わる
ため、図３のように規定する。すなわち、端子フレーム
のボンディング部の長さをＡとし、ボンディング部の位
置が、幅方向の中央でしかもフレームの端部１ａよりＡ
／２の位置にあり、切欠き円の中心が端部１ａの幅方向
の中央Ｏにある場合には、半径がＡ／４の半円とされて
いる。
【００１７】なお、本発明の半導体装置のその余の構成
は、従来のものと同様であるので、その詳細な説明は省
略する。
は、従来のものと同様であるので、その詳細な説明は省
略する。
【００１８】また、本発明においては、端子フレーム
１，２の先端部１ａ，２ａを部分的に切り欠いているの
みであるので、従来のボンディング装置をそのまま用い
て接続線４のボンディングを行うことができる。
１，２の先端部１ａ，２ａを部分的に切り欠いているの
みであるので、従来のボンディング装置をそのまま用い
て接続線４のボンディングを行うことができる。
【００１９】以下、より具体的な実施例に基づいて本発
明を説明する。
明を説明する。
【００２０】実施例１〜２ 図３に示される形状の端子フレーム１，２を用い、接続
線４の線径を３０μｍとして、モールド容積が２４２．
０ｍｍ3のパワートランジスタを作製した（実施例
１）。しかるのち、接続線４と端子フレーム１，２との
接触の有無を確認したところ、接触は認められなかっ
た。
線４の線径を３０μｍとして、モールド容積が２４２．
０ｍｍ3のパワートランジスタを作製した（実施例
１）。しかるのち、接続線４と端子フレーム１，２との
接触の有無を確認したところ、接触は認められなかっ
た。
【００２１】接続線４の線径を２５μｍとした他は、実
施例１と同様にしてパワートランジスタを作製した（実
施例２）。しかるのち、接続線４と端子フレーム１，２
との接触の有無を確認したところ、接触は認められなか
った。
施例１と同様にしてパワートランジスタを作製した（実
施例２）。しかるのち、接続線４と端子フレーム１，２
との接触の有無を確認したところ、接触は認められなか
った。
【００２２】比較例１〜２ 図９に示される従来の形状の端子フレームを用い、接続
線の線径を３０μｍとして、モールド容積が２４２．０
ｍｍ3のパワートランジスタを作製した（比較例１）。
しかるのち、接続線と端子フレームとの接触の有無を確
認したところ、接触が認められた。
線の線径を３０μｍとして、モールド容積が２４２．０
ｍｍ3のパワートランジスタを作製した（比較例１）。
しかるのち、接続線と端子フレームとの接触の有無を確
認したところ、接触が認められた。
【００２３】接続線の線径を２５μｍとした他は、比較
例１と同様にしてパワートランジスタを作製した（比較
例２）。しかるのち、接続線と端子フレームとの接触の
有無を確認したところ、接触が認められた。
例１と同様にしてパワートランジスタを作製した（比較
例２）。しかるのち、接続線と端子フレームとの接触の
有無を確認したところ、接触が認められた。
【００２４】実施例３〜４ 図３に示される形状の端子フレーム１，２を用い、接続
線４の線径を３０μｍとして、モールド容積が４２７．
５ｍｍ3のパワートランジスタを作製した（実施例
３）。しかるのち、接続線４と端子フレーム１，２との
接触の有無を確認したところ、接触は認められなかっ
た。
線４の線径を３０μｍとして、モールド容積が４２７．
５ｍｍ3のパワートランジスタを作製した（実施例
３）。しかるのち、接続線４と端子フレーム１，２との
接触の有無を確認したところ、接触は認められなかっ
た。
【００２５】接続線４の線径を２５μｍとした他は、実
施例３と同様にしてパワートランジスタを作製した（実
施例４）。しかるのち、接続線４と端子フレーム１，２
との接触の有無を確認したところ、接触は認められなか
った。
施例３と同様にしてパワートランジスタを作製した（実
施例４）。しかるのち、接続線４と端子フレーム１，２
との接触の有無を確認したところ、接触は認められなか
った。
【００２６】比較例３〜４ 図９に示される従来の形状の端子フレームを用い、接続
線の線径を３０μｍとして、モールド容積が４２７．５
ｍｍ3のパワートランジスタを作製した（比較例３）。
しかるのち、接続線と端子フレームとの接触の有無を確
認したところ、接触が認められた。
線の線径を３０μｍとして、モールド容積が４２７．５
ｍｍ3のパワートランジスタを作製した（比較例３）。
しかるのち、接続線と端子フレームとの接触の有無を確
認したところ、接触が認められた。
【００２７】接続線の線径を２５μｍとした他は、比較
例３と同様にしてパワートランジスタを作製した（比較
例３）。しかるのち、接続線と端子フレームとの接触の
有無を確認したところ、接触が認められた。
例３と同様にしてパワートランジスタを作製した（比較
例３）。しかるのち、接続線と端子フレームとの接触の
有無を確認したところ、接触が認められた。
【００２８】参考例１〜２ 図９に示される従来の形状の端子フレームを用い、接続
線の線径を３０μｍとして、モールド容積が１８７．８
５ｍｍ3のパワートランジスタを作製した（参考例
１）。しかるのち、接続線と端子フレームとの接触の有
無を確認したところ、接触は認められなかった。
線の線径を３０μｍとして、モールド容積が１８７．８
５ｍｍ3のパワートランジスタを作製した（参考例
１）。しかるのち、接続線と端子フレームとの接触の有
無を確認したところ、接触は認められなかった。
【００２９】接続線の線径を２５μｍとした他は、参考
例１と同様にしてパワートランジスタを作製した（参考
例２）。しかるのち、接続線と端子フレームとの接触の
有無を確認したところ、接触は認められなかった。
例１と同様にしてパワートランジスタを作製した（参考
例２）。しかるのち、接続線と端子フレームとの接触の
有無を確認したところ、接触は認められなかった。
【００３０】参考例３〜４ 図９に示される従来の形状の端子フレームを用い、接続
線の線径を３０μｍとして、モールド容積が１９０．５
０ｍｍ3のパワートランジスタを作製した（参考例
３）。しかるのち、接続線と端子フレームとの接触の有
無を確認したところ、接触が認められなかった。
線の線径を３０μｍとして、モールド容積が１９０．５
０ｍｍ3のパワートランジスタを作製した（参考例
３）。しかるのち、接続線と端子フレームとの接触の有
無を確認したところ、接触が認められなかった。
【００３１】接続線の線径を２５μｍとした他は、参考
例３と同様にしてパワートランジスタを作製した（参考
例４）。しかるのち、接続線と端子フレームとの接触の
有無を確認したところ、接触が認められなかった。
例３と同様にしてパワートランジスタを作製した（参考
例４）。しかるのち、接続線と端子フレームとの接触の
有無を確認したところ、接触が認められなかった。
【００３２】
【発明の効果】以上説明したように、本発明の半導体装
置においては、端子フレームの接続線の降下部に面する
部分が所定形状に切り欠かれているので、モールド樹脂
の注入により接続線が端子フレーム側に後退しても、接
続線が端子フレームの先端部に当接することはない。し
たがって、接続線の線径を細くできるので、必要以上の
チップサイズにはならない。また、接続線のループを必
要以上に大きくする必要がないので、半導体装置のサイ
ズを小型化できる。
置においては、端子フレームの接続線の降下部に面する
部分が所定形状に切り欠かれているので、モールド樹脂
の注入により接続線が端子フレーム側に後退しても、接
続線が端子フレームの先端部に当接することはない。し
たがって、接続線の線径を細くできるので、必要以上の
チップサイズにはならない。また、接続線のループを必
要以上に大きくする必要がないので、半導体装置のサイ
ズを小型化できる。
【図１】本発明の半導体装置の一実施例の平面図であ
る。
る。
【図２】図１に示す実施例の一部切欠立面図である。
【図３】切欠き形状の一例を示す説明図である。
【図４】切欠き形状の一例を示す説明図である。
【図５】切欠き形状の一例を示す説明図である。
【図６】切欠き形状の一例を示す説明図である。
【図７】従来の半導体装置の平面図である。
【図８】図７に示す半導体装置の一部切欠立面図であ
る。
る。
【図９】従来の半導体装置において、モールド樹脂の流
動圧により接続線が端子フレーム方向に後退する様子を
示す説明図である。
動圧により接続線が端子フレーム方向に後退する様子を
示す説明図である。
１ 端子フレーム ２ 端子フレーム ３ 半導体素子 ４ 接続線 ５ モールド樹脂 ６ 基板フレーム ７ 支持基板
Claims (3)
- 【請求項１】 支持基板上に載置されている、基板フレ
ームと、該基板フレーム上に配設されている半導体素子
と、該半導体素子の斜め上方に配設されている端子フレ
ームと、前記半導体素子および前記端子フレームとに接
続されている接続線とを備えてなる半導体装置であっ
て、 前記基板フレームの外部接続部および前記端子フレーム
の外部接続部を除く半導体装置の表面全体がモールド材
で覆われた状態で前記支持基板上に載置されており、 前記モ−ルド材の容積が２００ｍｍ3以上であり、 前記接続線の線径が３０μｍ以下であり、 前記端子フレームの前記接続線の降下部に面する部分
が、所定形状に切り欠かれていることを特徴とする半導
体装置。 - 【請求項２】 前記所定形状が、半円形、半楕円形、長
方形または台形であることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 前記モ−ルド材が前記基板フレームと前
記支持基板との間にまで注入されていることを特徴とす
る請求項１または２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12114592A JPH05291450A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12114592A JPH05291450A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291450A true JPH05291450A (ja) | 1993-11-05 |
Family
ID=14803976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12114592A Pending JPH05291450A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291450A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017188705A (ja) * | 2009-05-15 | 2017-10-12 | ローム株式会社 | 半導体装置 |
-
1992
- 1992-04-14 JP JP12114592A patent/JPH05291450A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017188705A (ja) * | 2009-05-15 | 2017-10-12 | ローム株式会社 | 半導体装置 |
| US10431527B2 (en) | 2009-05-15 | 2019-10-01 | Rohm Co., Ltd. | Semiconductor device with island and associated leads |
| US10978379B2 (en) | 2009-05-15 | 2021-04-13 | Rohm Co., Ltd. | Semiconductor device with island and associated leads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949816B2 (en) | Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same | |
| US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
| US7511361B2 (en) | DFN semiconductor package having reduced electrical resistance | |
| JPH0399445A (ja) | 樹脂封止型半導体装置 | |
| JPH05291450A (ja) | 半導体装置 | |
| JP4030956B2 (ja) | 電力用半導体装置 | |
| JP2665172B2 (ja) | 半導体装置の製造方法 | |
| JP3702655B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2962928B2 (ja) | 半導体装置 | |
| JP2018110169A (ja) | 半導体装置および半導体装置製造方法 | |
| JP3105200B2 (ja) | 半導体装置およびその製造方法 | |
| JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
| JPH0653266A (ja) | 半導体装置 | |
| JPH04320363A (ja) | リードフレーム及び樹脂封止型半導体装置及びモールド金型 | |
| JP3519223B2 (ja) | 樹脂封止型半導体装置 | |
| KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 | |
| JPS60171734A (ja) | 半導体装置 | |
| JPH11145179A (ja) | 半導体装置 | |
| JPH11186447A (ja) | 樹脂封止半導体装置、その製造方法及びその製造装置 | |
| TW486790B (en) | Semiconductor packaging device having a pad guiding gap | |
| KR0129004Y1 (ko) | 리드 프레임 | |
| JPH05206193A (ja) | 半導体装置 | |
| JPH03191553A (ja) | 半導体装置およびその製造方法 | |
| JPH031551A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990817 |