JPH05273593A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 アクティブマトリクス方式の液晶表示装置に
おけるゲート配線−画素電極間や信号配線−画素電極間
の寄生容量を減少させ、リーク電流の発生を減少させ、
開口率を向上させ、もって高精細且つ高階調の良好な表
示を可能ならしめる。 【構成】 各画素に関し液晶容量と並列に設けられる蓄
積容量の共通電位側配線をシールド配線２６として、透
明画素電極１６の外周に沿ってリング状に延在形成し、
該配線２６とゲート配線８や信号配線１０からなるマト
リクス配線群との間に容量を形成することにより、ゲー
ト配線−画素電極間や信号配線−画素電極間の寄生容量
を減少させる。６はスイッチングトランジスタであり、
１２は透明基板である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に関し、
特に各画素毎に個別の画素電極を有する液晶表示装置に
関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】ビデオ
カメラレコーダー、テレビジョン等の画像情報処理装置
に用いられるマトリクス型の液晶表示装置の駆動方式と
しては、単純マトリクス方式及びアクティブマトリクス
方式がある。アクティブマトリクス方式は、単純マトリ
クス方式で生ずる走査線間のクロストークを防止するた
め、非選択時に画素電極への信号入力を阻止するための
スイッチング用能動素子を各画素ごとに設けたものであ
る。

【０００３】図８はアクティブマトリクス方式の液晶表
示装置の１画素分の等価回路図である。２は容量Ｃ_LCを
もつ液晶層であり、４は容量Ｃ_LCと並列に設けられた容
量Ｃ_ADD をもつ蓄積容量であり、６はスイッチング用能
動素子としてのＭＯＳトランジスタであり、８は液晶層
２に駆動電圧Ｖ_S を供給するための信号配線であり、１
０はスイッチングトランジスタ６のゲート電圧Ｖ_G を制
御するためのゲート配線である。

【０００４】以上の様なアクティブマトリクス方式の液
晶表示装置では、スイッチングトランジスタ６のゲート
−ドレイン間に寄生容量Ｃ_GDが存在し、この影響でゲー
ト電圧Ｖ_G がハイレベルからロウレベルに切替わる時
に、図９に示される様に、液晶に印加される電圧Ｖ_LCが
低下する。即ち電圧の振れが起こる。この電圧低下分Δ
Ｖ_LCは次の式で表される： ΔＶ_LC＝［Ｃ_GD／（Ｃ_GD＋Ｃ_LC＋Ｃ_ADD ）］・ΔＶ_G ここで、ΔＶ_G はゲート電圧Ｖ_G の変化量である。

【０００５】この振れΔＶ_LCが大きいと画質が低下する
ので、画質向上のためには蓄積容量Ｃ_ADD をできるだけ
大きくしてΔＶ_LCを小さくするのが好ましい。しかしな
がら、蓄積容量６の形成のためにゲート配線やスイッチ
ングトランジスタの活性層等に使用する不透明材料を用
いて大きな蓄積容量Ｃ_ADD を形成すると、不透明な部分
が多くなり、開口率が低下する。また、大きな蓄積容量
Ｃ_ADD を用いると、スイッチングトランジスタ６の充放
電能力の向上が必要となり、大きなサイズのトランジス
タが必要になる。開口率低下を防止するために、ＩＴＯ
−ＩＴＯからなる容量構成も考えられるが、ＩＴＯは抵
抗が高いので結局はＡｌ等の不透明金属配線で低抵抗化
する必要があり、従って開口率低下を妨げる根本的な解
決にはならない。

【０００６】更に、寄生容量としては、上記Ｃ_GDのみで
はなく、ゲート配線１０と画素電極１６との間の容量
（Ｃ_GP）や信号配線８と画素電極１６との間の容量（Ｃ
_SP）がある。これらの寄生容量Ｃ_GP，Ｃ_SPはＣ_GDと同様
に液晶印加電圧Ｖ_LCを変化させ、Ｃ_GPはゲート配線１０
の電位変化を反映した変化を引き起こし、Ｃ_SPは信号配
線８の電位変化を反映した変化を引き起こす。

【０００７】ハイビジョン方式のテレビジョン等に対応
するため高精細且つ高階調な表示が要求され画素の微小
化が進む中で、Ｃ_GPやＣ_SPに基づく表示特性の劣化の問
題がますます顕著になってくる。

【０００８】この様な問題点を避けるために、ゲート配
線と画素電極とのスペース、信号配線と画素電極とのス
ペースを広くしようとすると、かなりの面積を必要とす
るため、高精細化には不向きである。

【０００９】そこで、本発明は、以上の様な従来技術に
鑑み、アクティブマトリクス方式の液晶表示装置におけ
るゲート配線−画素電極間や信号配線−画素電極間の寄
生容量を減少させ且つ開口率を向上させ、もって高精細
且つ高階調の良好な表示を可能ならしめることを目的と
するものである。

【００１０】本発明の別の目的は、マトリクス配線群と
複数の能動素子と液晶層とを有し、各画素毎に個別に設
けられた画素電極の周囲に所定の電位に保持される導電
層を選択的に設けたことを特徴とする液晶表示装置、及
び該装置を具備する画像情報処理装置を提供することに
ある。

【００１１】

【課題を解決するための手段】本発明によれば、導電層
を選択的に形成することにより、不要な寄生容量を生じ
たりリーク電流を発生したりする確率を低くしつつ、上
記目的を達成できる。

【００１２】本発明に用いられる導電層は、画素電極の
周囲に選択的に設けられるものであり、該導電層が所定
の電位に保持されることにより、画素電極とマトリクス
配線群との間の浮遊容量ないしは線間容量による悪影響
を画素電極に及ぼさない様にするものである。

【００１３】成膜プロセスにおいて、該導電層は、画素
電極と同じ工程で形成されるものであっても別の工程で
形成されるものであってもよい。その位置も、画素電極
自体の周辺部の真下及び／または画素電極の横とするこ
とができる。また、導電層は、常に一定の電位に保持さ
れる必要はなく、例えばマトリクス配線群におけるゲー
ト選択線の様に２値の電位に保持されるものであっても
よい。

【００１４】また、導電層は、画素電極がほぼ四角形の
形状をもつ場合には、少なくともその４辺のうち３辺に
沿って設けられることが望ましく、具体的には当該画素
用のゲート選択線と画素電極との間、当該画素用の信号
線と画素電極との間、隣接画素用の信号線と画素電極と
の間に少なくとも設けるのが好ましい。

【００１５】

【実施例】以下、図面を参照しながら本発明の実施例を
説明するが、本発明は、これらの実施例に限定されるこ
とはなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも含む。

【００１６】（実施例１）図１は、本発明の実施例１に
よるアクティブマトリクス液晶表示装置（ＡＭ−ＬＣ
Ｄ）の１画素分を示す模式図であり、（ａ）はその平面
構造を（ｂ）はその画素電極側部分のＸ−Ｘ’断面構造
を、それぞれ示している。

【００１７】図１において、６はスイッチング用能動素
子としてのＭＯＳトランジスタであり、８は信号配線で
あり、１０はスイッチングトランジスタ６のゲート電圧
を制御するためのマトリクス配線群のゲート選択線とし
てのゲート配線である。１２は透明基板であり、１６は
ＩＴＯからなる透明な画素電極であり、２０，２２，２
４は透明絶縁膜である。

【００１８】本実施例では、蓄積容量のための共通電位
側配線２６が画素電極１６の外周に沿ってリング状に延
在して形成されている。該配線２６は配線２６ａを介し
て基準電圧源Ｖ_Ref に接続されており、当該画素の駆動
の間所定の電位に維持される。具体的には各画素電極と
対向して配置された基板上に設けられる全画素につき共
通電位に維持される共通電極と同電位とされる。従っ
て、本実施例では、信号配線８，８’と画素電極１６と
の間に蓄積容量配線２６が位置し、該配線２６と信号配
線８，８’との間に容量が形成されるので、信号配線
８，８’と画素電極１６との間の寄生容量Ｃ_SPが著しく
小さくなる。同様に、ゲート配線１０と画素電極１６と
の間に蓄積容量配線２６が位置し、該配線２６とゲート
配線１０との間に容量が形成されるので、ゲート配線１
０と画素電極１６との間の寄生容量Ｃ_GPが著しく小さく
なる。かくして、液晶に印加される電圧Ｖ_LCの振れが著
しく小さくなり画質が向上し、更にこれに基づき画質を
維持しながら蓄積容量値を小さくすることが可能となり
その充放電のためのトランジスタ６を小型化し及び蓄積
容量配線２６を細くすることができるので開口率が向上
する。

【００１９】（実施例２）図２は、本発明の実施例２に
よるＡＭ−ＬＣＤの１画素周辺部を示す模式図であり、
（ａ）はその平面構造を（ｂ）はそのＹ−Ｙ’断面構造
を、それぞれ示している。

【００２０】本実施例２の基本的な構成は実施例１と同
一であり、異なる点は配線２６を別の画素行のゲート配
線１０’に接続した点及び配線２６が画素電極より若干
外側にはみ出している点である。

【００２１】このゲート配線１０’は、ゲート配線１０
により図示の画素行が駆動されている間は固定電位に保
持されている。従って、本実施例でも、上記実施例１と
同様にして、信号配線８と画素電極１６との間の寄生容
量Ｃ_SPが著しく小さくなり、且つ当該画素の駆動に係る
ゲート配線１０と画素電極１６との間の寄生容量Ｃ_GPが
著しく小さくなり、かくして実施例１と同様の効果が得
られる。本実施例によれば、蓄積容量配線とゲート配線
とを同一材料で同時に形成することができるので、層構
成が簡易化される。

【００２２】（実施例３）図３は、本発明の実施例３に
よるＡＭ−ＬＣＤの１画素を示す模式図であり、（ａ）
はその平面構造を（ｂ）はそのＺ−Ｚ’断面構造を、そ
れぞれ示している。

【００２３】本実施例３の基本的な構成は実施例２と同
一であり、異なる点は以下述べる点である。即ち、本実
施例では、蓄積容量のための共通電位側配線２６に対応
して、画素電極１６の外周に沿ってスイッチングトラン
ジスタ６のドレイン領域２８が延在している。これによ
れば、上記実施例１や実施例２と同様の効果に加えて、
配線２６とドレイン領域２８との間にも蓄積容量が形成
されるので、配線２６の幅を更に狭くしても十分な容量
値が得られ、開口率の一層の向上が可能となる。

【００２４】以上詳述した様に、実施例１〜実施例３に
よれば、蓄積容量のための共通電位側配線を画素電極の
外周に沿って延在させているので、信号配線やゲート配
線の電圧変化による液晶印加電圧Ｖ_LCの振れが小さくな
り、画質が向上する。更に、その結果、画質を維持しな
がら蓄積容量値を小さくすることが可能となりスイッチ
ングトランジスタを小型化することができるし、蓄積容
量配線の幅を細くすることもでき、かくして蓄積容量配
線を金属やＳｉ層等の不透明材料で形成しても大きな開
口率を得ることができる。本発明は、画素が小型化する
につれてその有効性が増大する。

【００２５】（実施例４）図４は、本発明の実施例４に
よるＡＭ−ＬＣＤの１画素を示す模式図であり、（ａ）
はその平面構造を（ｂ）はそのＡ−Ａ’断面構造を、そ
れぞれ示している。

【００２６】図４において、１０，１０’は画素スイッ
チのゲート線（枝状に延びたその一部はゲート電極を構
成する）であり、８は画素に映像信号を書込むための信
号配線であり、６はＭＯＳトランジスタでありドレイン
領域、チャネル領域及びソース領域を構成する半導体領
域を有している。１６は液晶層５７を駆動する画素電極
であり、２６はゲート配線１０及び信号配線８と画素電
極１６との間に配されたシールド用の配線である。

【００２７】３１，３２，３３，３４，３５は透明電極
層である。シールド配線２６は、作製工程上異なる２又
は３のレベルの層で構成されている。即ち、下層２６ｃ
上の絶縁層３３，３４にコンタクトホール２６ｂを開け
た後に上層２６ａを形成することにより、コンタクトホ
ール部２６ｂを介して上層２６ａと下層２６ｃとが接続
される。また、これを３つのレベルの層で構成する場合
には、コンタクトホール２６ｂ内を埋める層を上層２６
ａとは別工程で形成すればよい。

【００２８】下層２６ｃ、コンタクトホール部２６ｂ及
び上層２６ａは、画素電極１６の周囲（画素スイッチ構
成部を除く）を囲う様に設けられている。尚、ここで、
コンタクトホール部２６ｂは、画素電極１６の周囲を囲
う様に線状に開口され、また下層２６ｃは、信号線８を
形成するための導電層（例えばアルミニウム配線）と同
一レベルの導電層を用いてパターン化して作製できる。

【００２９】図４に示した様な液晶表示装置の駆動は、
信号線８に映像信号に対応する電位を与え、ゲート線１
０に画素スイッチが導通する電位を与えることにより、
画素電極１６を所定の電位にすることで行われる。通
常、画素電極への書込みは一行同時に行うため、同一行
のセルのゲート線は共通に配線されている。ある行の書
込みを終えると、すぐ次の隣接行の書込みを同じデータ
線を用いて行うため、信号線は同一列で共通に配線され
ている。

【００３０】この様に、行ごとの書込みを全ての行にわ
たって行うことにより、パネル一面の書込みを終了す
る。最終行の書込み終了後、第１行の書込みを再度始め
ることにより、たえず映像を表示することができる。こ
の様にして映像情報をパネルに表示するため、データ線
は絶えず電位変動している。また、ゲート線も、画素ス
イッチをＯＮ、ＯＦＦさせるため、大振幅の電位変動を
発生する。

【００３１】従来の液晶表示装置においては、ゲート線
と画素電極との間及び信号線と画素電極との間に寄生容
量が存在するために、画素電極の電位が不要な変動を受
け、この様な変動が、表示のコントラストの低下または
諧調性の悪化の原因となっていたのである。

【００３２】本実施例においては、画素電極の周囲に一
定電位を与えた配線２６であるシールド領域を配置する
ことにより、ゲート線及び信号線の影響を大幅に軽減す
ることができ、画質を大幅に向上させることができる。

【００３３】尚、本実施例は、下層２６ｃ及び上層２６
ａだけでなく、コンタクトホール２６ｂも、画素電極の
周囲（画素スイッチ構成部を除く）を完全に囲う様に線
状に開口しているが、コンタクトホール２６ｂは必ずし
も周囲の全面に設ける必要はない。

【００３４】次に、製造方法について説明する。

【００３５】先ず、絶縁性表面を含む基板１２上に、能
動素子６を形成するために単結晶半導体の島状領域を形
成する。

【００３６】次に、ゲート絶縁膜３１及びゲート電極１
０を形成する。次に、絶縁層３２を形成した後、コンタ
クトホールを開ける。このコンタクトホールは素子６の
主電極領域であるソースまたはドレインと信号線８とを
接続するためのものである。コンタクトホール形成後、
導電体を堆積し、パターニングすることにより、信号線
８と下層２６ｃとを同時に形成する。その後、絶縁層３
３を形成した後に、素子６と画素電極１６との間のコン
タクトを取るためのコンタクトホールを絶縁層３１，３
２，３３に形成する。

【００３７】次に、透明導電体を堆積しパターニングす
ることで、画素電極１６を形成する。ここで、絶縁層３
３は、予め平坦化プロセス例えばリンガラスのリフロ
ー、スピンオングラスとエッチバックの組合わせ等の方
法にて、表面を平坦化しておく。

【００３８】続いて、画素電極１６上を絶縁層３４で覆
い、下層２６ｃとコンタクトをとるためのコンタクトホ
ール２６ｂを絶縁層３３，３４に開け、次に導電体を堆
積し、パターニングして上層２６ａを形成する。そし
て、保護層３５を形成して、液晶層５７を挟むための一
対の基板のうちの一方の基板を作製する。

【００３９】次に、共通電極を有する基板５６を所定の
間隔をおいて固定し、その間隔に液晶５７を注入する。
一対の基板の周囲を封止して、上述のＡＭ−ＬＣＤが得
られる。

【００４０】（実施例５）図５は本発明の実施例５によ
るＡＭ−ＬＣＤの一画素の構成を示す模式的平面図であ
る。

【００４１】本実施例の基本的構成は前述した実施例４
と同じであり、異なる点は次のとおりである。即ち、図
５に示す様に、本実施例５においては、コンタクトホー
ル２６ｂを部分的に設け、コンタクトホール２６ｂを形
成しない部分の上層２６ａ及び下層２６ｃの幅ｍを小さ
くしており、この様な構成により、画素面積をより広く
とることができ、開口率をアップすることができる。

【００４２】（実施例６）図６は本発明の実施例６によ
るＡＭ−ＬＣＤの一画素の構成を示す模式的断面図であ
る。

【００４３】本実施例の基本的構成は前述した実施例４
及び実施例５と同じであり、異なる点は次のとおりであ
る。即ち、図６に示す様に、本実施例６においては、上
層２６ａは画素電極１６を形成するための導電層と同一
の導電層をパターン化して作製し、また下層２６ｃは信
号線８を形成するための導電層と同一の導電層をパター
ン化して作製しているため、特にシールド領域を形成す
るために特別な成膜工程を付加して導電層を形成するこ
とは不要であり、より製造工程を簡略化することができ
る。

【００４４】以上説明したシールド領域は、画素電極の
大部分を囲んでいるので、これを遮光性の導電材料で形
成すれば、画素間の光の侵入（光のクロストーク）等を
も防止できる。

【００４５】図７は本発明による液晶表示装置（ＬＣ
Ｄ）を用いた画像情報処理装置を示す模式図である。３
００はＬＣＤであり、その中央に表示部３１０が設けら
れている。図７では、アクティブマトリクス部を拡大し
て２０４として模式的に示している。表示部３１０の周
囲の領域２０３には、シフトレジスタを含む周辺回路が
配置されている。その周辺回路のうち、信号配線に接続
され映像信号を供給する水平駆動回路は表示部３１０の
上下に、ゲート配線に接続されライン選択信号を発生す
る駆動回路は表示部３１０の左右に、それぞれ配置され
ている。これらの駆動回路は、別基板に実装された駆動
制御回路４１０に接続されて制御される。また、光源４
１２及び光源の点灯を制御するインバータを含む点灯制
御回路４１１とともに、上記駆動制御回路４１０は中央
制御回路４１４に接続される。

【００４６】更に、この画像情報処理装置では、画像情
報を入力するレンズを含む光学系４２２と光電変換要素
を含むイメージセンサ４２１とその駆動回路４２０とを
有している。加えて、イメージセンサ４２１による画像
情報及び／または表示された画像情報は、記録ヘッド４
３１を含む記録制御回路４３０により記録媒体に記録さ
れる。

【００４７】以上詳細に説明した様に、本発明実施例に
よれば、画素電極とマトリクス配線との間で前記画素電
極を囲う様にシールド領域を設けることにより、ゲート
線、データ信号線等のマトリクス配線の悪影響を大幅に
軽減することができる。

【００４８】

【発明の効果】本発明によれば、導電層が画素電極の周
囲に選択的に設けられているので、該導電層を所定の電
位に保持することにより、画素電極とマトリクス配線群
との間の浮遊容量ないしは線間容量による悪影響を画素
電極に及ぼさない様にすることができる。

【００４９】本発明によれば、蓄積容量のための共通電
位側配線を画素電極の外周に沿って延在させているの
で、信号配線やゲート配線の電圧変化による液晶印加電
圧の振れが小さくなり、画質が向上する。更に、その結
果、画質を維持しながら蓄積容量値を小さくすることが
可能となりスイッチングトランジスタを小型化すること
ができるし、蓄積容量配線の幅を細くすることもでき、
かくして蓄積容量配線を金属やＳｉ層等の不透明材料で
形成しても大きな開口率を得ることができる。本発明
は、画素が小型化するにつれてその有効性が増大する。

【００５０】本発明によれば、画素電極とマトリクス配
線との間で前記画素電極を囲う様にシールド領域を設け
ることにより、ゲート線、データ信号線等のマトリクス
配線の悪影響を大幅に軽減することができる。

【図面の簡単な説明】

【図１】本発明の実施例１によるＡＭ−ＬＣＤの模式図
である。

【図２】本発明の実施例２によるＡＭ−ＬＣＤの模式図
である。

【図３】本発明の実施例３によるＡＭ−ＬＣＤの模式図
である。

【図４】本発明の実施例４によるＡＭ−ＬＣＤの模式図
である。

【図５】本発明の実施例５によるＡＭ−ＬＣＤの模式図
である。

【図６】本発明の実施例６によるＡＭ−ＬＣＤの模式図
である。

【図７】本発明によるＡＭ−ＬＣＤを有する画像情報処
理装置を示す模式図である。

【図８】ＡＭ−ＬＣＤの一画素の等価回路図である。

【図９】図８の回路を有するＡＭ−ＬＣＤの駆動波形を
示すタイミングチャートである。

【符号の説明】 ６ スイッチングトランジスタ ８ 信号配線 １０，１０’ ゲート配線 １２ 透明基板 １４ 基板 １６ 透明画素電極 ２０，２２，２４ 透明絶縁膜 ２６ シールド配線 ２８ スイッチングトランジスタのドレイン領域

Claims (11)

【特許請求の範囲】
1. 【請求項１】 マトリクス配線群と複数の能動素子と液
   晶層とを有する液晶表示装置において、 各画素毎に個別に設けられた画素電極の周囲に所定の電
   位に保持される導電層を選択的に設けたことを特徴とす
   る液晶表示装置。
2. 【請求項２】 前記画素電極は前記能動素子と接続する
   接続部を有し、前記導電層は該接続部を除いた前記画素
   電極の周囲に設けられていることを特徴とする、請求項
   １に記載の液晶表示装置。
3. 【請求項３】 前記導電層は間に絶縁層を介して前記画
   素電極と部分的に重なっていることを特徴とする、請求
   項２に記載の液晶表示装置。
4. 【請求項４】 前記導電層の一部は間に絶縁層を介して
   前記画素電極と前記能動素子の主電極領域とに挟まれて
   いることを特徴とする、請求項３に記載の液晶表示装
   置。
5. 【請求項５】 前記導電層は前記マトリックス配線群と
   前記画素電極との間にあることを特徴とする、請求項１
   に記載の液晶表示装置。
6. 【請求項６】 前記導電層は互いに接続された上層と下
   層とを含むことを特徴とする、請求項５に記載の液晶表
   示装置。
7. 【請求項７】 前記導電層は前記上層と前記下層とが複
   数のコンタクトホールを介して接続されていることを特
   徴とする、請求項６に記載の液晶表示装置。
8. 【請求項８】 前記導電層は、前記画素電極と同じレベ
   ルにある上層と、異なるレベルにある下層と、を含むこ
   とを特徴とする、請求項５に記載の液晶表示装置。
9. 【請求項９】 前記導電層は、対応する画素とは異なる
   画素の能動素子の制御電極に接続されるゲート配線に接
   続されていことを特徴とする、請求項１に記載の液晶表
   示装置。
10. 【請求項１０】 前記導電層は時間的に異なる複数の基
    準電位に保持されることを特徴とする、請求項１に記載
    の液晶表示装置。
11. 【請求項１１】 マトリクス配線群と複数の能動素子と
    液晶層とを有し各画素毎に個別に設けられた画素電極の
    周囲に所定の電位に保持される導電層が選択的に設けら
    れた液晶表示手段と、該液晶表示手段に表示する画像情
    報を読取るイメージセンサーと、を具備することを特徴
    とする画像情報処理装置。