JPH05268256A - Ａｔｍにおける付加情報伝送方式 - Google Patents

Abstract

(57)【要約】 【目的】セルの空き領域に複数のＡＴＭ交換機間で行わ
れるＡＴＭ通信を制御する情報を格納し、ＡＴＭ交換網
の多重化効率の向上を図るＡＴＭセル化方式を提供する
ことを技術的目的とする。 【構成】セル生成部（６）、セル分解部（７）、通信制
御情報検出部（５）、制御部（４）を有してなるセル制
御手段（１）と、転送路（３）を通じてＡＴＭセルの交
換処理を行う複数のＡＴＭ交換機（２）とから構成さ
れ、前記制御部（４）は、前記セル生成部（６）により
生成されたＡＴＭセルが余剰領域を有する場合に、この
余剰領域にＡＴＭ交換機間で行われるべきＡＴＭ通信を
制御する通信制御情報を格納させて送信先へ送信するこ
とを特徴とするＡＴＭセル化方式とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＡＮデータ、計算機
データ等の情報を、セルと呼ぶ固定長のパケットに変換
し、非同期通信（ＡＴＭ）網で収容し、複数のＬＡＮ
間、計算機間を相互に接続するＡＴＭネットワークにお
いて、セル内の余剰領域を利用して情報交換を行う方式
に関する。

【０００２】

【従来の技術】最近では、音声やデータ、動画像等のあ
らゆる通信サービスを統合化した次世代の通信ネットワ
ークとして広帯域ＩＳＤＮの研究・開発がすすめられて
いる。

【０００３】なかでも、ディジタル伝送方式の高速化を
図るために、現在主流となっているＳＴＭ（Synchronou
s Transfer Mode；同期転送方式）に代わるものとし
て、ＡＴＭ（Asynchronous Transfer Mode；非同期転送
モード）がＣＣＩＴＴにおいて論議されている。

【０００４】ＡＴＭでは、固定長のパケットであるセル
によって情報を転送する方式であり、前記セルは、４８
オクテットの情報フィールドと、５オクテットのヘッダ
部分とからなる５３バイトのパケットである。前記５３
バイトは、現在国際規格により規定されている。

【０００５】ここで、前記したＡＴＭヘッダは、その５
バイトのうち、先頭の４ビットはリンク間のフロー制御
に用いられるジェネリックフローコントロールＧＦＣ、
次の８ビットは仮想パス制御識別子ＶＰＩ、次の１６ビ
ットは仮想チャネル識別子ＶＣＩ、次の２ビットはセル
の種別を示すペイロードタイプＰＴ、次の１ビットはリ
ザーブ、次の１ビットは輻輳時のセル廃棄の制御用に用
いられるセルプライオリティＰＲ、最後の８ビットはＡ
ＴＭヘッダ内の１ビットエラー訂正、２ビットエラー検
出のためのヘッダエラーコントロールＨＥＣから構成さ
れる。

【０００６】一方、情報フィールドには、ＬＡＮ（LOCA
L AREA NETWORK）間通信、大型計算機間通信等において
送受信されるデータにヘッダとトレーラを付加したもの
を格納している。

【０００７】ここで、ＬＡＮデータや大型計算機データ
等をＡＴＭセル化する場合は、可変長であるＬＡＮデー
タまたは大型計算機データをＡＴＭセルの情報フィール
ド長に分割し、これを複数のＡＴＭセルに格納すること
になる。さらに前述した様に、情報フィールドには、分
割データとそれに付与されるべきヘッダとトレーラから
構成されるため、分割したデータの格納領域としてはヘ
ッダ４バイトとトレーラ４バイトを除いた４４バイトの
領域が割り当てられることになる。すなわち、可変長の
データを４４バイト単位に分割し、その各々にヘッダと
トレーラを付与してこれをＡＴＭセルの情報フィールド
に格納して転送する。

【０００８】前記ヘッダは、データが分割されたときの
当該セルの位置を示すセグメントタイプＳＴ２ビット、
レベル３プロトコルデータユニット単位のセルにサイク
リックに付与され、セル単位の廃棄を検出するためのシ
ーケンス番号ＳＮ４ビット、リザーブの１０ビットから
なる。

【０００９】一方、前記トレーラは、当該データの有効
長を示すペイロード長６ビット、エラー訂正及び検出様
の巡回冗長検査符号用ＣＲＣ１０ビットからなってい
る。前記したセグメントタイプＳＴ２ビットには、デー
タを分割する際に、当該分割データが分割前のデータに
おいて先頭に位置していたか、途中に位置していたか、
最後尾に位置していたかを識別する識別子を格納するＡ
ＴＭセル化方式が知られている。

【００１０】

【発明が解決しようとする課題】しかし、前記したＡＴ
Ｍセル化方式では、ＬＡＮまたは大型計算機等のデータ
は可変長であるために、そのデータのデータ長がＡＴＭ
セルの情報格納遼いい貴である４４バイトの整数倍長と
なることはまれであり、セグメントタイプが最終セルを
表すＡＴＭセルには、４４バイト未満のデータ長のデー
タが格納されている場合が多い。

【００１１】このため、最終セルの情報フィールドに
は、４４（バイト）−（データ長）の空き領域が存在し
ていた。従来、この空き領域は、送信側のＡＴＭ交換機
では不定データとして扱い、受信側のＡＴＭ交換機では
読み飛ばしを行っている。そのため、空き領域が無駄な
領域となり、データの多重化効率を減少させるという問
題があった。

【００１２】そこで、本発明は、前記問題点に鑑みてな
されたものであり、最終セルの空き領域に複数のＡＴＭ
交換機間で行われるＡＴＭ通信を制御する情報を格納
し、ＡＴＭ交換網の多重化効率の向上を図るＡＴＭセル
化方式を提供することを技術的課題とする。

【００１３】

【課題を解決するための手段】本発明では、前記課題を
解決するために以下のようにした。これを図１の原理図
に基いて説明する。

【００１４】ＬＡＮ間、計算機間で授受されるデータを
セル単位に分割して転送する非同期転送通信（ＡＴＭ）
網において、ＬＡＮデータまたは計算機データからＡＴ
Ｍセルを生成すると共に、ＡＴＭセルからＬＡＮデータ
または計算機データを復元するセル制御手段１と、転送
路３を通じてＡＴＭセルの交換処理を行う複数のＡＴＭ
交換機２とから構成される。

【００１５】そして、前記セル制御手段１は、セル生成
部６、セル分解部７、通信制御情報検出部５、制御部４
を有してなり、前記セル生成部６は、ＬＡＮデータまた
は計算機データを分割し、個々の分割データにＡＴＭヘ
ッダを付与してＡＴＭセルを生成する。

【００１６】前記セル分解部７は、ＡＴＭ交換機から送
られてくるＡＴＭセルからＡＴＭヘッダを削除して分割
データを抽出し、これらの分割データのうち同属の分割
データを組み合わせてＬＡＮデータまたは計算機データ
を復元するものである。

【００１７】前記通信制御情報検出部５は、ＬＡＮデー
タまたは計算機データから通信制御情報を検出すると共
に、ＡＴＭセルから通信制御情報を検出するものであ
る。前記制御部４は、前記各部の制御を行うと共に、セ
ル生成部６において生成されるセルに余剰領域があるか
否かを判別して、余剰領域がある場合には、その余剰領
域に前記通信制御情報検出部５が検出した通信制御情報
を格納させる構成とした。

【００１８】ここで、前記通信制御情報としては、ＬＡ
Ｎ、計算機、ＡＴＭ網の各々の輻輳状態を表す輻輳情報
を利用できる。また、好ましくは、送信すべきＡＴＭセ
ルの余剰領域が３バイト以上の場合に、通信制御情報を
格納させるようにするとよい。

【００１９】さらに、当該ＡＴＭセルが余剰領域を有す
る場合には、この余剰領域に通信制御情報と共に誤り検
出符号を格納させることもできる。このとき、当該ＡＴ
Ｍセルを受け取った受信側のセル制御手段１では、制御
部４が余剰領域に格納されている誤り検出符号に基いて
当該余剰領域の誤り検出を行い、誤りが検出されない場
合には、当該余剰領域に情報が格納されていることを認
識するようする。

【００２０】好ましくは、前記誤り符号として、巡回冗
長検査符号（CYCLIC REDUNDANCY CHECK CODE;ＣＲＣ）
を利用するとよい。

【００２１】

【作用】従って、本発明によれば、セル制御手段がＬＡ
Ｎまたは計算機からデータを受け取った場合に、セル制
御手段において、通信制御情報検出部が当該データから
通信制御情報を検出し、これをセル分解部に通知する。

【００２２】前記通知を受けたセル分解部では、当該デ
ータの送信元であるＬＡＮまたは計算機を宛先とするＡ
ＴＭセルの分解・転送を行う際に、この通信制御情報に
従って、ＡＴＭセルを分解して復元されるデータの転送
を制御することができる。これにより、当該ＡＴＭ交換
機とＬＡＮ間又は当該ＡＴＭ交換機と計算機間で行われ
るべき通信を効率よく行うことができる。

【００２３】一方、セル生成部は、前記ＬＡＮ又は計算
機から受信したデータを固定長のデータに分割し、その
各々にＡＴＭヘッダを付与してＡＴＭセルを生成する。
そして、制御部は、セル生成部によって生成されたＡＴ
Ｍセルが余剰領域を有するか否かを判別し、余剰領域が
存在する場合には、当該送信側ＡＴＭ交換機の状態、Ａ
ＴＭ交換網の転送路の状態を示す通信制御情報を格納さ
せ、ＡＴＭ交換網へ転送する。

【００２４】逆に、セル制御手段がＡＴＭ交換網からＡ
ＴＭセルを受信した場合には、制御部は、当該ＡＴＭセ
ルが余剰領域を有するか否か、さらに余剰領域を有する
場合にはその余剰領域に通信制御情報が格納されている
か否かを判別する。

【００２５】そして、当該余剰領域に通信制御情報が格
納されていれば、通信制御情報検出部により当該通信制
御情報を検出する。検出された通信制御情報は、セル生
成部に通知する。

【００２６】前記通知を受けたセル生成部では送信元で
あるＡＴＭ交換機の状態及び転送路の状態を認識するこ
とができる。すなわち、以後、そのＡＴＭ交換機へＡＴ
Ｍセルを転送する際、及びＡＴＭ交換網にＡＴＭセルを
転送する際に、この通信制御情報に基いてＡＴＭセルの
転送を制御することができる。これにより、ＡＴＭ交換
網における多重化効率の向上を図ることができる。

【００２７】一方、セル分解部は、当該ＡＴＭセルから
ＡＴＭヘッダを取り除くと共に、ＡＴＭヘッダを取り除
かれた固定長データを組み合わせて当該ＬＡＮデータ又
は計算機データを復元し、これを当該データの送信先で
あるＬＡＮまたは計算機へ転送する。

【００２８】また、前記通信制御情報として輻輳情報を
ＡＴＭセルの余剰領域に格納した場合、例えば、ＡＴＭ
交換機の輻輳情報、ＡＴＭ交換網全体の輻輳情報、ＡＴ
Ｍ交換機とＬＡＮとを接続する通信路の輻輳情報、ＬＡ
Ｎの輻輳情報、ＡＴＭ交換機と計算機とを接続する通信
路の輻輳情報等の場合には、第一にＡＴＭ交換網の輻輳
情報である場合には、ＡＴＭ交換網へＡＴＭセルを送信
する際に、以前にＡＴＭ交換網から受信したＡＴＭセル
より検出した輻輳情報に基いて、当該ＡＴＭセルのＡＴ
Ｍ交換網への送信を制御する。すなわち、ＡＴＭ交換網
が輻輳している場合には、ＡＴＭセルの送信を遅らせ、
ＡＴＭ交換網が輻輳していない場合には、ＡＴＭセル生
成とと共にＡＴＭ交換網への送信を行うことができる。

【００２９】第二に、ＡＴＭ交換機とＬＡＮとを接続す
る通信路の輻輳情報、ＡＴＭ交換機と計算機とを接続す
る通信路の輻輳情報、又はＬＡＮの輻輳情報の場合に
は、そのＬＡＮ又は計算機に対して、ＡＴＭセルを分解
して復元されたデータを転送する際に、以前にＬＡＮ又
は計算機から受信したデータより検出した輻輳情報に基
いて、当該復元データの転送を制御することができる。
すなわち、ＬＡＮとの間の通信路、又は計算機との間の
通信路が輻輳している場合には、データの転送を遅ら
せ、通信路が輻輳していない場合には、データの復元と
共にこの復元データをＬＡＮ又は計算機への転送するこ
とができる。

【００３０】

【実施例】本発明の具体的な実施例について以下に説明
する。図２は、本発明のＡＴＭセル化システムを用いる
通信システムの全体構成ブロック図である。

【００３１】本システムは、発側ＬＡＮと通信路を介し
て接続される発側ＬＡＮデータセル変換装置８ａ及び着
側ＬＡＮデータセル変換装置８ｂ、発側ＡＴＭ交換機９
ａ及び着側ＡＴＭ交換機９ｂ、ＡＴＭ網内において発側
ＡＴＭ交換機９ａと着側ＡＴＭ交換機９ｂとを接続する
転送路とから構成される。

【００３２】発側ＬＡＮデータセル変換装置８ａは、発
側ＬＡＮの発側端末１０ａから送られてきたデータをＡ
ＴＭセルに分割・変換すると共に、変換されたＡＴＭセ
ルをＡＴＭ交換網１２へ転送する装置である。この具体
的な説明は後述する。

【００３３】発側ＡＴＭ交換機９ａ及び着側ＡＴＭ交換
機９ｂは、転送路１１を通じて相互にセルの交換処理を
行うものである。着側ＬＡＮデータセル変換装置８ｂ
は、着側ＡＴＭ交換機９ｂから送られてきたＡＴＭセル
をＬＡＮデータに復元・変換すると共に、復元されたデ
ータを着側ＬＡＮの着端末１０ｂへ転送する装置であ
る。

【００３４】図３は、本実施例におけるＬＡＮデータセ
ル変換装置８の内部構成ブロック図である。本実施例に
おけるＬＡＮデータセル変換装置８は、セル生成部１
３、セル分解部１４、情報検出部１５、セルバッファ１
６、ＬＡＮデータ格納部１７、制御装置１８、ＣＲＣチ
ェッカー１９とを有してなる。

【００３５】本実施例におけるセル生成部１３は、ＬＡ
Ｎから送られてくるＬＡＮデータを分割すると共に、そ
の分割データの各々にＡＴＭヘッダを付与してＡＴＭセ
ルに変換するものである。

【００３６】セル分解部１４は、ＡＴＭ交換機９から送
られてくるＡＴＭセルをＡＴＭヘッダの同期をとること
によりこのＡＴＭヘッダを削除すると共に、当該ＡＴＭ
セルに格納されている分割データのうち同属の分割デー
タを組み合わせてＬＡＮデータを復元するものである。

【００３７】情報検出部１５は、ＬＡＮから送られてく
るＬＡＮデータからＬＡＮの輻輳情報を検出すると共
に、ＡＴＭ交換機９から送られてくるＡＴＭセルからＡ
ＴＭ網の輻輳情報又は転送路１１の輻輳情報を検出する
ものである。

【００３８】セルバッファ１６は、セル生成部１３で生
成されたＡＴＭセルを一旦格納するためのものである。
ＬＡＮデータ格納部１７は、セル分解部１４により復元
されたＬＡＮデータを一旦格納するためのものである。

【００３９】ＣＲＣチェッカー１９は、ＡＴＭ交換網１
２から送られてくるＡＴＭセルに格納されているエラー
訂正、及び検出用の巡回冗長検査符号（以下ＣＲＣ；CY
CLICREDUNDANCY CHECK と記す）の演算を行い、演算結
果が当該ＡＴＭセルに格納されているものと一致するか
否かを判別するものである。

【００４０】制御装置１８は、前記各部の制御を行うと
共に、セル生成部１３により生成されるＡＴＭセルのＡ
ＴＭ交換網１２への転送をＡＴＭ交換網１２の輻輳情報
に基いて制御する。また、セル分解部１４により復元さ
れるＬＡＮデータのＬＡＮへの転送をＬＡＮの輻輳情報
に基いて制御する。

【００４１】次に、図４は、本実施例におけるＡＴＭセ
ルのフォーマットを示している。同図において、ＡＴＭ
セルは５３バイトの固定長であり、先頭の５バイトがＡ
ＴＭヘッダ、残りの４８バイトが情報フィールド（INFO
RMATION）として用いられている。

【００４２】情報フィールドは、本実施例においてセグ
メントタイプ（ＳＴ）、シーケンス番号（ＳＮ）等が格
納されるヘッダ２バイト、分割されるＬＡＮデータ格納
領域すなわちペイロード４４バイト、及び分割データ内
の有効情報長が４４バイトより短い場合にその長さを示
すペイロード長等が格納されるトレーラ２バイトで構成
されている。

【００４３】図５は、前記図４のセルフォーマットにお
けるＡＴＭヘッダフィールドの内容を示している。ＡＴ
Ｍヘッダ５バイトのうち、先頭の４ビットはリンク間の
フロー制御に用いられるジェネリックフローコントロー
ルＧＦＣである。

【００４４】次の８ビットは仮想パス識別子ＶＰＩであ
る。次の１６ビットは仮想チャネル識別子ＶＣＩであ
る。次の２ビットはセルの種別を示すペイロードタイプ
ＰＴである。

【００４５】次の１ビットは輻輳時にセル廃棄の制御に
用いられるセルロスプライオリティＳＬＰである。最後
の８ビットはＡＴＭヘッダ内の１ビットエラー訂正、２
ビットエラー検出のためのヘッダコントローラＨＥＣで
ある。

【００４６】図６は、前記図４のセルフォーマットにお
ける情報フィールド内の内容を示している。情報フィー
ルド４８バイトのうち、分割されたＬＡＮデータ格納領
域、すなわちペイロード４４バイトを除く各フィールド
の内容を以下に説明する。

【００４７】ヘッダ２バイトの先頭の２ビットは、ＬＡ
Ｎデータとしての、例えばレベル３のプロトコルデータ
ユニット（Ｌ３−ＰＤＵ）が複数のセルに分割された時
の当該セルの位置を示すセグメントタイプである。

【００４８】例えば、先頭のセルには先頭を示す識別子
ＢＯＭ、途中のセルにはＣＯＭ、最後尾のセルにはＥＯ
Ｍなる識別子がそれぞれ格納する。次に、セグメントタ
イプ２ビットの次の４ビットは、Ｌ３−ＰＤＵ単位のセ
ルにサイクリックに付与され、セル単位の廃棄を検出す
るためのシーケンス番号ＳＮである。

【００４９】残りの１０ビットはリザーブである（図示
せず）。トレーラ２バイトの先頭の６ビットは、分割さ
れたＬＡＮデータの有効長を示すＰＬＩ（PAYLOAD LENG
TH INDICATION）である。

【００５０】次の１０ビットは、エラー訂正及び検出用
の巡回冗長検査符号用ＣＲＣである。図７は、本実施例
におけるＳＳＭセル／ＥＯＭセルの情報フィールド４８
バイトの内容を示す図である。

【００５１】本実施例では、ＳＳＭセル／ＥＯＭセルの
情報フィールド４８バイトのうちレベル３のプロトコル
データユニットが４１バイト以下の場合、すなわち、３
バイト以上の余剰領域がある場合に、その余剰領域に本
発明にかかる通信制御情報としての輻輳情報を格納する
ようにした。

【００５２】この場合、余剰領域は同図に示すように輻
輳情報、第２のペイロード長情報（第２ＰＬＩ）である
６ビット、第２のＣＲＣ１０である１０ビットから構成
される。

【００５３】ここで、輻輳情報は、当該ＡＴＭセルの当
該発側ＡＴＭ交換機９ａの輻輳情報である。第２のペイ
ロード長情報は、余剰領域のうち有効ペイロード長を示
す情報であり、つまり、余剰領域のうち輻輳情報が格納
されている領域の長さを示す情報である。

【００５４】第２のＣＲＣ１０は、余剰領域全体分の計
算結果、１ビットエラー訂正、２ビットエラー検出能力
を持つと共に、着側のＬＡＮデータセル変換装置８にお
いて第２ＣＲＣ演算を行った場合に、その計算結果がこ
の領域に格納されている計算結果と一致したすれば、当
該余剰領域にデータが格納されていることを認識可能と
するためのものである。

【００５５】以下に本実施例におけるＡＴＭセル化シス
テムの動作過程について説明する。ＬＡＮデータセル変
換装置８ａが発側ＬＡＮの発端末１０ａからＬＡＮデー
タを受信した場合、ＬＡＮデータセル変換装置８ａで
は、制御装置１８は、情報検出部１５により当該ＬＡＮ
データから発側ＬＡＮの輻輳情報を検出させると共に、
このＬＡＮデータをセル生成部１３へ転送する。

【００５６】ここで、輻輳情報を検出した情報検出部１
５は、この輻輳情報を当該ＬＡＮデータセル変換装置８
ａのセル分解部１４に通知する。一方、セル生成部１３
は、当該ＬＡＮデータを、先ず、４４バイト単位の分割
データに分割し、これら分割データ各々にセグメントタ
イプ、シーケンス番号、リザーブからなるヘッダと、ペ
イロード長情報、ＣＲＣ１０からなるトレーラを付与し
てレベル２のプロトコルデータユニットを作成する。

【００５７】さらに、セル生成部１３は、これらレベル
２のプロトコルデータ各々に、ＧＦＣ、ＶＰＩ、ＶＣ
Ｉ、ＰＴ、ＲＥＳ、ＣＬＰ、ＨＥＣから構成されるＡＴ
Ｍヘッダを付与してＡＴＭセルを作成する。

【００５８】このとき制御装置１８は、セル生成部１３
により作成されたＡＴＭセル、特にセグメントタイプと
して識別子ＳＳＭ／ＥＯＭが付与されているＡＴＭセル
のＰＬＩ（ペイロード長情報）を監視して当該ＡＴＭセ
ルに３バイト以上の余剰領域があるか否かを判別する。
ここで、３バイト以上の余剰領域がある場合には、その
余剰領域に当該発側ＡＴＭ交換機９ａの輻輳情報を格納
すると共に、その輻輳情報の長さを示す第２のＰＬＩ及
び第２のＣＲＣ１０を格納させる。

【００５９】ここで、制御装置１８は、当該ＡＴＭセル
の着側ＡＴＭ交換機９ｂの輻輳状態に従って当該ＡＴＭ
セルの転送を制御する。ところで、この輻輳情報は、以
前に前記着側ＡＴＭ交換機９ｂから受信したＡＴＭセル
に格納されていた輻輳情報である。

【００６０】制御装置１８は、輻輳情報により当該ＡＴ
Ｍセルの送信先である着側ＡＴＭ交換機９ｂが輻輳状態
にある場合には、当該ＡＴＭセルをセルバッファ１６に
一旦格納させ、一定時間経過後に転送する。

【００６１】一方、当該ＡＴＭセルを受信した着側のＬ
ＡＮデータセル変換装置８ｂでは、制御装置１８がＣＲ
Ｃチェッカー１９により当該ＡＴＭセルのＣＲＣ演算を
行い、セル廃棄が発生したか否かを判別する。

【００６２】さらにＣＲＣチェッカー１９は、レベル３
のプロトコルデータユニット格納領域に第２のＣＲＣ１
０が格納されている場合には、この第２のＣＲＣ１０の
ＣＲＣ演算を行い、その演算結果と第２のＣＲＣ１０に
格納されている演算結果とを照合する。

【００６３】そして、両者が一致した場合には当該余剰
領域に輻輳情報が格納されていることを認識し、情報検
出部１５によりこの輻輳情報を検出する。検出された輻
輳情報はセル生成部１３に通知される。これにより、当
該発側ＡＴＭ交換機９ａにＡＴＭセルを送信する際には
この輻輳情報に基いてＡＴＭセルの転送を制御すること
ができる。

【００６４】さらに、制御装置１８は、当該ＡＴＭセル
をセル分解部１４に転送する。セル分解部１４では、当
該ＡＴＭセルのＡＴＭヘッダの同期をとることによりＡ
ＴＭヘッダを削除する。さらに、レベル２のプロトコル
データユニットからヘッダ及びトレーラを削除すると共
に、このヘッダに付与されていたセグメントタイプ及び
シーケンス番号により同属の分割データを組合せ、当該
ＬＡＮデータを復元する。

【００６５】ここで、制御装置１８は、このＬＡＮデー
タの宛先であるＬＡＮの輻輳情報に基いて当該ＬＡＮデ
ータの転送を制御する。ところで、この輻輳情報は、以
前に当該ＬＡＮデータの宛先であるＬＡＮから受信した
ＬＡＮデータから検出した輻輳情報である。

【００６６】この輻輳情報によりＬＡＮが輻輳状態にあ
ると認識した場合には、制御装置１８は、当該ＬＡＮデ
ータを一旦ＬＡＮデータ格納部１７へ格納し、一定時間
経過後に転送する。

【００６７】従って、本実施例によれば、ＡＴＭ交換網
１２及びＬＡＮにおける輻輳を最小限に抑制することが
でき、ＡＴＭによる多重化効率の向上を図ることができ
る。

【００６８】

【発明の効果】本発明によれば、

【図面の簡単な説明】

【図１】本発明の原理図

【図２】本実施例におけるＡＴＭセル化システムの概略
構成ブロック図

【図３】本実施例におけるＬＡＮデータセル変換装置の
内部構成ブロック図

【図４】本実施例におけるセルのフォーマットを示す図

【図５】図４におけるＡＴＭヘッダの具体例

【図６】図４における情報フィールドの具体例

【図７】本実施例における情報フィールドのフォーマッ
トを示す図

【符号の説明】

１ａ・・セル制御手段 １ｂ・・セル制御手段 ２ａ・・ＡＴＭ交換機 ２ｂ・・ＡＴＭ交換機 ３・・転送路 ４ａ・・制御部 ４ｂ・・制御部 ５ａ・・通信制御情報検出部 ５ｂ・・通信制御情報検出部 ６ａ・・セル生成部 ６ｂ・・セル生成部 ７ａ・・セル分解部 ７ｂ・・セル分解部 ８ａ・・発側のＬＡＮデータセル変換装置 ８ｂ・・着側のＬＡＮデータセル変換装置 ９ａ・・発側ＡＴＭ交換機 ９ｂ・・着側ＡＴＭ交換機 １０ａ・・発端末 １０ｂ・・着端末 １１・・転送路 １２・・ＡＴＭ網 １３・・セル生成部 １４・・セル分解部 １５・・情報検出部 １６・・セルバッファ １７・・ＬＡＮデータ格納部 １８・・制御装置 １９・・ＣＲＣチェッカー

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8529−5Ｋ Ｈ０４Ｌ 11/20 Ｂ (72)発明者 八田 裕之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 古家 礼子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＬＡＮ間、計算機間で授受されるデータ
   をセル単位に分割して転送する非同期転送通信（ＡＴ
   Ｍ）網において、 セル生成部（６）、セル分解部（７）、通信制御情報検
   出部（５）、制御部（４）を有してなるセル制御手段
   （１）と、 転送路（３）を通じてＡＴＭセルの交換処理を行う複数
   のＡＴＭ交換機（２）とを備え、 前記セル制御手段（１）がＬＡＮまたは計算機からデー
   タを受け取った場合、 前記通信制御情報検出部（５）は、当該ＬＡＮ又は計算
   機との間で行われるべき通信の制御情報をＬＡＮデータ
   又は計算機データから検出し、 前記セル生成部（６）は、当該データを固定長のデータ
   に分割し、その各々にＡＴＭヘッダを付与してＡＴＭセ
   ルを生成し、 前記制御部（４）は、前記セル生成部（６）により生成
   されるＡＴＭセルが余剰領域を有するか否かを判別し
   て、余剰領域を有する場合には、前記通信制御情報検出
   部（５）により検出される通信制御情報をこの余剰領域
   に格納させてＡＴＭ交換機（２）へ転送し、 前記セル制御手段（１）がＡＴＭ交換機（２）からＡＴ
   Ｍセルを受け取った場合、 前記制御部（４）は、当該ＡＴＭセルが余剰領域を有す
   るか否か、さらに余剰領域を有する場合にはその余剰領
   域に通信制御情報が格納されているか否かを判別し、 通信制御情報を格納している場合には、前記通信制御情
   報検出部（５）により当該通信制御情報を検出し、 前記セル分解部（７）は、当該ＡＴＭセルからＡＴＭヘ
   ッダを取り除くと共に、ＡＴＭヘッダを取り除かれた固
   定長データを組み合わせて当該ＬＡＮデータ又は計算機
   データを復元することを特徴とするＡＴＭにおける付加
   情報伝送方式。
2. 【請求項２】 前記通信制御情報は、ＬＡＮ、計算機、
   ＡＴＭ網の各々の輻輳状態を表す輻輳情報であり、 前記セル制御手段（１）は、ＬＡＮデータ又は計算機デ
   ータをセル化する際に、以前に受信したＡＴＭセルから
   検出した輻輳情報に従い、当該ＬＡＮデータ又は計算機
   データのセル化及び送信を制御することを特徴とする請
   求項１記載のＡＴＭにおける付加情報伝送方式。
3. 【請求項３】 前記セル制御手段（１）は、送信すべき
   ＡＴＭセルの余剰領域が３バイト以上の場合に、通信制
   御情報を格納させることを特徴とする請求項１記載のＡ
   ＴＭにおける付加情報伝送方式。
4. 【請求項４】 ＬＡＮデータ又は計算機データのセル化
   を行う際に、前記セル生成部（６）は、当該ＡＴＭセル
   が余剰領域を有する場合には、この余剰領域に通信制御
   情報及びこれに対応した誤り検出符号を格納させ、 当該ＡＴＭセルを受け取った受信側のセル制御手段
   （１）では、制御部（４）が余剰領域に格納されている
   誤り検出符号に基いて、余剰領域の誤り検出を行い、誤
   りが検出されない場合には、当該余剰領域に情報が格納
   されていることを認識することを特徴とする請求項１記
   載のＡＴＭにおける付加情報伝送方式。
5. 【請求項５】 前記誤り符号として、巡回冗長検査符号
   （CYCLIC REDUNDANCY CHECK CODE;ＣＲＣ）を利用した
   ことを特徴とする請求項４記載のＡＴＭにおける付加情
   報伝送方式。