JPH05267486A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05267486A JPH05267486A JP4090166A JP9016692A JPH05267486A JP H05267486 A JPH05267486 A JP H05267486A JP 4090166 A JP4090166 A JP 4090166A JP 9016692 A JP9016692 A JP 9016692A JP H05267486 A JPH05267486 A JP H05267486A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cap
- wiring board
- semiconductor device
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000007789 sealing Methods 0.000 claims abstract description 27
- 238000005192 partition Methods 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 abstract description 25
- 230000001070 adhesive effect Effects 0.000 abstract description 25
- 238000001816 cooling Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000011800 void material Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 17
- 239000000463 material Substances 0.000 description 9
- 239000003566 sealing material Substances 0.000 description 4
- 229920002379 silicone rubber Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 241000272168 Laridae Species 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ICチップに気密封止
用キャップが被冠された半導体装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which an IC chip is covered with a hermetically sealing cap.
【0002】[0002]
【従来の技術】従来のこの種の半導体装置としては、図
7に示すように構成されたものがある。図7は従来の半
導体装置を示す断面図で、同図に示す半導体装置はIEIC
E TRANSACTIONS.(VOL.E 74,NO.8 AUGUST 1991)P.233
3に掲載されたものである。2. Description of the Related Art As a conventional semiconductor device of this type, there is one having a structure as shown in FIG. FIG. 7 is a cross-sectional view showing a conventional semiconductor device. The semiconductor device shown in FIG.
E TRANSACTIONS. (VOL.E 74, NO.8 AUGUST 1991) P.233
It was published in 3.
【0003】図7において、1はTAB(Tape Automat
ed Bonding)ICチップで、このICチップ1はフェイ
スダウンで配線基板2上に実装されている。なお、3は
TABリードを示す。4は前記ICチップ1と配線基板
2との間に介装されたシリコンラバーである。In FIG. 7, 1 is TAB (Tape Automat).
ed Bonding) IC chip, and this IC chip 1 is mounted face down on the wiring board 2. In addition, 3 shows a TAB lead. Reference numeral 4 is a silicon rubber interposed between the IC chip 1 and the wiring board 2.
【0004】5は前記ICチップ1を気密封止するため
のキャップで、このキャップ5は開口縁部が前記配線基
板2側にシーム溶接されている。なお、このキャップ5
の内側底部はICチップ1の上面に接着されている。Reference numeral 5 is a cap for hermetically sealing the IC chip 1. The opening edge of the cap 5 is seam welded to the wiring board 2 side. In addition, this cap 5
The inner bottom portion of is bonded to the upper surface of the IC chip 1.
【0005】この半導体装置では、配線基板2に実装さ
れた状態での高さ方向寸法のばらつきやICチップの傾
きは、シリコンラバー4をICチップ1と配線基板2と
の間に緩衝材として介在させることで吸収していた。In this semiconductor device, the silicon rubber 4 is interposed as a cushioning material between the IC chip 1 and the wiring board 2 due to variations in the height dimension and the inclination of the IC chip mounted on the wiring board 2. It was absorbed by letting it.
【0006】図7に示した半導体装置はICチップ1が
TABリード3を介して配線基板2に接続されていた
が、フェイスダウンでICチップを実装する半導体装置
としては図8に示すように構成されたものもある。In the semiconductor device shown in FIG. 7, the IC chip 1 is connected to the wiring board 2 via the TAB lead 3. However, a semiconductor device in which the IC chip is mounted face down has a structure as shown in FIG. Some have been made.
【0007】図8はフリップチップ実装方式の従来の半
導体装置の一部を拡大して示す断面図である。図8に示
した半導体装置は、第41回ECTC論文集1991年
P.704 に掲載されたものである。同図において前記図7
で説明したものと同一もしくは同等部材については、同
一符号を付し詳細な説明は省略する。図8に示す半導体
装置では、ICチップ1は、半田バンプ6により配線基
板2上に設けられた薄膜7上のパッド8に接続されてい
る。FIG. 8 is an enlarged sectional view showing a part of a conventional semiconductor device of flip chip mounting type. The semiconductor device shown in FIG. 8 is the 41st ECTC paper collection, 1991.
It was published on P.704. In FIG.
The same or similar members as those described in 1 are assigned the same reference numerals and detailed description thereof will be omitted. In the semiconductor device shown in FIG. 8, the IC chip 1 is connected to the pads 8 on the thin film 7 provided on the wiring board 2 by the solder bumps 6.
【0008】そして、AlNキャップ9を配線基板2に
半田10を介して半田付けすることによりICチップ1
が気密封止されている。この半導体装置では、AINキ
ャップ9のばらつきとICチップ1の実装高さのばらつ
きは、ICチップ1を実装した後にAINキャップ9を
選別するか、または半田厚によって吸収していた。Then, the AlN cap 9 is soldered to the wiring board 2 via the solder 10 to form the IC chip 1
Is hermetically sealed. In this semiconductor device, the variation in the AIN cap 9 and the variation in the mounting height of the IC chip 1 are absorbed by the AIN cap 9 being selected after mounting the IC chip 1 or by the solder thickness.
【0009】[0009]
【発明が解決しようとする課題】図7に示した従来の半
導体装置ではシリコンラバー4を使用することによって
キャップ5とICチップ1との間の接着厚を一定にして
いたが、近年のICチップの信号数の増加に伴い、バン
プを介してICチップの面全体から信号を取出すような
フリップチップ実装や、入出力用の微小ピンを介してI
Cチップの面全体から信号を取出すマイクロピン実装で
は、シリコンラバーのような弾性体でICチップ下面か
ら接続部を保護することが不可能となる。In the conventional semiconductor device shown in FIG. 7, the adhesive thickness between the cap 5 and the IC chip 1 is made constant by using the silicon rubber 4, but recent IC chips have been used. With the increase in the number of signals in the IC chip, flip chip mounting in which signals are taken out from the entire surface of the IC chip via bumps or I / O via minute pins for input / output.
In the micro-pin mounting that picks up signals from the entire surface of the C chip, it becomes impossible to protect the connection portion from the lower surface of the IC chip with an elastic body such as silicon rubber.
【0010】そのような不具合は図8に示したようにI
Cチップ実装後にキャップ9の選別を行なうことによっ
てキャップ9とICチップ1との接着厚を一定にすれば
よい。ところが、図8に示したようなICチップ1取付
け後にキャップ9を選別して高さを合わせる構造では、
キャップ9を複数種類形成しておかなければならず、コ
スト,歩留りの悪化につながるという問題がある。Such a problem is caused by the I
The bonding thickness between the cap 9 and the IC chip 1 may be made constant by selecting the cap 9 after mounting the C chip. However, in the structure in which the cap 9 is selected and the height is adjusted after the IC chip 1 is attached as shown in FIG.
Since a plurality of types of caps 9 must be formed, there is a problem that cost and yield are deteriorated.
【0011】キャップ高さとICチップ実装高さの調整
を行なわないと、図9に示す配線基板2からキャップ9
の内側底部(内壁)までの高さHのばらつきは±0.0
3mm程度あり、前記配線基板2からフェイスダウン実装
されているICチップ1上面までの高さhのばらつきは
±0.05mmあるため、ICチップ1とキャップ9とを
接着する接着剤11の厚みは最低厚を0.03mmとする
と0.03〜0.21mmとばらつくことになる。なお、
図9はキャップの寸法を変えない場合の従来の半導体装
置の一部を拡大して示す断面図である。If the cap height and the IC chip mounting height are not adjusted, the wiring board 2 shown in FIG.
The variation of the height H to the inner bottom (inner wall) of is ± 0.0
Since the height h from the wiring board 2 to the upper surface of the IC chip 1 mounted face down is ± 0.05 mm, the thickness of the adhesive 11 for bonding the IC chip 1 and the cap 9 is about 3 mm. If the minimum thickness is 0.03 mm, it will vary from 0.03 to 0.21 mm. In addition,
FIG. 9 is an enlarged cross-sectional view showing a part of a conventional semiconductor device when the size of the cap is not changed.
【0012】接着剤11が厚くなると、発熱源であるI
Cチップ1から放熱面となるキャップ9の上面までの熱
抵抗が増加し、冷却効果が低下するという問題が生じ
る。また、接着剤11が厚くなると接着剤11中のボイ
ド除去が困難となり、熱抵抗の増加、熱ストレスによる
クラックの発生等、信頼性,品質も劣るという問題もあ
る。As the adhesive 11 becomes thicker, the heat source I
There is a problem that the thermal resistance from the C chip 1 to the upper surface of the cap 9 which is the heat radiation surface increases, and the cooling effect decreases. Further, when the adhesive 11 becomes thick, it becomes difficult to remove voids in the adhesive 11, and there is a problem that reliability and quality are poor, such as an increase in thermal resistance and the occurrence of cracks due to thermal stress.
【0013】さらに、キャップ9とICチップ1の接着
に半田を用いると、接着時に半田が信号リードや配線基
板2上へ飛散したり、リペア時の加熱によって前記半田
が溶融したりしてICチップ1と配線基板2の接続部が
短絡する可能性もある。Further, if solder is used to bond the cap 9 and the IC chip 1, the solder may be scattered on the signal leads or the wiring substrate 2 at the time of bonding, or the solder may be melted by heating at the time of repair, so that the IC chip may be melted. There is a possibility that the connecting portion between the wiring board 1 and the wiring board 2 may be short-circuited.
【0014】[0014]
【課題を解決するための手段】第1の発明に係る半導体
装置は、配線基板とキャップの開口縁部との間に、IC
チップが臨む開口部を有する枠体を介装してなり、この
枠体に、配線基板から離間する方向に延在されて前記キ
ャップが嵌合するガイドを突設したものである。A semiconductor device according to a first aspect of the present invention provides an IC between a wiring board and an opening edge portion of a cap.
A frame body having an opening facing the chip is interposed, and a guide extending in a direction away from the wiring board and fitted with the cap is provided on the frame body.
【0015】第2の発明に係る半導体装置は、第1の発
明の半導体装置において、ガイドに、枠体の開口部内に
臨みICチップの側面に近接する仕切板を設けたもので
ある。A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect of the present invention, wherein the guide is provided with a partition plate that faces the inside of the opening of the frame and is close to the side surface of the IC chip.
【0016】[0016]
【作用】第1の発明に係る半導体装置では、キャップを
枠体のガイドに沿って上下に移動させることによってI
Cチップとキャップとの間隔が変わる。In the semiconductor device according to the first aspect of the present invention, by moving the cap up and down along the guide of the frame body,
The distance between the C tip and the cap changes.
【0017】第2の発明に係る半導体装置では、ICチ
ップとキャップとの接着部分は仕切板によってICチッ
プ実装部に対して隔絶される。In the semiconductor device according to the second aspect of the present invention, the bonding portion between the IC chip and the cap is isolated from the IC chip mounting portion by the partition plate.
【0018】[0018]
【実施例】以下、本発明の一実施例を図1によって詳細
に説明する。図1は本発明に係る半導体装置の断面図
で、同図において前記図7ないし図9で説明したものと
同一もしくは同等部材については、同一符号を付し詳細
な説明は省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to FIG. FIG. 1 is a cross-sectional view of a semiconductor device according to the present invention. In FIG. 1, the same or equivalent members as those described in FIGS. 7 to 9 are designated by the same reference numerals and detailed description thereof will be omitted.
【0019】図1に示す半導体装置は、TABリード3
を配線基板2上に形成されたパッド8に金−金熱圧着法
によって接続させることによってICチップ1が配線基
板2上にフェイスダウンで実装されている。そして、前
記ICチップ1はキャップ9および後述する封止高さ調
整枠21によって封止されている。なお、配線基板2に
は、この半導体装置を不図示の基板等に接続するための
バンプ6が設けられている。The semiconductor device shown in FIG. 1 has a TAB lead 3
Is connected to the pad 8 formed on the wiring board 2 by a gold-gold thermocompression bonding method, so that the IC chip 1 is mounted face down on the wiring board 2. The IC chip 1 is sealed by a cap 9 and a sealing height adjusting frame 21 described later. The wiring board 2 is provided with bumps 6 for connecting the semiconductor device to a board or the like (not shown).
【0020】21はキャップ9を支持する枠体としての
封止高さ調整枠である。この封止高さ調整枠21は、本
実施例ではアルミナセラミックスによって平面視ロ字状
に形成されており、外周側のキャップ接着フランジ22
と、内周側のキャップガイド23とによって断面L字状
に形成されている。また、この封止高さ調整枠21の開
口幅は、開口部内にICチップ1,TABリード3等を
臨ませることができるような寸法に設定されている。Reference numeral 21 is a sealing height adjusting frame as a frame body for supporting the cap 9. In this embodiment, the sealing height adjusting frame 21 is made of alumina ceramics and has a square shape in plan view.
And the cap guide 23 on the inner peripheral side are formed in an L-shaped cross section. Further, the opening width of the sealing height adjusting frame 21 is set to such a size that the IC chip 1, the TAB lead 3 and the like can be exposed in the opening.
【0021】平面視ロ字状を呈する前記キャップガイド
23は、配線基板2から離間する方向に延設されてお
り、その外側にキャップ9が嵌合できるような外径寸法
をもって形成されている。The cap guide 23, which is rectangular in plan view, extends in a direction away from the wiring board 2 and is formed with an outer diameter dimension so that the cap 9 can be fitted to the outside thereof.
【0022】そして、この封止高さ調整枠21は、開口
部内にICチップ1等を臨ませた状態で封止材24を介
して配線基板2に接合されている。The sealing height adjusting frame 21 is joined to the wiring board 2 via the sealing material 24 with the IC chip 1 and the like facing the opening.
【0023】なお、この封止高さ調整枠21の材質とし
ては、上述したもの以外に、例えばAIN,SiC,コ
バール,Cu/W合金等を用いることもできる。また、
前記封止材24としては、エポキシ樹脂剤,Sn/Pb
半田,Au/Sn,Au/Si,Au/Ge,Agろう
等の各種ろう材を用いる。As the material of the sealing height adjusting frame 21, other than the above-mentioned materials, for example, AIN, SiC, Kovar, Cu / W alloy or the like can be used. Also,
As the sealing material 24, an epoxy resin agent, Sn / Pb
Various brazing materials such as solder, Au / Sn, Au / Si, Au / Ge, and Ag brazing are used.
【0024】キャップ9は、その開口縁部が前記封止高
さ調整枠21のキャップ接着フランジ22に封止材25
を介して封止接合されると共に、内側底部が接着剤26
を介してICチップ1の上面(裏面)に接着されてい
る。キャップ9を封止高さ調整枠21に接合するときに
は、キャップ9の開口部内に封止高さ調整枠21のキャ
ップガイド23を嵌入させるようにして行う。The opening edge of the cap 9 is sealed with the sealing material 25 on the cap adhesive flange 22 of the sealing height adjusting frame 21.
And the inner bottom is adhesively bonded.
It is adhered to the upper surface (back surface) of the IC chip 1 via. When the cap 9 is joined to the sealing height adjusting frame 21, the cap guide 23 of the sealing height adjusting frame 21 is fitted into the opening of the cap 9.
【0025】前記封止材25としては、前記封止高さ調
整枠21を配線基板2に接合した封止材24と同じもの
を使用することができるが、設備等の接合条件により材
料を変更してもかまわない。例えば、80Au/20S
n半田等を採用することもできる。また、接着剤26と
しては熱伝導性の高いものが採用される。例えば、エポ
テック社製エポテックB9028 、Sn/Pb半田ペースト
等をテンプレートによる印刷等の手法を用いて薄く、一
定量供給して接着する。As the encapsulating material 25, the same encapsulating material 24 in which the encapsulating height adjusting frame 21 is joined to the wiring board 2 can be used, but the material is changed depending on the joining conditions such as equipment. It doesn't matter. For example, 80Au / 20S
n solder or the like can also be adopted. Further, as the adhesive 26, one having high thermal conductivity is adopted. For example, Epotek B9028 manufactured by Epotek Co., Sn / Pb solder paste or the like is thinly applied by a method such as printing with a template and a fixed amount is supplied to bond.
【0026】すなわち、キャップ9を封止高さ調整枠2
1に嵌合装着させた状態では、キャップ9はキャップガ
イド23に沿って高さ方向へ移動自在となる。このた
め、配線基板2からICチップ1上面までの実装高さや
キャップ9高さがばらついていたとしても、キャップ9
の内側底面が接着剤26を介してICチップ1上面に密
着する位置でキャップ9を封止高さ調整枠21に確実に
封止接合することができる。That is, the cap 9 is sealed and the height adjusting frame 2 is closed.
In the state where the cap 9 is fitted and attached to the No. 1, the cap 9 is movable in the height direction along the cap guide 23. Therefore, even if the mounting height from the wiring board 2 to the upper surface of the IC chip 1 or the height of the cap 9 varies, the cap 9
The cap 9 can be surely sealed and joined to the sealing height adjustment frame 21 at a position where the inner bottom surface of the cap 9 comes into close contact with the upper surface of the IC chip 1 via the adhesive 26.
【0027】例えば、配線基板2からのICチップ1実
装高さを0.8±0.05mmとし、キャップ9の開口縁
から内側底面までの高さを0.3±0.05mmとして、
封止高さ調整枠21を厚み0.2±0.05mm,高さ
0.4±0.05mm,封止材24,25厚を0.01〜
0.05mmとすると、前記キャップ9の内側底面の高さ
は最悪でも0.55〜1.0mmの範囲で移動が可能とな
り、接着剤26厚は0〜0.15mmの範囲で厚みを選択
することができ、接着剤26の供給方法によっては0.
01±0.005mmの精度での接着が可能となる。For example, the mounting height of the IC chip 1 from the wiring board 2 is 0.8 ± 0.05 mm, and the height from the opening edge of the cap 9 to the inner bottom surface is 0.3 ± 0.05 mm.
The sealing height adjustment frame 21 has a thickness of 0.2 ± 0.05 mm, a height of 0.4 ± 0.05 mm, and the sealing materials 24 and 25 have a thickness of 0.01 to
If the thickness is 0.05 mm, the height of the inner bottom surface of the cap 9 can be moved within the range of 0.55 to 1.0 mm at worst, and the thickness of the adhesive 26 is selected within the range of 0 to 0.15 mm. Depending on the method of supplying the adhesive 26,
Bonding with an accuracy of 01 ± 0.005 mm is possible.
【0028】したがって、キャップ9を封止高さ調整枠
21のキャップガイド23に沿って上下に移動させるこ
とによってICチップ1とキャップ9との間隔が変わる
から、キャップ9を一種類だけ形成しても接着剤26の
厚みを所定厚とすることができる。Therefore, since the gap between the IC chip 1 and the cap 9 is changed by moving the cap 9 up and down along the cap guide 23 of the sealing height adjusting frame 21, only one type of cap 9 is formed. Also, the thickness of the adhesive 26 can be set to a predetermined thickness.
【0029】なお、本実施例ではICチップ1をフェイ
スダウンで配線基板2上に実装するためにTAB接続を
行った例を示したが、図2および図3に示すように、フ
リップチップ接続法やマイクロピン接続法を採用するこ
ともできる。In this embodiment, the TAB connection is performed to mount the IC chip 1 face down on the wiring board 2. However, as shown in FIGS. 2 and 3, the flip chip connection method is used. It is also possible to adopt the micropin connection method.
【0030】図2は第1の発明に係る半導体装置のフリ
ップチップ接続法によりICチップが実装された他の実
施例を示す断面図、図3は第1の発明に係る半導体装置
のマイクロピン接続法によりICチップが実装された他
の実施例を示す断面図である。これらの図において前記
図1で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。FIG. 2 is a sectional view showing another embodiment in which an IC chip is mounted by the flip-chip connection method of the semiconductor device according to the first invention, and FIG. 3 is a micropin connection of the semiconductor device according to the first invention. It is sectional drawing which shows the other Example in which the IC chip was mounted by the method. In these figures, the same or equivalent members as those described in FIG. 1 are designated by the same reference numerals and detailed description thereof will be omitted.
【0031】図2に示した半導体装置は、ICチップ1
に高温半田バンプ31(例えば、10Sn/90Pb,
80Au/20Sn等)が設けられ、この高温半田バン
プ31を配線基板2上のパッド8に接合させることによ
って、ICチップ1が配線基板上に実装されている。そ
して、キャップ9が封止高さ調整枠21を介して配線基
板2上に接合されている。また、配線基板2には、図1
に示したバンプ6の代わりにマイクロピン32が設けら
れている。The semiconductor device shown in FIG. 2 has an IC chip 1
High temperature solder bump 31 (for example, 10Sn / 90Pb,
80Au / 20Sn), and the high temperature solder bumps 31 are bonded to the pads 8 on the wiring board 2 to mount the IC chip 1 on the wiring board. Then, the cap 9 is joined to the wiring board 2 via the sealing height adjustment frame 21. In addition, the wiring board 2 has a structure shown in FIG.
Micro pins 32 are provided instead of the bumps 6 shown in FIG.
【0032】図3に示した半導体装置は、ICチップ1
に微小リードピン(以下、マイクロピンという)33が
設けられ、このマイクロピン33の下端を配線基板2上
のパッド8に接合させることによって、ICチップ1が
配線基板2上に実装されている。なお、マイクロピン3
3の下端は高温半田(例えば、10Sn/90Pb,8
0Au/20Sn等)を介してパッド8に接合され、マ
イクロピン33の上端は、より高温の半田(例えば、C
d/Ag,Zn/Al等)を介してICチップ1のパッ
ド1aに接合されている。そして、キャップ9が封止高
さ調整枠21を介して配線基板2上に接合されている。
また、配線基板2には、図1に示したバンプ6の代わり
にガルウイング状のリード34が設けられている。The semiconductor device shown in FIG. 3 has an IC chip 1
A micro lead pin (hereinafter referred to as a micro pin) 33 is provided in the IC chip 1, and the lower end of the micro pin 33 is bonded to the pad 8 on the wiring board 2 to mount the IC chip 1 on the wiring board 2. Micro pin 3
The lower end of 3 is high temperature solder (eg 10Sn / 90Pb, 8
0Au / 20Sn or the like) to the pad 8, and the upper end of the micro pin 33 has a higher temperature solder (for example, C
d / Ag, Zn / Al, etc.) to the pad 1a of the IC chip 1. Then, the cap 9 is joined to the wiring board 2 via the sealing height adjustment frame 21.
Further, the wiring board 2 is provided with gull wing-shaped leads 34 instead of the bumps 6 shown in FIG.
【0033】図2および図3に示したように構成しても
図1で示した実施例と同等の効果が得られる。なお、配
線基板2に設けられるバンプ6,マイクロピン32およ
びガルウイング状リード34はどのように組み合わせて
もよい。2 and 3, the same effect as that of the embodiment shown in FIG. 1 can be obtained. The bumps 6, the micro pins 32, and the gull-wing leads 34 provided on the wiring board 2 may be combined in any manner.
【0034】また、上述したTAB実装方式,マイクロ
ピン接続方式では、それぞれTABリード,マイクロピ
ンがICチップ1と配線基板2との熱膨張差による熱ス
トレスを緩和するため、配線基板2として例えばアルミ
ナセラミックスのようなシリコンと熱膨張係数に差のあ
る材料を使用することが可能である。半田バンプによる
フリップチップ実装方式では、ICチップ1のサイズに
よって熱膨張係数による材料の選択が必要となる。In the TAB mounting method and the micro pin connection method described above, the TAB leads and the micro pins alleviate the thermal stress due to the difference in thermal expansion between the IC chip 1 and the wiring board 2, so that the wiring board 2 is made of, for example, alumina. It is possible to use a material having a coefficient of thermal expansion different from that of silicon such as ceramics. In the flip chip mounting method using solder bumps, it is necessary to select a material based on the thermal expansion coefficient depending on the size of the IC chip 1.
【0035】次に、第2の発明に係る半導体装置を図4
によって詳細に説明する。図4は第2の発明に係る半導
体装置の断面図で、同図において前記図1で説明したも
のと同一もしくは同等部材については、同一符号を付し
詳細な説明は省略する。Next, the semiconductor device according to the second invention is shown in FIG.
Will be described in detail by. FIG. 4 is a cross-sectional view of a semiconductor device according to the second invention. In the figure, the same or equivalent members as those described in FIG. 1 above are given the same reference numerals and detailed description thereof is omitted.
【0036】図4において、41は封止高さ調整枠21
に一体に設けられた仕切板で、この仕切板41は、封止
高さ調整枠21におけるキャップガイド23の先端部か
ら開口部内へ延出されている。すなわち、封止高さ調整
枠21は、キャップ接着フランジ22と、キャップガイ
ド23と、仕切板41とによって断面階段状に形成され
ている。そして、この仕切板41の突出寸法としては、
開口部内に位置するICチップ1の側面に突出端が近接
するような寸法に設定されている。In FIG. 4, 41 is a sealing height adjusting frame 21.
The partition plate 41 is integrally provided with the partition plate 41. The partition plate 41 extends from the tip end portion of the cap guide 23 in the sealing height adjustment frame 21 into the opening. That is, the sealing height adjustment frame 21 is formed in a stepwise cross section by the cap adhesive flange 22, the cap guide 23, and the partition plate 41. And, as the protruding size of the partition plate 41,
The dimensions are set such that the protruding end is close to the side surface of the IC chip 1 located in the opening.
【0037】ICチップ1が実装された配線基板2上に
この封止高さ調整枠21を接合すると、ICチップ1の
4側面に仕切板41が近接し、ICチップ1の側方空間
が仕切板41によって上下に画成されることになる。When this sealing height adjusting frame 21 is bonded onto the wiring board 2 on which the IC chip 1 is mounted, the partition plates 41 are brought close to the four side surfaces of the IC chip 1 and the lateral space of the IC chip 1 is partitioned. It will be defined vertically by the plate 41.
【0038】そして、その封止高さ調整枠21にキャッ
プ9を接合させるときに、キャップ9の内側底面とIC
チップ1の上面を接着する接着剤26として導電性を有
し粘度の低い接着剤(例えば、Sn/Pb半田等)を用
いた場合、この接着剤26が接着時の飛散(例えば、接
着剤26として半田等を使用した場合)・流動(例え
ば、接着剤26としてAgフィラーを有するエポキシ接
着剤等を使用した場合)によってICチップ1と配線基
板2の接合部に浸入することを防ぐことができる。When the cap 9 is joined to the sealing height adjusting frame 21, the inner bottom surface of the cap 9 and the IC
When an electrically conductive adhesive having a low viscosity (for example, Sn / Pb solder or the like) is used as the adhesive 26 for adhering the upper surface of the chip 1, the adhesive 26 scatters at the time of adhesion (for example, the adhesive 26 Can be prevented from entering the joint between the IC chip 1 and the wiring board 2 by flow (for example, when an epoxy adhesive having an Ag filler is used as the adhesive 26). ..
【0039】したがって、ICチップ1とキャップ9と
の接着部分は仕切板41によってICチップ1実装部に
対して隔絶されるから、接着剤26がICチップ実装部
に飛散したり流動したりして浸入することを防ぐことが
できる。Therefore, since the bonding portion between the IC chip 1 and the cap 9 is isolated from the IC chip 1 mounting portion by the partition plate 41, the adhesive 26 scatters or flows to the IC chip mounting portion. Intrusion can be prevented.
【0040】なお、図4で示した実施例ではICチップ
1をフェイスダウンで配線基板2上に実装するためにT
AB接続を行った例を示したが、図5および図6に示す
ように、フリップチップ接続法やマイクロピン接続法を
採用することもできる。In the embodiment shown in FIG. 4, in order to mount the IC chip 1 on the wiring board 2 face down, T
Although the example in which the AB connection is performed is shown, as shown in FIGS. 5 and 6, the flip chip connection method or the micropin connection method can also be adopted.
【0041】図5は第2の発明に係る半導体装置のフリ
ップチップ接続法によりICチップが実装された他の実
施例を示す断面図、図6は第2の発明に係る半導体装置
のマイクロピン接続法によりICチップが実装された他
の実施例を示す断面図である。これらの図において前記
図1〜図4で説明したものと同一もしくは同等部材につ
いては、同一符号を付し詳細な説明は省略する。FIG. 5 is a sectional view showing another embodiment in which an IC chip is mounted by the flip-chip connection method of the semiconductor device according to the second invention, and FIG. 6 is a micropin connection of the semiconductor device according to the second invention. It is sectional drawing which shows the other Example in which the IC chip was mounted by the method. In these figures, the same or equivalent members as those described in FIGS. 1 to 4 are designated by the same reference numerals, and detailed description thereof will be omitted.
【0042】図5に示した半導体装置は、ICチップ1
に高温半田バンプ31が設けられ、この高温半田バンプ
31を配線基板2上のパッド8に接合させることによっ
て、ICチップ1が配線基板上に実装されている。そし
て、キャップ9が封止高さ調整枠21を介して配線基板
2上に接合されている。また、配線基板2には、図4に
示したバンプ6の代わりにマイクロピン32が設けられ
ている。The semiconductor device shown in FIG. 5 has an IC chip 1
The high-temperature solder bumps 31 are provided on the IC chip 1 and the IC chips 1 are mounted on the wiring board by bonding the high-temperature solder bumps 31 to the pads 8 on the wiring board 2. Then, the cap 9 is joined to the wiring board 2 via the sealing height adjustment frame 21. Further, the wiring board 2 is provided with micro pins 32 instead of the bumps 6 shown in FIG.
【0043】図6に示した半導体装置は、ICチップ1
にマイクロピン33が設けられ、このマイクロピン33
の下端を配線基板2上のパッド8に接合させることによ
って、ICチップ1が配線基板2上に実装されている。
そして、キャップ9が封止高さ調整枠21を介して配線
基板2上に接合されている。また、配線基板2には、図
4に示したバンプ6の代わりにガルウイング状のリード
34が設けられている。The semiconductor device shown in FIG. 6 has an IC chip 1
The micro pin 33 is provided in the
The IC chip 1 is mounted on the wiring board 2 by bonding the lower end of the to the pad 8 on the wiring board 2.
Then, the cap 9 is joined to the wiring board 2 via the sealing height adjustment frame 21. Further, the wiring board 2 is provided with gull wing-shaped leads 34 instead of the bumps 6 shown in FIG.
【0044】図5および図6に示したように構成しても
図4で説明した実施例と同等の効果が得られる。Even if it is constructed as shown in FIGS. 5 and 6, the same effect as that of the embodiment described in FIG. 4 can be obtained.
【0045】[0045]
【発明の効果】以上説明したように第1の発明に係る半
導体装置は、配線基板とキャップの開口縁部との間に、
ICチップが臨む開口部を有する枠体を介装してなり、
この枠体に、配線基板から離間する方向に延在されて前
記キャップが嵌合するガイドを突設したため、キャップ
を枠体のガイドに沿って上下に移動させることによって
ICチップとキャップとの間隔が変わる。As described above, in the semiconductor device according to the first aspect of the invention, between the wiring board and the opening edge of the cap,
The frame body having an opening facing the IC chip is interposed,
A guide, which extends in a direction away from the wiring board and into which the cap fits, is provided on the frame body. Therefore, by moving the cap up and down along the guide of the frame body, the distance between the IC chip and the cap is increased. Will change.
【0046】したがって、ICチップの実装高さやキャ
ップ高さがばらついていても、ICチップとキャップを
薄く一定の厚みの接着剤で接着することが可能となる。
このため、ICチップからキャップ上面までの熱抵抗を
下げられ、冷却効率が向上すると共に、接着剤中のボイ
ド除去が容易となることから、半導体装置の信頼性,品
質も向上するという効果がある。Therefore, even if the mounting height of the IC chip and the height of the cap vary, it is possible to bond the IC chip and the cap with a thin adhesive of a constant thickness.
Therefore, the thermal resistance from the IC chip to the upper surface of the cap can be lowered, the cooling efficiency can be improved, and the voids in the adhesive can be easily removed, so that the reliability and quality of the semiconductor device can be improved. ..
【0047】第2の発明に係る半導体装置は、第1の発
明の半導体装置において、ガイドに、枠体の開口部内に
臨みICチップの側面に近接する仕切板を設けたため、
ICチップとキャップとの接着部分は仕切板によってI
Cチップ実装部に対して隔絶される。A semiconductor device according to a second aspect of the present invention is the semiconductor device of the first aspect, in which the guide is provided with a partition plate that faces the inside of the opening of the frame and is close to the side surface of the IC chip.
The part where the IC chip and the cap are bonded is separated by a partition plate.
It is isolated from the C chip mounting part.
【0048】したがって、ICチップとキャップとを接
着する接着剤がICチップ実装部に浸入することを防ぐ
ことができるから、信頼性,品質が向上されると共に、
製品の歩留りを向上させることができる。Therefore, it is possible to prevent the adhesive for bonding the IC chip and the cap from entering the IC chip mounting portion, so that the reliability and quality are improved and
The product yield can be improved.
【図1】本発明に係る半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device according to the present invention.
【図2】第1の発明に係る半導体装置のフリップチップ
接続法によりICチップが実装された他の実施例を示す
断面図である。FIG. 2 is a cross-sectional view showing another embodiment in which an IC chip is mounted by the flip-chip connection method of the semiconductor device according to the first invention.
【図3】第1の発明に係る半導体装置のマイクロピン接
続法によりICチップが実装された他の実施例を示す断
面図である。FIG. 3 is a cross-sectional view showing another embodiment in which an IC chip is mounted by the micropin connection method for a semiconductor device according to the first invention.
【図4】第2の発明に係る半導体装置の断面図である。FIG. 4 is a sectional view of a semiconductor device according to a second invention.
【図5】第2の発明に係る半導体装置のフリップチップ
接続法によりICチップが実装された他の実施例を示す
断面図である。FIG. 5 is a cross-sectional view showing another embodiment in which an IC chip is mounted by the flip-chip connection method for a semiconductor device according to the second invention.
【図6】第2の発明に係る半導体装置のマイクロピン接
続法によりICチップが実装された他の実施例を示す断
面図である。FIG. 6 is a sectional view showing another embodiment in which an IC chip is mounted by the micropin connection method for a semiconductor device according to the second invention.
【図7】従来の半導体装置を示す断面図である。FIG. 7 is a cross-sectional view showing a conventional semiconductor device.
【図8】フリップチップ実装方式の従来の半導体装置の
一部を拡大して示す断面図である。FIG. 8 is an enlarged sectional view showing a part of a conventional semiconductor device of a flip chip mounting system.
【図9】キャップの寸法を変えない場合の従来の半導体
装置の一部を拡大して示す断面図である。FIG. 9 is an enlarged cross-sectional view showing a part of a conventional semiconductor device when the size of the cap is not changed.
1 ICチップ 2 配線基板 9 キャップ 21 封止高さ調整枠 23 キャップガイド 26 接着剤 41 仕切板 1 IC Chip 2 Wiring Board 9 Cap 21 Sealing Height Adjustment Frame 23 Cap Guide 26 Adhesive 41 Partition Plate
Claims (2)
に実装され、このICチップに、開口縁部が配線基板側
に接合されかつ内側底部がLSIチップに接合される気
密封止用キャップを被冠させた半導体装置において、前
記配線基板と前記キャップの開口縁部との間に、ICチ
ップが臨む開口部を有する枠体を介装してなり、この枠
体に、配線基板から離間する方向に延在されて前記キャ
ップが嵌合するガイドを突設したことを特徴とする半導
体装置。1. An IC chip is mounted face-down on a wiring board, and an IC is capped with an airtight sealing cap whose opening edge is joined to the wiring board side and whose inner bottom is joined to an LSI chip. In the above semiconductor device, a frame body having an opening facing the IC chip is interposed between the wiring board and the opening edge portion of the cap, and the frame body is provided in a direction away from the wiring board. A semiconductor device, characterized in that a guide that extends and fits the cap is projected.
イドに、枠体の開口部内に臨みICチップの側面に近接
する仕切板を設けたことを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the guide is provided with a partition plate which faces the inside of the opening of the frame and is close to the side surface of the IC chip.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4090166A JP2827684B2 (en) | 1992-03-17 | 1992-03-17 | Semiconductor device |
CA002089435A CA2089435C (en) | 1992-02-14 | 1993-02-12 | Semiconductor device |
US08/016,938 US5311402A (en) | 1992-02-14 | 1993-02-12 | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4090166A JP2827684B2 (en) | 1992-03-17 | 1992-03-17 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05267486A true JPH05267486A (en) | 1993-10-15 |
JP2827684B2 JP2827684B2 (en) | 1998-11-25 |
Family
ID=13990904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4090166A Expired - Lifetime JP2827684B2 (en) | 1992-02-14 | 1992-03-17 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2827684B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995027308A1 (en) * | 1994-04-05 | 1995-10-12 | Olin Corporation | Cavity filled metal electronic package |
US5789809A (en) * | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
US5956576A (en) * | 1996-09-13 | 1999-09-21 | International Business Machines Corporation | Enhanced protection of semiconductors with dual surface seal |
EP0951062A3 (en) * | 1998-04-18 | 2003-10-22 | TDK Corporation | Electronic part and manufacturing method therefor |
JP2011146451A (en) * | 2010-01-13 | 2011-07-28 | Fujitsu Ltd | Electronic device and manufacturing method for the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60213047A (en) * | 1984-04-06 | 1985-10-25 | Nec Corp | Chip carrier |
JPS6262545A (en) * | 1985-09-12 | 1987-03-19 | Nec Corp | Chip carrier and manufacture thereof |
-
1992
- 1992-03-17 JP JP4090166A patent/JP2827684B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60213047A (en) * | 1984-04-06 | 1985-10-25 | Nec Corp | Chip carrier |
JPS6262545A (en) * | 1985-09-12 | 1987-03-19 | Nec Corp | Chip carrier and manufacture thereof |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995027308A1 (en) * | 1994-04-05 | 1995-10-12 | Olin Corporation | Cavity filled metal electronic package |
US5789809A (en) * | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
US5956576A (en) * | 1996-09-13 | 1999-09-21 | International Business Machines Corporation | Enhanced protection of semiconductors with dual surface seal |
EP0951062A3 (en) * | 1998-04-18 | 2003-10-22 | TDK Corporation | Electronic part and manufacturing method therefor |
JP2011146451A (en) * | 2010-01-13 | 2011-07-28 | Fujitsu Ltd | Electronic device and manufacturing method for the same |
Also Published As
Publication number | Publication date |
---|---|
JP2827684B2 (en) | 1998-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5311402A (en) | Semiconductor device package having locating mechanism for properly positioning semiconductor device within package | |
US6291884B1 (en) | Chip-size semiconductor packages | |
US5055914A (en) | Ceramic package type semiconductor device and method of assembling the same | |
US5923090A (en) | Microelectronic package and fabrication thereof | |
US7413926B2 (en) | Methods of making microelectronic packages | |
US5789820A (en) | Method for manufacturing heat radiating resin-molded semiconductor device | |
JP2001110926A (en) | Flip chip package | |
JPH05226487A (en) | Semiconductor device | |
JPH04264758A (en) | Semiconductor chip carrier | |
US20040070080A1 (en) | Low cost, high performance flip chip package structure | |
US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
JP2827684B2 (en) | Semiconductor device | |
JP2845022B2 (en) | Semiconductor device | |
US11211262B2 (en) | Electronic apparatus having inter-chip stiffener | |
JPH0637233A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
JP2936819B2 (en) | IC chip mounting structure | |
JPH06232282A (en) | Chip carrier | |
JPH06120296A (en) | Semiconductor integrated circuit device | |
JPH09260441A (en) | Semiconductor device | |
JPH07193160A (en) | Chip carrier | |
JPH09326418A (en) | Semiconductor device and manufacture thereof | |
JPH09232366A (en) | Mounting equipment of semiconductor chip and its mounting method | |
JP2748776B2 (en) | LSI package | |
JP2817425B2 (en) | Semiconductor device mounting method | |
JPH0661368A (en) | Flip chip type semiconductor device |