JPH05265405A

JPH05265405A - 液晶表示装置

Info

Publication number: JPH05265405A
Application number: JP6398792A
Authority: JP
Inventors: Masaya Fujita; 昌也藤田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-03-19
Filing date: 1992-03-19
Publication date: 1993-10-15

Abstract

(57)【要約】【目的】本発明は、液晶表示装置に関し、データドラ
イバにおける出力偏差に起因する誤差による階調制御の
限界を克服し、ひいては表示品質の向上に寄与すること
を目的とする。【構成】映像信号ＶＧの非表示期間にスイッチ手段４
により基準電圧ＶＲを選択してデータドライバ２を作動
させ、該データドライバからマルチプレクサ手段３を通
して得られる選択出力と該基準電圧との差を指示する補
正データをメモリ手段６に格納し、前記映像信号の表示
期間中に該補正データを取り出して当該映像信号に対し
補正演算を施すように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置（ＬＣ
Ｄ）に係り、特に、該ＬＣＤの表示品質の向上に関す
る。ＬＣＤは、従来のＣＲＴを代替するものとして期待
されており、大規模市場に発展することが予想されてい
る。この中でも特に、薄膜トランジスタ（ＴＦＴ；Thin
Film Transistor）を用いたＬＣＤは原理的に高品質の
表示が可能なことから、高画質且つ高精細のカラー表示
用ディスプレイの主流になることが期待されている。

【０００２】

【従来の技術】ＴＦＴを用いたＬＣＤでは、ＴＦＴをス
イッチング素子として用い、画素毎の液晶容量に対応す
るＴＦＴを介して映像信号の大きさに比例したアナログ
電圧信号（情報）を書き込むことにより、画像表示を行
う。図６には従来形の一例としての液晶表示装置の回路
構成が示される。

【０００３】図示の例では説明の簡単化のために画素数
を４×４として示しているが、実際には、画素数は６４
０×４８０程度が典型例であり、しかもカラー表示のた
めにはこの３倍の画素数を必要とする。図中、ＬＣＤは
液晶表示部（液晶パネル）を示し、その中のＰ１１〜Ｐ
４４が画素と称する最小の表示単位を表している。各画
素Ｐ１１〜Ｐ４４は、複数のデータラインＸ１〜Ｘ４と
複数のゲートラインＹ１〜Ｙ４の交差部に配設され、対
応するゲートラインが選択された時に対応するデータラ
イン上の電圧情報を伝達するトランスファゲート用トラ
ンジスタ（ＴＦＴ）と、対応するトランジスタを介して
伝達された情報を記憶する液晶容量とから成っている。
この液晶容量は、例えば１０．４インチの液晶パネルで
６４０×４８０画素のカラーの場合、１ｐＦ位の大きさ
を持つ。パソコン等の映像情報源からの映像情報は、Ｃ
ＲＴの場合と同様に、水平同期信号ＨＳ、垂直同期信号
ＶＳ、クロックＣＫおよび映像信号ＶＧとして与えられ
るのが典型例である。カラー表示の場合、この映像信号
ＶＧは、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３信号か
ら成るが、図６の例では説明の簡単化のためにモノクロ
表示用として示してある。

【０００４】各画素に映像信号を書き込むためには、デ
ータラインＸ１〜Ｘ４にデータドライバＤＤ’よりライ
ン毎のデータを与え、一方、ゲートラインＹ１〜Ｙ４の
内の１個のみを順次、ＴＦＴがオンとなる電圧として、
ＴＦＴを通して、液晶容量に映像信号を書き込む。ＣＯ
ＮＴは液晶表示装置全体を制御するコントローラを示
し、上記水平同期信号ＨＳ、垂直同期信号ＶＳおよびク
ロックＣＫに応答して、映像信号ＶＧの書き込みのため
の各種制御信号を発生する。

【０００５】データドライバＤＤ’は、シフトレジスタ
ＳＲ１により駆動される２段構成のサンプル・ホールド
回路から成る。１段目のサンプル・ホールド回路（スイ
ッチＳ１１〜Ｓ１４および保持用キャパシタＣ１〜Ｃ
４）は、映像信号ＶＧをシフトレジスタＳＲ１からの信
号（Ｓ１１〜Ｓ１４）により順次サンプリングする。１
段目のサンプル・ホールド回路へのサンプリングが終了
した時点で、保持した信号を２段目のサンプル・ホール
ド回路（スイッチＳ２１〜Ｓ２４および保持用キャパシ
タＣ５〜Ｃ８）へ転送するため、コントローラＣＯＮＴ
からの制御信号Ｔ２によりスイッチＳ２１〜Ｓ２４を同
時にオンとする。これによって、保持信号はキャパシタ
Ｃ５〜Ｃ８に書き込まれ、データラインＸ１〜Ｘ４に出
力される。一方、１段目のサンプル・ホールド回路は、
次のデータラインの映像信号の保持のために明け渡す。
なお、Ｂ１〜Ｂ８はそれぞれサンプル・ホールドした信
号を安定に次段へ出力するためのバッファドライバを示
す。

【０００６】一方、ゲートドライバＧＤは、コントロー
ラＣＯＮＴからのクロックＣＫ２と起動信号Ｔ３に応答
して作動するシフトレジスタＳＲ２と、該シフトレジス
タの出力に基づいてそれぞれ対応するゲートラインＹ１
〜Ｙ４を駆動する２値ドライバＤ１〜Ｄ４とから構成さ
れている。また、映像信号ＶＧは、２段構成の加算増幅
器Ａ１，Ａ２（各抵抗器Ｒ１〜Ｒ３およびＲ５を含む）
を通してデータドライバＤＤ’に入力される。

【０００７】

【発明が解決しようとする課題】高品質のＣＲＴを代替
する表示を実現するためには、いわゆる「フルカラー」
の表示を行える必要がある。フルカラーの場合に要求さ
れる色の数は、１６７７万色が代表例である。このため
には、Ｒ、ＧおよびＢの各々に対して２５６段階の階調
制御が要求される。つまり、Ｒ、ＧおよびＢの各色の組
み合わせにより、２５６×２５６×２５６＝１６，７７
７，２１６色の表現が可能となる。

【０００８】図７には液晶の透過度と制御電圧との関係
が示される。同図に示すように、０％〜１００％の透過
度に対して２Ｖ〜６Ｖ程度の制御電圧を必要とするの
で、これを２５６段階に制御するためには４／２５６≒
１５ｍＶとなる。このことは、データドライバＤＤ’に
よる制御電圧の正確さは１５ｍＶ以内である必要がある
ことを意味する。しかし実際には、この要となるデータ
ドライバＤＤ’の出力偏差は２００ｍＶ程度にもなって
しまうのが現状である。この誤差の主な原因は２つ考え
られる。

【０００９】一つは、データドライバＤＤ’に使用して
いる演算増幅器（オペアンプ）のオフセット電圧に起因
するものである。これは、オペアンプが高集積化のため
にＭＯＳトランジスタから成り、この重要な特性である
スレッショルド電圧（Ｖth）が不安定であることに起因
して生じるとされている。他の一つは、サンプル・ホー
ルド回路特有のいわゆるチャージ・オフセットに起因す
るものである。これは、サンプル・ホールド回路に使用
しているアナログスイッチの制御信号側からの電流のリ
ークが保持用キャパシタの保持電荷を変化させることに
起因して生じるとされている。

【００１０】以下、このチャージ・オフセットについて
図８を参照しながら説明する。同図に示すサンプル・ホ
ールド回路のチャージ・オフセット電圧は、アナログス
イッチＱ１，Ｑ２がオフとなる時に制御電圧がアナログ
スイッチのゲート・ドレイン間に存在する容量ＣＧ１，
ＣＧ２を通して、保持用キャパシタＣＡ，ＣＢの保持電
荷を変化させることに起因して発生する。具体的にその
値は、〔ＣＧ１／（ＣＧ１＋ＣＡ）〕×（Ｖ１＋Ｖ２）
または〔ＣＧ２／（ＣＧ２＋ＣＢ）〕×（Ｖ１＋Ｖ２）
で表される。実際に問題となるチャージ・オフセットの
値はその絶対値ではなく、素子間のばらつきである。こ
の現実的なばらつき値は、オペアンプＡ１１，Ａ１２の
オフセット電圧も含めて上述の２００ｍＶ程度にもなっ
てしまうのが実情である。データドライバとしてはこれ
らの値を小さくすることが設計の大きな目標となってい
るが、出力偏差を根本的に小さくすることは現状技術で
は極めて難しい。

【００１１】なお、図８において、ＱＡは制御信号ＶＣ
１に応答してアナログスイッチＱ１のオン・オフを制御
するためのトランジスタ、ＱＢは制御信号ＶＣ２に応答
してアナログスイッチＱ２のオン・オフを制御するため
のトランジスタ、＋Ｖ１はスイッチＱ１，Ｑ２をオンさ
せるための電圧、−Ｖ２はスイッチＱ１，Ｑ２をオフさ
せるための電圧を示す。

【００１２】本発明は、かかる従来技術における課題に
鑑み創作されたもので、データドライバにおける出力偏
差に起因する誤差による階調制御の限界を克服し、ひい
ては表示品質の向上に寄与することができる液晶表示装
置を提供することを目的としている。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、本発明では、データドライバの出力偏差を検出して
その値を一旦記憶し、その値を映像信号から引き算（補
正演算）して該映像信号の補正を行うようにしている。
従って本発明の液晶表示装置は、図１の原理構成図に示
されるように、複数のデータラインおよび複数のゲート
ラインに沿ってマトリクス状に配列された複数の表示素
子Ｐijを有し、選択された表示素子に対して対応するデ
ータラインから映像信号を書き込み表示する液晶表示部
１と、入力信号をそれぞれサンプル・ホールドしてその
複数の保持値をそれぞれ対応する前記データラインへ出
力すると共に、該複数の保持値のいずれかを選択出力す
るマルチプレクサ手段３を備えたデータドライバ２と、
映像信号ＶＧまたは基準電圧ＶＲのいずれかを選択して
前記データドライバの複数の入力端に接続するスイッチ
手段４と、前記マルチプレクサ手段により選択出力され
た前記データドライバの出力と前記基準電圧とのオフセ
ット量を計測する手段５と、該計測されたオフセット量
を指示するデータを補正データとして格納するメモリ手
段６と、少なくともクロックＣＫと垂直同期信号ＶＳに
応答し、前記データドライバ、スイッチ手段およびメモ
リ手段に対して前記映像信号の書き込み表示のための各
種制御を行う制御手段７とを具備している。

【００１４】

【作用】上述した構成によれば、表示用の信号が休止し
ている垂直同期の期間（映像信号の非表示期間）中に、
スイッチ手段４により基準電圧ＶＲを選択してデータド
ライバ２を作動させ、該データドライバからマルチプレ
クサ手段３を通して得られる選択出力と前記基準電圧と
の差を計測（オフセット量計測手段５）し、その計測デ
ータを補正データとしてメモリ手段６に格納する。そし
て垂直同期期間でない表示期間中にメモリ手段６からそ
の補正データを取り出し、到来する映像信号から該補正
データに相当する電圧量を引き算（つまり補正演算）し
ている。

【００１５】この結果、データドライバの持つオフセッ
ト電圧を原理的に零（０）にすることができ、ひいては
多階調の表示を行うことが可能となる。なお、本発明の
他の構成上の特徴および作用の詳細については、添付図
面を参照しつつ以下に記述される実施例を用いて説明す
る。

【００１６】

【実施例】図２には本発明の第１の実施例による液晶表
示装置の回路構成が示される。以下、図１の原理構成図
の説明を補足する形で行う。なお、図２において、図６
に示される符号と同じ符号は同一の構成要素を表してお
り、その説明については省略する。

【００１７】図２の構成において、データドライバＤＤ
内の各ドライバの出力を選択してそのオフセット電圧を
発生させるためには、その内部の動作は映像信号ＶＧを
サンプリングする時と全く同じ動作をさせる必要があ
る。従って、アナログスイッチＳＢをオンとして、基準
電圧ＶＲをその入力としている時であっても、シフトレ
ジスタＳＲ１の起動信号Ｔ１を発生させてクロックＣＫ
１を入力して該シフトレジスタＳＲ１を動作させる。た
だし、１垂直同期期間は短いので、全てのデータドライ
バについての出力オフセット電圧を１垂直同期期間に算
出することは出来なくて、１ドライバのデータ収集を１
垂直同期期間に行うのが無理のないやり方である。

【００１８】このため、データドライバＤＤのどの出力
のオフセット電圧を収集するかは、カウンタＣＴ１を１
フレームに一回歩進させてその信号をデコーダＤＣを通
して指定する。なお、カウンタＣＴ１は同時に、オフセ
ット電圧をＡ／Ｄ変換してメモリＭＥＭに収集する場合
の該メモリのアドレス指定にも使用する。メモリＭＥＭ
の内容の指定は、２つのカウンタＣＴ１，ＣＴ２により
行われるが、この切り換えは、スイッチＳＷに切り換え
信号Ｔ５を与えて行われる。カウンタＣＴ２は、映像信
号ＶＧが到来して補正を必要とする時にメモリＭＥＭ内
の補正値を引き出すために使用される。この結果、メモ
リＭＥＭ内の補正データはＤ／ＡコンバータＤＡＣによ
りアナログ信号に変換されて、映像信号ＶＧから引き算
（つまり補正演算）されてデータドライバＤＤへ供給さ
れる。カウンタＣＴ２はクリア信号Ｔ６によりゼロ
（０）にリセットされて、クロックＣＫ３により映像信
号と同期した周期で与えられる。

【００１９】このようにして、映像信号ＶＧはデータド
ライバＤＤの持つオフセット電圧を補正する結果、出力
偏差を無くすことができる。この時、当然、アナログス
イッチＳＡはオンとし、アナログスイッチＳＢはオフで
ある。さてアナログスイッチＳＢをオンとしてデータド
ライバＤＤのオフセット電圧を計測するためには、基準
電圧ＶＲをこのスイッチＳＢを通して、データドライバ
ＤＤの入力とし、データドライバＤＤは、表示期間と同
様に動作させて基準電圧信号ＶＲをサンプル・ホールド
するという動作を行わせる。つまり、入力がＶＲの時の
出力電圧が得られ、その値と基準電圧ＶＲの差をとる演
算を差動増幅器Ａ３で行い、その出力をＡ／Ｄ変換す
る。そしてその値をメモリＭＥＭへ蓄積する。

【００２０】アナログドライバは１個ではなくデータラ
インの数だけ設けられているので、データドライバ内に
この出力の内の１個のみを選択するためのアナログスイ
ッチＳ１〜Ｓ４を設け、その出力を１個にまとめてマル
チプレクサとして出力する。アナログスイッチの選択
は、カウンタＣＴ１の出力をデコーダＤＣに与えて、ス
イッチＳ１〜Ｓ４のうちの１個のみをオンとすることに
より、行われる。

【００２１】図３には本発明の第２の実施例による液晶
表示装置の回路構成が示される。図２の実施例との相違
点は、基準電圧ＶＲとのオフセット量を算出する演算を
行った後、メモリＭＥＭ内にある補正値をアップ／ダウ
ンカウンタＣＴ３に出力し、さらにＤ／ＡコンバータＤ
ＡＣ１を通してＤ／Ａ変換したものと、該オフセット量
に対応するアナログデータとの比較を行い、その結果、
メモリＭＥＭ内の値が大きければカウンタＣＴ３の値を
１カウント小さくし、小さければカウンタＣＴ３の値を
１カウント大きくするというディジタル演算を行った
後、その値を再びメモリＭＥＭ内に蓄積するということ
を行う点である。この比較のためにアナログコンパレー
タＣＰ１が用いられる。

【００２２】本実施例によれば、図２の実施例で得られ
る効果に加えて、ノイズに起因する誤動作が生じても、
１ビットの誤差内に収まるという一種のフィルタ機能を
持つことができるという利点がある。図４には本発明の
第３の実施例による液晶表示装置の回路構成が示され
る。図２の実施例との相違点は、映像信号ＶＧの表示期
間中での補正のための演算をディジタル値として行う点
であり、このために映像信号ＶＧは先ずＡ／Ｄコンバー
タＡＤＣによりディジタル化する。この場合、コントロ
ーラＣＯＮＴからの切り換え信号Ｔ７に基づいて、アナ
ログスイッチＳＣはオン、アナログスイッチＳＤはオフ
とされる。一方、映像信号ＶＧの非表示期間（つまり垂
直同期期間）中においては、アナログスイッチＳＣはオ
フ、アナログスイッチＳＤはオンとされる。

【００２３】図５には本発明の第４の実施例による液晶
表示装置の回路構成が示される。図２の実施例との相違
点は、データドライバＤＤ内の出力を順次指定するため
の指示（すなわちアナログマルチプレクサのアドレス指
定）を、データドライバＤＤの外部からの並列ディジタ
ル信号（カウンタＣＴ１の出力）によって行うのではな
く、データドライバＤＤの内部に設けたカウンタＣＴ４
の出力信号によって行っている点である。このカウンタ
ＣＴ４は、カウンタＣＴ１と同様にクリア信号Ｔ８と歩
進用のクロックＣＫ４を供給され、それによって該カウ
ンタＣＴ１と完全に同期するように動作する。

【００２４】図５の実施例によれば、アナログマルチプ
レクサのアドレス指定に関与するデータドライバＤＤの
ピン数を（図示の例では２つに）減少させることができ
るという利点がある。

【００２５】

【発明の効果】以上説明したように本発明によれば、デ
ータドライバにおける出力偏差に起因する誤差による階
調制御の限界を克服し、それによって多階調の表示（つ
まり表示品質の向上）を実現することができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の原理構成図である。

【図２】本発明の第１の実施例による液晶表示装置の回
路構成を示す図である。

【図３】本発明の第２の実施例による液晶表示装置の回
路構成を示す図である。

【図４】本発明の第３の実施例による液晶表示装置の回
路構成を示す図である。

【図５】本発明の第４の実施例による液晶表示装置の回
路構成を示す図である。

【図６】従来形の一例としての液晶表示装置の回路構成
を示す図である。

【図７】液晶の透過度と制御電圧との関係を示すグラフ
である。

【図８】図６の装置における問題点を説明するための回
路図である。

【符号の説明】

１…液晶表示部２…データドライバ３…マルチプレクサ手段４…スイッチ手段５…オフセット量計測手段６…メモリ手段７…制御手段Ａ３…差動増幅器（アンプ）ＣＫ…映像信号の同期クロックＣＯＮＴ…コントローラＣＴ１，ＣＴ２…カウンタＤＣ…デコーダＤＤ，ＤＤ１…データドライバＨＳ…水平同期信号ＬＣＤ…液晶パネルＭＥＭ…メモリＰij…表示素子（画素）ＳＡ，ＳＢ，Ｓ１〜Ｓ４…スイッチＳＷ…切り換えスイッチＶＧ…映像信号ＶＲ…基準電圧ＶＳ…垂直同期信号

Claims

【特許請求の範囲】

【請求項１】複数のデータラインおよび複数のゲート
ラインに沿ってマトリクス状に配列された複数の表示素
子（Ｐij）を有し、選択された表示素子に対して対応す
るデータラインから映像信号を書き込み表示する液晶表
示部（１；ＬＣＤ）と、入力信号をそれぞれサンプル・ホールドしてその複数の
保持値をそれぞれ対応する前記データラインへ出力する
と共に、該複数の保持値のいずれかを選択出力するマル
チプレクサ手段（３；Ｓ１〜Ｓ４，ＤＣ）を備えたデー
タドライバ（２；ＤＤ，ＤＤ１）と、映像信号（ＶＧ）または基準電圧（ＶＲ）のいずれかを
選択して前記データドライバの複数の入力端に接続する
スイッチ手段（４；ＳＡ，ＳＢ）と、前記マルチプレクサ手段により選択出力された前記デー
タドライバの出力と前記基準電圧とのオフセット量を計
測する手段（５；Ａ３）と、該計測されたオフセット量を指示するデータを補正デー
タとして格納するメモリ手段（６；ＭＥＭ）と、少なくともクロック（ＣＫ）と垂直同期信号（ＶＳ）に
応答し、前記データドライバ、スイッチ手段およびメモ
リ手段に対して前記映像信号の書き込み表示のための各
種制御を行う制御手段（７；ＣＯＮＴ，ＣＴ１，ＣＴ
２，ＳＷ）とを具備し、前記映像信号の非表示期間に前記スイッチ手段により前
記基準電圧を選択して前記データドライバを作動させ、
該データドライバから前記マルチプレクサ手段を通して
得られる選択出力と前記基準電圧との差を指示する補正
データを前記メモリ手段に格納し、前記映像信号の表示
期間中に該補正データを取り出して当該映像信号に対し
補正演算を施すことを特徴とする液晶表示装置。
【請求項２】前記マルチプレクサ手段は、前記データ
ドライバの複数の出力端と前記オフセット量計測手段の
入力端の間にそれぞれ接続された複数のアナログスイッ
チ（Ｓ１〜Ｓ４）と、該複数のアナログスイッチをアド
レス情報に基づいて順次選択するデコーダ（ＤＣ）とを
有することを特徴とする請求項１に記載の液晶表示装
置。
【請求項３】前記デコーダに供給されるアドレス情報
は複数の並列ディジタル信号で構成されていることを特
徴とする請求項２に記載の液晶表示装置。
【請求項４】前記制御手段は、歩進クロック（ＣＫ
４）に応答する第１のカウンタ（ＣＴ１）を有し、該第
１のカウンタの出力により前記複数の並列ディジタル信
号を形成することを特徴とする請求項３に記載の液晶表
示装置。
【請求項５】前記制御手段は、歩進クロック（ＣＫ
３）およびクリア信号（Ｔ６）に応答する第２のカウン
タ（ＣＴ２）と、切り換え信号（Ｔ５）により該第２の
カウンタの出力または前記第１のカウンタの出力のいず
れかを選択して前記メモリ手段に入力するスイッチ手段
（ＳＷ）とを有し、該第１のカウンタの出力が選択され
た時は前記オフセット量を指示する補正データを該メモ
リ手段に格納し、該第２のカウンタの出力が選択された
時は該補正データを該メモリ手段から取り出すことを特
徴とする請求項４に記載の液晶表示装置。
【請求項６】前記データドライバ（ＤＤ１）は、前記
制御手段からの歩進クロック（ＣＫ４）およびクリア信
号（Ｔ８）に応答するカウンタ（ＣＴ４）をさらに有
し、該カウンタの出力により前記マルチプレクサ手段の
デコーダへのアドレス情報を形成することを特徴とする
請求項２に記載の液晶表示装置。
【請求項７】前記メモリ手段から読み出された前記デ
ータドライバの出力に対応した補正データと前記映像信
号の非表示期間に前記オフセット量計測手段から得られ
たオフセット量を指示するデータとの比較を行うアナロ
グコンパレータ（ＣＰ１）と、該アナログコンパレータの判定出力に基づいてそのカウ
ント値を変更するカウンタ手段（ＣＴ３）とをさらに具
備し、該カウンタ手段において変更された内容を前記メモリ手
段に再び格納するようにしたことを特徴とする請求項２
に記載の液晶表示装置。
【請求項８】前記メモリ手段から取り出された補正デ
ータをアナログ信号に変換するＤ／Ａコンバータ（ＤＡ
Ｃ，ＤＡＣ１）と、該Ｄ／Ａコンバータの出力と前記映像信号とに応答して
その演算出力値を前記スイッチ手段に出力する演算増幅
器（Ａ２）とをさらに具備し、該演算増幅器によるアナログ演算により前記映像信号の
補正演算を行うようにしたことを特徴とする請求項２に
記載の液晶表示装置。
【請求項９】前記制御手段からの切り換え信号（Ｔ
７）に応答して前記映像信号（ＶＧ）または前記オフセ
ット量計測手段（Ａ３）の出力信号のいずれかを選択す
るスイッチ手段（ＳＣ，ＳＤ）と、該スイッチ手段で選択された信号をディジタル化して前
記メモリ手段に出力するＡ／Ｄコンバータ（ＡＤＣ）と
をさらに具備し、該Ａ／Ｄコンバータの出力ディジタルデータと前記メモ
リ手段から取り出された補正データとに基づくディジタ
ル演算により前記映像信号の補正演算を行うようにした
ことを特徴とする請求項２に記載の液晶表示装置。