JPH05259159A - 半導体集積回路装置内の配線形状 - Google Patents
半導体集積回路装置内の配線形状Info
- Publication number
- JPH05259159A JPH05259159A JP5822292A JP5822292A JPH05259159A JP H05259159 A JPH05259159 A JP H05259159A JP 5822292 A JP5822292 A JP 5822292A JP 5822292 A JP5822292 A JP 5822292A JP H05259159 A JPH05259159 A JP H05259159A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 18
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 description 2
- 235000006040 Prunus persica var persica Nutrition 0.000 description 1
- 240000006413 Prunus persica var. persica Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上に一定の幅で延在する配線が設
けられた半導体集積回路において、配線の寄生容量の増
大を最小限に抑制し、かつ、フォトレジストが倒れるこ
とを防止すること。 【構成】 配線（２）の一部に所定の寸法に設定された
幅広部（２０）を少なくとも一つ形成する。
けられた半導体集積回路において、配線の寄生容量の増
大を最小限に抑制し、かつ、フォトレジストが倒れるこ
とを防止すること。 【構成】 配線（２）の一部に所定の寸法に設定された
幅広部（２０）を少なくとも一つ形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に最小配線幅に近い配線の形状の改良に関するも
のである。
し、特に最小配線幅に近い配線の形状の改良に関するも
のである。
【０００２】
【従来の技術】従来の半導体集積回路装置における配線
パターンは、図３、図４に示すように、一定の太さに設
定された部分を非常に多く有している。特に、能動素子
と能動素子とを結ぶ配線はその半導体集積回路装置にて
定められた一定の幅で数１００μｍないし数１０００μ
ｍにわたって形成されている。
パターンは、図３、図４に示すように、一定の太さに設
定された部分を非常に多く有している。特に、能動素子
と能動素子とを結ぶ配線はその半導体集積回路装置にて
定められた一定の幅で数１００μｍないし数１０００μ
ｍにわたって形成されている。
【０００３】配線の幅は、その配線を流れる電流の大き
さや配線抵抗などの要因により決定される。そして、こ
の要因が特に問題とならない信号の配線に関しては、寄
生容量を可能な限り小さくするため、その半導体集積回
路装置内の最小配線幅に近い形成されている。あるい
は、集積度の向上のため、最小配線幅および間隔をおく
ように配線が形成されている。
さや配線抵抗などの要因により決定される。そして、こ
の要因が特に問題とならない信号の配線に関しては、寄
生容量を可能な限り小さくするため、その半導体集積回
路装置内の最小配線幅に近い形成されている。あるい
は、集積度の向上のため、最小配線幅および間隔をおく
ように配線が形成されている。
【０００４】また、配線層の厚さに関していえば、配線
層を薄くすることは断面積を小さくすることとなり、電
流密度を大きくすることになる。そうすると、エレクト
ロマイグレーションに対し悪くなるので、最小線幅が小
さくなっても厚さが変らないようにしているのが現状で
ある。
層を薄くすることは断面積を小さくすることとなり、電
流密度を大きくすることになる。そうすると、エレクト
ロマイグレーションに対し悪くなるので、最小線幅が小
さくなっても厚さが変らないようにしているのが現状で
ある。
【０００５】
【発明が解決しようとする課題】図５はフォトレジスト
３のパターニングした後の状態を示している。最近で
は、配線幅が０．６〜０．８μｍ程度を用いるようにな
っているため、必然的にフォトレジスト３の幅が０．６
〜０．８μｍに対して、その厚さは配線層の厚さにより
決定され、その厚さは１〜３μｍ程度である。図５にお
いては、０．８μｍの幅で２μｍの厚さの場合を例にと
って示している。この様に、フォトレジスト３の断面形
状は縦長状になっており、極端な場合には、配線層のエ
ッチングを行うときにフォトレジスト３が倒れ、その下
の配線層を残そうとしている部分までもがエッチングさ
れてしまうといった問題点があった。
３のパターニングした後の状態を示している。最近で
は、配線幅が０．６〜０．８μｍ程度を用いるようにな
っているため、必然的にフォトレジスト３の幅が０．６
〜０．８μｍに対して、その厚さは配線層の厚さにより
決定され、その厚さは１〜３μｍ程度である。図５にお
いては、０．８μｍの幅で２μｍの厚さの場合を例にと
って示している。この様に、フォトレジスト３の断面形
状は縦長状になっており、極端な場合には、配線層のエ
ッチングを行うときにフォトレジスト３が倒れ、その下
の配線層を残そうとしている部分までもがエッチングさ
れてしまうといった問題点があった。
【０００６】この問題は配線パターンの直線部分が長い
ほど顕著であり、また図５に示すように、下層の２本の
配線層８間と平行に配線層４を設けた場合に段差により
フォトレジストがどうしても厚くなってしまい、フォト
レジスト３の断面形状は更に縦長状になってしまい、や
はり問題が残ってしまう。
ほど顕著であり、また図５に示すように、下層の２本の
配線層８間と平行に配線層４を設けた場合に段差により
フォトレジストがどうしても厚くなってしまい、フォト
レジスト３の断面形状は更に縦長状になってしまい、や
はり問題が残ってしまう。
【０００７】これを防ぐには、配線幅を大きくしてフォ
トレジストが倒れないようにすればよいが、そうすると
寄生容量が大きくなるといった問題が生じる。
トレジストが倒れないようにすればよいが、そうすると
寄生容量が大きくなるといった問題が生じる。
【０００８】本発明は、上記従来技術の課題に鑑みて提
案されたもので、半導体基板上に一方向に一定の幅で延
在する配線が設けられた半導体集積回路において、配線
に付く寄生容量の増大を最小限に抑制し、かつ、フォト
レジストが倒れることを防止することを目的とする。
案されたもので、半導体基板上に一方向に一定の幅で延
在する配線が設けられた半導体集積回路において、配線
に付く寄生容量の増大を最小限に抑制し、かつ、フォト
レジストが倒れることを防止することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、半導体基板上
に一方向に一定の幅で延在する配線が設けられた半導体
集積回路において、前記配線の一部に幅広部分を少なく
とも一箇所設けることを特徴とする。
に一方向に一定の幅で延在する配線が設けられた半導体
集積回路において、前記配線の一部に幅広部分を少なく
とも一箇所設けることを特徴とする。
【００１０】
【作用】前記配線は全体としては配線幅は狭く設定され
ているので、寄生容量の増大を抑制でき、しかも、幅広
部分の存在でフォトレジストが倒れるのが防止できる。
ているので、寄生容量の増大を抑制でき、しかも、幅広
部分の存在でフォトレジストが倒れるのが防止できる。
【００１１】
【実施例】本発明の第１実施例について説明する。図１
は第１実施例の平面図であり、両側の配線パターン１の
間に本発明の最小配線幅を用いた配線パターン２が２本
存在する。これらの配線パターン２は夫々断面の幅が厚
さの１．５〜２倍程度の太さに設定されており、長さが
数μｍに設定されている幅広部２０が所定の間隔をおい
て形成されている。この幅広部２０の存在によりフォト
レジストが倒れることが防止されるものである。
は第１実施例の平面図であり、両側の配線パターン１の
間に本発明の最小配線幅を用いた配線パターン２が２本
存在する。これらの配線パターン２は夫々断面の幅が厚
さの１．５〜２倍程度の太さに設定されており、長さが
数μｍに設定されている幅広部２０が所定の間隔をおい
て形成されている。この幅広部２０の存在によりフォト
レジストが倒れることが防止されるものである。
【００１２】上記第１実施例においては両最小線幅の配
線パターン２に形成された幅広部２０が相互に向き合う
位置に設けられていたが、第２実施例は図２に示すよう
に、上下の最小線幅の配線パターン２に形成された幅広
部を相互に長手方向にずらしては位置したものである。
これにより両配線パターン２を接近させることができ、
配線パターン２の間隔を狭めることが可能となる。
線パターン２に形成された幅広部２０が相互に向き合う
位置に設けられていたが、第２実施例は図２に示すよう
に、上下の最小線幅の配線パターン２に形成された幅広
部を相互に長手方向にずらしては位置したものである。
これにより両配線パターン２を接近させることができ、
配線パターン２の間隔を狭めることが可能となる。
【００１３】
【発明の効果】上記したように本発明によれば、半導体
基板上の一方向に一定の幅で延在する配線が設けられた
半導体集積回路装置において、前記配線の一部に幅広部
を設けることによって、配線の寄生容量の増大を最小限
に抑制しながらもフォトレジストが倒れることを有効に
防止することが可能となる。
基板上の一方向に一定の幅で延在する配線が設けられた
半導体集積回路装置において、前記配線の一部に幅広部
を設けることによって、配線の寄生容量の増大を最小限
に抑制しながらもフォトレジストが倒れることを有効に
防止することが可能となる。
【００１４】また、製造上のバラツキによりフォトレジ
ストの残された幅が細くなってしまった場合において
も、フォトレジストが倒れることを防止することが可能
となる。
ストの残された幅が細くなってしまった場合において
も、フォトレジストが倒れることを防止することが可能
となる。
【図１】本発明の第１実施例を示した平面図。
【図２】本発明の第２実施例を示した平面図。
【図３】従来の配線を示した平面図。
【図４】従来の配線を示した断面図。
【図５】従来技術におけるフォトレジストのパターニン
グした後の状態を示した断面図。
グした後の状態を示した断面図。
１…配線 ２…本発明の配線 ３…パターニング後のフォトレジスト ２０…幅広部
Claims (2)
- 【請求項１】 半導体基板上に一定の幅で延在する配線
が設けられた半導体集積回路装置において、 前記配線の一部に所定の寸法に設定された幅広部が少な
くとも一つ形成されていることを特徴とする半導体集積
回路装置内の配線形状。 - 【請求項２】 半導体基板上に一定の幅で延在する配線
が設けられた半導体集積回路装置において、 前記配線の一部に幅広部が形成されており、かつ、該隣
り合う配線の幅広部が配線長手方向においてずれた位置
に設けられていることを特徴とする半導体集積回路装置
内の配線形状。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5822292A JPH05259159A (ja) | 1992-03-16 | 1992-03-16 | 半導体集積回路装置内の配線形状 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5822292A JPH05259159A (ja) | 1992-03-16 | 1992-03-16 | 半導体集積回路装置内の配線形状 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259159A true JPH05259159A (ja) | 1993-10-08 |
Family
ID=13078054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5822292A Pending JPH05259159A (ja) | 1992-03-16 | 1992-03-16 | 半導体集積回路装置内の配線形状 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259159A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105147A (ja) * | 2007-10-22 | 2009-05-14 | Rohm Co Ltd | 半導体装置 |
| WO2014208201A1 (ja) * | 2013-06-27 | 2014-12-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US9490207B2 (en) | 2007-10-22 | 2016-11-08 | Rohm Co., Ltd. | Semiconductor device having a copper wire within an interlayer dielectric film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176937A (ja) * | 1982-04-09 | 1983-10-17 | Fujitsu Ltd | 微細パタ−ン |
| JPS63318141A (ja) * | 1987-06-19 | 1988-12-27 | Mitsubishi Electric Corp | 半導体装置 |
-
1992
- 1992-03-16 JP JP5822292A patent/JPH05259159A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176937A (ja) * | 1982-04-09 | 1983-10-17 | Fujitsu Ltd | 微細パタ−ン |
| JPS63318141A (ja) * | 1987-06-19 | 1988-12-27 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105147A (ja) * | 2007-10-22 | 2009-05-14 | Rohm Co Ltd | 半導体装置 |
| US9490207B2 (en) | 2007-10-22 | 2016-11-08 | Rohm Co., Ltd. | Semiconductor device having a copper wire within an interlayer dielectric film |
| WO2014208201A1 (ja) * | 2013-06-27 | 2014-12-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US9704947B2 (en) | 2013-06-27 | 2017-07-11 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074713B2 (ja) | 半導体装置の製造方法 | |
| US20080217740A1 (en) | Semiconductor device and method of manufacturing the same | |
| EP0100166B1 (en) | Semiconductor device including a connection structure | |
| US4620212A (en) | Semiconductor device with a resistor of polycrystalline silicon | |
| JPS6343895B2 (ja) | ||
| US6340798B1 (en) | Printed circuit board with reduced crosstalk noise and method of forming wiring lines on a board to form such a printed circuit board | |
| JPH05259159A (ja) | 半導体集積回路装置内の配線形状 | |
| JPH0661230A (ja) | 半導体集積回路装置 | |
| US6133141A (en) | Methods of forming electrical connections between conductive layers | |
| JPS61140149A (ja) | 半導体集積回路装置 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| KR910005379A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| KR19980070981A (ko) | 반도체 집적회로 장치 | |
| JP3675338B2 (ja) | 半導体装置の製造方法 | |
| KR0161424B1 (ko) | 고집적 반도체소자의 배선층 | |
| JP2687469B2 (ja) | 半導体装置 | |
| KR20000003630A (ko) | 반도체소자의 저항 | |
| JPH04283932A (ja) | 半導体装置およびその製造方法 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| US20050111207A1 (en) | Package substrate for integrated circuit and method of making the substrate | |
| JP2848367B2 (ja) | 半導体集積回路 | |
| JPH0955467A (ja) | 半導体集積回路 | |
| JPH0497528A (ja) | 半導体装置及びその製造方法 | |
| KR950015011B1 (ko) | 저항기 제조방법 | |
| JPS62237746A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980617 |