JPH05252131A - フレームパターン分散配置型多重変換装置における同期方式 - Google Patents

Abstract

(57)【要約】 【目的】 デジタル通信ネットワーク等に用いられるデ
ジタル伝送システムの多重変換装置、特にフレームパタ
ーン分散配置型多重変換装置における同期方式に関し、
同期復帰時間を短縮化することができるようにすること
を目的とする。 【構成】 フレームパターン分散配置型多重変換装置に
おける同期方式においては、フレームパターン分散配置
型多重変換装置のハンティング時において、分散配置さ
れたフレームパターン２ａ，２ｂの１つ（２ａまたは２
ｂ）を検出した時、次のフレームパターン２ｂまたは２
ａを設定されたデータ長の範囲内で検出するまでは、引
き続き前記初めに検出したフレームパターン２ａまたは
２ｂを検出し続けるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル通信ネットワー
ク等に用いられるデジタル伝送システムの多重変換装
置、特にフレームパターン分散配置型多重変換装置にお
ける同期方式に関する。

【０００２】

【従来の技術】フレームパターン分散配置型多重変換装
置により扱われるフレームフォーマットの例を図１に示
す。この例では、ｎビットのメインフレーム１はそれぞ
れｍビットからなる第１サブフレーム２、第２サブフレ
ーム３の、２つのサブフレーム２，３によって構成さ
れ、それぞれのサブフレーム２，３には最初のＰビット
にフレームパターン（Ｆ１）２ａ，（Ｆ２）３ａが設け
られている。

【０００３】多重変換装置の受信側で、このフレームパ
ターン２ａ，３ａの検出が行われ、フレームフォーマッ
トによって定められた各ビット配列に該当するタイミン
グでサブフレーム２，３中の各データ２ｂ，３ｂが分離
される。

【０００４】従来におけるフレーム同期回路のブロック
図を図８に示す。ここに、１１はタイミング信号発生部
（ＴＩＭＧＥＮ）であり、外部からのクロック信号（Ｃ
ＬＫ）を分周することにより、メインフレーム内の各ビ
ット配列に該当する各種タイミング信号を発生し、フレ
ームフォーマットによって定められたデータを分離する
ための分離タイミング信号やフレームパターンを探すた
めのフレームパターンタイミング信号（ＦＰ）等を出力
するものである。このタイミング信号発生部１１から出
力される信号ＦＰ１，ＦＰ２はそれぞれ、フレームフォ
ーマット内のＦ１，Ｆ２に該当するタイミングパルスに
なっている。

【０００５】１２は第１サブフレーム２側のフレームパ
ターン検出部（Ｆ１−ＤＥＴ）であり、入力された一定
ビット数のデータ信号について、その始めからＰビット
までがフレームパターン（Ｆ１）２ａであればＦＰ１Ｄ
信号を出力するもので、このＦＰ１Ｄ信号は、図９に示
すように、フレームパターン（Ｆ１）２ａが検出される
ごとに１パルス出力される。

【０００６】１３は第２サブフレーム３側のフレームパ
ターン検出部（Ｆ２−ＤＥＴ）であり、入力された一定
ビット数のデータ信号について、そのｍ＋１ビットから
ｍ＋Ｐビットまでがフレームパターン（Ｆ２）３ａであ
ればＦＰ２Ｄ信号を出力するもので、このＦＰ２Ｄ信号
はフレームパターン（Ｆ２）３ａが検出されるごとに１
パルス出力される。

【０００７】１４は第１サブフレーム２側の不一致検出
部であり、タイミング信号発生部１１からの信号ＦＰ１
とフレームパターン検出部１２からの信号ＦＰ１Ｄとを
比較して同期しているか調べ、同期はずれを検出した場
合には設定された同期保護に応じてクロック信号の出力
をハイレベル（オン）に固定して出力し、タイミング信
号発生部１１の分周動作を停止させ、その後、同期が復
帰すると、クロック信号の固定を解除して、タイミング
信号発生部１１の分周動作を再開させるものである。

【０００８】１５は第２サブフレーム３側の不一致検出
部であり、タイミング信号発生部１１からの信号ＦＰ２
とフレームパターン検出部１３からの信号ＦＰ２Ｄとを
比較して同期しているか調べ、同期はずれを検出した場
合には設定された同期保護に応じてクロック信号の出力
をハイレベル（オン）に固定して出力し、タイミング信
号発生部１１の分周動作を停止させ、その後、同期が復
帰すると、クロック信号の固定を解除して、タイミング
信号発生部１１の分周動作を再開させるものである。

【０００９】１６は不一致検出信号出力部であり、各不
一致検出部１４，１５からの出力信号の論理和をとり、
その結果を不一致検出信号として出力するＯＲゲート回
路を備えているものである。１７は同期保護部であり、
同期検出回数を設定し、不一致検出信号のローレベル
（オフ）信号（一致検出信号）を入力した回数が設定さ
れた同期検出回数に達するまではハイレベル信号を出力
して強制的にクロック禁止にさせ、同期検出回数に達し
た場合にはクロック禁止を解除するものである。

【００１０】１８はクロック抑止信号出力部であり、不
一致検出信号出力部１６からの不一致検出信号と同期保
護部１７からの出力信号との論理和をとり、その結果を
クロック抑止信号として出力するＯＲゲート回路を備え
ているものである。１９は、クロック信号出力部であ
り、入力端子からのクロック信号とクロック抑止信号出
力部１８からのクロック抑止信号との論理和をとり、そ
の結果をタイミング信号発生部１１へ出力するＯＲゲー
ト回路を備えているものである。

【００１１】第１サブフレーム２側の信号に対する波形
図（図９）によって動作例を説明すると、いま、フレー
ム周期（ｎビット長）の３周期目で、データの符号誤り
等により、フレームパターン（Ｆ１）が見だせなくなっ
てしまったとする。すると、タイミング信号発生部１１
では各フレーム周期で信号ＦＰ１を発生するが、フレー
ムパターン検出部１２ではフレームパターン（Ｆ１）検
出できないため、不一致検出部１４では同期はずれと判
定し、信号ＦＰ１をハイレベル（オン）に固定して同期
はずれ信号を出力する。

【００１２】この同期はずれ信号は不一致検出信号出力
部１６を経由して、クロック抑止信号出力部１８により
同期保護部１７からの出力信号との論理和がとられ、少
なくともいずれか一方により同期検出が必要とされる場
合にクロック抑止信号として出力される。クロック抑止
信号はクロック信号出力部１９においてクロック信号の
出力をハイレベル（オン）状態のままに保ち（クロック
の禁止）、タイミング信号発生部１１では分周動作を停
止させて、クロック抑止が解除されるまで信号ＦＰ１を
オン状態に保たせ、フレームパターン（Ｆ１）検出を続
行させる。

【００１３】その後、符号誤りが復旧し、フレームパタ
ーン（Ｆ１）が検出されるようになると、不一致検出部
１４は同期復帰と判定し、クロックの禁止を解除する。
第２サブフレーム３側のフレームパターン（Ｆ２）につ
いても同様である。

【００１４】

【発明が解決しようとする課題】上記従来の技術におい
ては、フレームパターン（Ｆ１，Ｆ２）２ａ，３ａは、
他のデータパターンには発生し得ないユニークなものに
しなければならないが、図１に示すフレームフォーマッ
トのように、フレームパターン（Ｆ１）２ａのｍビット
後にフレームパターン（Ｆ２）３ａが存在するようなパ
ターンは、データパターンには発生し得ないユニークな
ものになっているけれども、図８の構成のように、各フ
レームパターン（Ｆ１，Ｆ２）２ａ，３ａをそれぞれ個
別に検出するようにした場合では、疑似フレームパター
ンＱＦＰが発生したとみなされる場合が起こり、図１０
に示すように、不一致検出部１４，１５は信号ＦＰ１，
ＦＰ２があるときのみ、信号ＦＰ１Ｄ，ＦＰ２Ｄの有無
を判定し、信号ＦＰ１が無い時には信号ＦＰ１Ｄをマス
クするという動作が必要になる。

【００１５】このような信号ＦＰ１，ＦＰ２が無い時に
は信号ＦＰ１Ｄ，ＦＰ２Ｄをマスクする方式でハンティ
ング（フレームパターン検出）を行うことにすると、フ
レームパターンの検出はサブフレームのフレーム周期
（ｍビットおき）によって実行されるようになり、疑似
フレームパターンＱＦＰに振り回されて、正しいフレー
ムパターンＦＰをなかなか検出できず、同期復帰時間の
増大を招くという問題点があった。

【００１６】本発明は、上記従来の技術における前記問
題点を解消するためのものであり、そのための課題は、
同期復帰時間を短縮化するフレームパターン分散配置型
多重変換装置における同期方式を提供することにある。

【００１７】

【課題を解決するための手段】本発明は前記課題を達成
できるようにするために、図７に示すような分散配置さ
れたフレームパターンの同期を検出するフレームパター
ン分散配置型多重変換装置における同期方式を、図１，
２に示すように構成する。

【００１８】ここに、フレームパターン分散配置型多重
変換装置における同期方式においては、フレームパター
ン分散配置型多重変換装置のハンティング時において、
分散配置されたフレームパターン２ａ，２ｂの１つ（２
ａまたは２ｂ）を検出した時、次のフレームパターン２
ｂまたは２ａを設定されたデータ長の範囲内で検出する
までは、引き続き前記初めに検出したフレームパターン
２ａまたは２ｂを検出し続けることを特徴とする。

【００１９】また、フレームパターン分散配置型多重変
換装置における同期方式は、フレームパターン分散配置
型多重変換装置において、並列に設けた複数の同期検出
手段２０−１，２０−２，・・・，２０−ｎと、該同期
検出手段２０−１，２０−２，・・・，２０−ｎの外部
に、各同期検出手段２０−１，２０−２，・・・，２０
−ｎの少なくとも１つが異なる同期検出を行なうように
させるセレクタ手段３０とを備え、擬似フレームパター
ンの検出に起因する誤同期検出があった場合であって
も、早期にフレーム同期検出が実行されるようにしたこ
とを特徴とする。

【００２０】さらにまた、フレームパターン分散配置型
多重変換装置における同期方式は、フレームパターン分
散配置型多重変換装置において、並列に設けた複数の同
期検出手段２０−１，２０−２，・・・，２０−ｎと、
該同期検出手段２０−１，２０−２，・・・，２０−ｎ
の外部に、各同期検出手段２０−１，２０−２，・・
・，２０−ｎの少なくとも１つが異なる同期検出を行な
うようにさせるセレクタ手段３０とを備え、前記各同期
検出手段２０−１，２０−２，・・・，２０−ｎに、ク
ロック信号を入力してフレームパターンの配列に従った
タイミング信号を生成するフレームパターンタイミング
信号生成手段２１と、分散配置されたフレームパターン
を各サブフレーム毎に検出する複数のフレームパターン
検出手段２２，２３と、各サブフレーム毎に検出するフ
レームパターンの存在するタイミングに合わせてフレー
ムパターンが検出されるかを調べる複数のフレームパタ
ーン同期検出手段２４，２５と、フレームパターンが非
同期であることを検出された場合にクロック抑止し、フ
レームパターンが設定されたタイミングに同期していれ
ばクロック抑止を解除するクロック抑止手段２８とを設
けて、擬似フレームパターンによる誤った同期検出があ
った場合でも、早期にクロック抑止してフレーム同期検
出が続行されるようにしたことを特徴とする。

【００２１】さらにまた、フレームパターン分散配置型
多重変換装置における同期方式は、フレームパターン分
散配置型多重変換装置において、並列に設けた複数の同
期検出手段２０−１，２０−２，・・・，２０−ｎと、
該同期検出手段２０−１，２０−２，・・・，２０−ｎ
の外部に設けて、分散配置されたフレームパターンを各
サブフレーム毎に検出する複数のフレームパターン検出
手段２２，２３と、前記同期検出手段２０−１，２０−
２，・・・，２０−ｎの外部に設けて、前記各同期検出
手段２０−１，２０−２，・・・，２０−ｎの少なくと
も１つが異なる同期検出を行なうようにさせるセレクタ
手段３０とを備え、前記各同期検出手段２０−１，２０
−２，・・・，２０−ｎに、クロック信号を入力してフ
レームパターンの配列に従ったタイミング信号を生成す
るフレームパターンタイミング信号生成手段２１と、各
サブフレーム毎に検出するフレームパターンの存在する
タイミングに合わせてフレームパターンが検出されるか
を調べる複数のフレームパターン同期検出手段２４，２
５と、フレームパターンが非同期であることを検出され
た場合にクロック抑止し、フレームパターンが設定され
たタイミングに同期していればクロック抑止を解除する
クロック抑止手段２８とを設けて、擬似フレームパター
ンによる誤った同期検出があった場合でも、早期にクロ
ック抑止してフレーム同期検出が続行されるようにした
ことを特徴とする。

【００２２】そして、各フレームパターン分散配置型多
重変換装置における同期方式では、前記同期検出手段２
０−１，２０−２，・・・，２０−ｎの外部に、分離タ
イミングパルスを生成する分離タイミング信号発生手段
３１を独立させて設けたことを特徴とする。

【００２３】

【作用】このように構成したことにより、本発明のフレ
ームパターン分散配置型多重変換装置における同期方式
を適用すると、フレームパターン分散配置型多重変換装
置がフレーム同期をとる場合においては、分散配置され
たフレームパターン２ａ，２ｂの１つ（２ａまたは２
ｂ）を検出した時、次のフレームパターン２ｂまたは２
ａを設定されたデータ長の範囲内で検出するまでは、引
き続き前記初めに検出したフレームパターン２ａまたは
２ｂを検出し続けることにより、迅速かつ確実に分散配
置されたフレームパターン２ａ，２ｂを見出して、疑似
フレームパターンの存在等による誤同期検出を早期に脱
して、無用な検出動作を回避し、フレーム同期復帰時間
を短縮する。

【００２４】また、フレームパターン分散配置型多重変
換装置における同期方式は、同期検出手段２０−１，２
０−２，・・・，２０−ｎの外部に設けられた、各同期
検出手段２０−１，２０−２，・・・，２０−ｎの少な
くとも１つが異なる同期検出を行なうようにさせるセレ
クタ手段３０によって、擬似フレームパターンの検出に
起因する誤同期検出があった場合であっても、少なくと
も１つが擬似フレームパターン以外の検出結果を出し、
早期にフレーム同期検出が実行されるようにする。

【００２５】さらにまた、フレームパターン分散配置型
多重変換装置における同期方式は、並列に設けた複数の
同期検出手段２０−１，２０−２，・・・，２０−ｎ
が、セレクタ手段３０からの出力信号に従って少なくと
も１つが異なる同期検出を行ない、各同期検出手段２０
−１，２０−２，・・・，２０−ｎでは、フレームパタ
ーンタイミング信号生成手段２１がクロック信号を入力
してフレームパターンの配列に従ったタイミング信号を
生成し、複数のフレームパターン検出手段２２，２３が
分散配置されたフレームパターンを各サブフレーム毎に
検出し、複数のフレームパターン同期検出手段２４，２
５が各サブフレーム毎に検出するフレームパターンの存
在するタイミングに合わせてフレームパターンが検出さ
れるかを調べ、クロック抑止手段２８がフレームパター
ン非同期の場合にクロック抑止させ、フレームパターン
が設定されたタイミングに同期していればクロック抑止
を解除させて、擬似フレームパターンによる誤った同期
検出があった場合でも、早期にクロック抑止させてフレ
ーム同期検出を続行させる。

【００２６】さらにまた、フレームパターン分散配置型
多重変換装置における同期方式は、並列に設けた複数の
同期検出手段２０−１，２０−２，・・・，２０−ｎ
が、セレクタ手段３０からの出力信号に従って各同期検
出手段２０−１，２０−２，・・・，２０−ｎの少なく
とも１つが異なる同期検出を行なうようにし、複数のフ
レームパターン検出手段２２，２３がデータの中から各
サブフレーム毎に分散配置されたフレームパターンを検
出し、その検出されたフレームパターンを入力した各同
期検出手段２０−１，２０−２，・・・，２０−ｎで
は、フレームパターンタイミング信号生成手段２１がク
ロック信号を入力してフレームパターンの配列に従った
タイミング信号を生成し、複数のフレームパターン同期
検出手段２４，２５が各サブフレーム毎に検出するフレ
ームパターンの存在するタイミングに合わせてフレーム
パターンが検出されるかを調べ、クロック抑止手段２８
がフレームパターン非同期を検出した場合にクロック抑
止し、フレームパターンが設定されたタイミングに同期
していればクロック抑止を解除して、擬似フレームパタ
ーンによる誤った同期検出があった場合でも、早期にク
ロック抑止してフレーム同期検出を続行させる。

【００２７】そして、上記各フレームパターン分散配置
型多重変換装置における同期方式では、同期検出手段２
０−１，２０−２，・・・，２０−ｎの外部に、分離タ
イミングパルスを生成する分離タイミング信号発生手段
２１を独立させて設け、フレームパターン同期検出手段
２４，２５からの出力信号によって同期保護をかける場
合に、分離タイミング信号発生手段３１が複数の同期検
出手段２０−１，２０−２，・・・，２０−ｎから出力
される同期保護の最も長い信号に従って分離タイミング
信号を出力し、データの分離を実行させる。

【００２８】

【実施例】本発明における以下の実施例では複数の同期
回路を設けた場合について説明する。

【００２９】〔第１実施例の構成〕図３には、第１実施
例における分離タイミングを生成する分周回路（TIMGE
N）と、フレームパターンタイミング信号ＦＰ１，ＦＰ
２を生成する分周回路（1/n)とを、独立に設けたフレー
ムパターン分散配置型多重変換装置における同期方式の
構成を示す。

【００３０】ここに、４０は同期検出回路であって、デ
ータを分離するための分離タイミング信号を生成する回
路を独立した外部回路として接続させているものであ
る。この実施例では、ｎ個の同期検出回路４０−１，４
０−２，・・・，４０−ｎを並列に接続して用いる。４
１は分周回路（1/n)であって、外部からのクロック信号
（ＣＬＫ）を分周することにより、メインフレーム内の
ビット配列に該当するフレームパターンタイミング信号
ＦＰ１，ＦＰ２を生成して出力するものである。信号Ｆ
Ｐ１，ＦＰ２はそれぞれ、フレームフォーマット内のフ
レームパターン信号Ｆ１，Ｆ２に該当するタイミングパ
ルスになっている。

【００３１】４２は第１サブフレーム２側のフレームパ
ターン検出部（Ｆ１−ＤＥＴ）であり、入力された一定
ビット数のデータ信号について、その始めからＰビット
までがフレームパターン（Ｆ１）２ａであればＦＰ１Ｄ
信号を出力するもので、このＦＰ１Ｄ信号は、フレーム
パターン（Ｆ１）２ａが検出されるごとに１パルス出力
される。

【００３２】４３は第２サブフレーム３側のフレームパ
ターン検出部（Ｆ２−ＤＥＴ）であり、入力された一定
ビット数のデータ信号について、そのｍ＋１ビットから
ｍ＋Ｐビットまでがフレームパターン（Ｆ２）３ａであ
ればＦＰ２Ｄ信号を出力するもので、このＦＰ２Ｄ信号
はフレームパターン（Ｆ２）３ａが検出されるごとに１
パルス出力される。

【００３３】４４は第１サブフレーム２側をチェックす
る第１不一致検出部であり、分周回路４１からの信号Ｆ
Ｐ１とフレームパターン検出部４２からの信号ＦＰ１Ｄ
とを比較して同期しているか調べ、同期はずれを検出し
た場合には、ハイレベル（オン）に固定した信号を出力
する。同期を検出した場合には、フレームパターン検出
信号ＦＰ１を出力する。

【００３４】４５は第２サブフレーム３側をチェックす
る第２不一致検出部であり、分周回路４１からの信号Ｆ
Ｐ２とフレームパターン検出部１３からの信号ＦＰ２Ｄ
とを比較して同期しているか調べ、同期はずれを検出し
た場合にはハイレベル（オン）に固定した信号を出力す
る。同期を検出した場合には、フレームパターン検出信
号ＦＰ２を出力する。

【００３５】４６は不一致検出信号出力部としてのＯＲ
ゲート部であり、各（第１，第２）不一致検出部４４，
４５からの出力信号の論理和をとり、その結果を不一致
検出信号として出力するものである。４７はカウンタ等
からなる同期保護部であり、同期検出回数を設定し、一
致検出信号（不一致検出信号のローレベル）の入力回数
が、設定された同期検出回数に達するまでは分離タイミ
ング信号を出力させないようにするため、同期保護信号
の出力を抑えるものである。この同期保護部４７では、
一致検出信号の入力回数が設定した同期検出回数に達し
た場合には同期保護解除信号を出力する。

【００３６】４８はクロック抑止信号出力部としてのＯ
Ｒゲート部であり、ＯＲゲート部４６からの不一致検出
信号とセレクタ部５０（後述）からの出力信号との論理
和をとり、その結果をクロック抑止信号として出力する
ものである。このＯＲゲート部４８では、複数の同期検
出回路４０−１，４０−２，・・・，４０−ｎのいずれ
か１つでも不一致検出するとクロック抑止信号が出力さ
れて、クロック禁止状態にさせる。

【００３７】４９はクロック信号出力部としてのＯＲゲ
ート部であり、入力端子からのクロック信号とＯＲゲー
ト部４８からのクロック抑止信号との論理和をとり、そ
の結果を分周回路４１へ出力するものである。ここでは
クロック抑止信号が優先的に出力され、クロック抑止信
号が出力されると分周回路４１における分周動作が停止
される。

【００３８】５０は入力信号に対して特定の出力信号が
出力されるように設定値が定められているＲＯＭ等から
なるセレクタ部で、図４に例示されているように、或る
入力端子がローレベルになるとそれに対応した出力端子
がローレベルになり、さらにそれ以外の出力端子の最も
若い番号の端子がローレベルにされるように、出力レベ
ルが設定されているものである。このセレクタ部５０は
各同期検出回路４０−１，４０−２，・・・，４０−ｎ
の外部に独立して設けられるものであり、同期検出回路
４０−１，４０−２，・・・，４０−ｎと同数の入力端
子および出力端子が備えられている。

【００３９】５１はＯＲゲートからなる同期保護タイミ
ング設定回路であって、各同期検出回路４０−１，４０
−２，・・・，４０−ｎからの同期保護信号または同期
保護解除信号を入力して、それらの論理和をとり、その
結果を出力する。この同期保護タイミング設定回路５１
では各同期検出回路４０−１，４０−２，・・・，４０
−ｎのいずれかの同期保護部４７から同期保護解除信号
が出力された場合には、クロック信号の分周回路５３
（後述）への入力を可能にする。

【００４０】５２はＡＮＤゲートからなるクロック入力
ゲート回路であって、同期保護タイミング設定回路５１
からの出力信号とクロック入力端子からのクロック信号
との論理積をとり、その結果を出力する。５３は分離タ
イミング信号発生回路（ＴＩＭＧＥＮ）としてのクロッ
ク信号の分周回路であって、クロック入力ゲート回路５
２から入力されたクロック信号を分周して、フレームフ
ォーマットによって定められたデータを分離するための
分離タイミング信号を出力するものである。

【００４１】〔第１実施例の作用〕このように構成した
第１実施例においては、図５に示すように、データの中
にフレームパターンに似たパターンＦ１′，Ｆ２′があ
ったとして、このようなデータを同期検出する場合で
は、初期段階では第１サブフレーム２のフレームパター
ン（Ｆ１）２ａを探すため、クロック抑止信号出力部４
８からはクロック抑止信号が出力されており、分周回路
４１により分周されて出力されるフレームパターンタイ
ミング信号（ＦＰ１，ＦＰ２）のうち、第１のフレーム
パターンタイミング信号（ＦＰ１）がクロック禁止状態
にされて出力される。

【００４２】そして、第１不一致検出部４４においてフ
レームパターン２ａのタイミングで同期がチェックされ
た時、フレームパターン検出部４２から出力されるフレ
ームパターン検出信号（ＦＰ１Ｄ）のうち、最初のフレ
ームパターン（Ｆ１）２ａとの一致が見落とされ、次の
フレームパターン（Ｆ１′）２ａが同期一致とされたと
すると、この時にはフレームパターン検出信号（ＦＰ１
Ｄ）の立ち下がりに従って、分周回路４１のクロック禁
止状態が解除され、フレームパターンタイミング信号
（ＦＰ１）がローレベル（オフ）になる。

【００４３】それから、第１サブフレーム２の配列長に
該当するタイミングで第２サブフレーム３側のフレーム
パターン３ａを探す。しかし、この場合にはデータ中に
該当フレームパターンが見つからず、フレームパターン
検出部４３からのフレームパターン検出信号（ＦＰ２
Ｄ）がなく、第２不一致検出部４５では同期不一致とな
り、クロック抑止信号出力部４８からはクロック抑止信
号が出力されて、分周回路４１から出力される第２のフ
レームパターンタイミング信号（ＦＰ２）がハイレベル
（オン）にされたままクロック禁止状態にされる。

【００４４】そして、第２不一致検出部４５においてフ
レームパターン３ａのタイミングでチェックされ、フレ
ームパターン検出部４３から出力されるフレームパター
ン検出信号（ＦＰ２Ｄ）のうち、最初のフレームパター
ン（Ｆ２′）３ａとの一致が検出されて、同期一致とな
り、フレームパターン検出信号（ＦＰ２Ｄ）の立ち下が
りに従って、分周回路４１のクロック禁止状態が解除さ
れ、フレームパターンタイミング信号（ＦＰ２）がロー
レベル（オフ）になる。

【００４５】それからまた、第２サブフレーム３の配列
長に該当するタイミングで第１サブフレーム２側のフレ
ームパターン２ａを探す。しかし、この場合にはデータ
中に該当フレームパターンが見つからず、フレームパタ
ーン検出部４２からのフレームパターン検出信号（ＦＰ
１Ｄ）がなく、第１不一致検出部４４では同期不一致と
なり、クロック抑止信号出力部４８からはクロック抑止
信号が出力されて、分周回路４１から出力される第１の
フレームパターンタイミング信号（ＦＰ１）がハイレベ
ル（オン）にされたままクロック禁止状態にされる。

【００４６】そして、第１不一致検出部４４においてフ
レームパターン２ａのタイミングでチェックされ、フレ
ームパターン検出部４２から出力されるフレームパター
ン検出信号（ＦＰ１Ｄ）のうち、最初の（真正な）フレ
ームパターン（Ｆ１）２ａとの一致が検出されて、同期
一致となり、フレームパターン検出信号（ＦＰ１Ｄ）の
立ち下がりに従って、分周回路４１のクロック禁止状態
が解除され、フレームパターンタイミング信号（ＦＰ
１）がローレベル（オフ）になる。

【００４７】その後は、第１サブフレーム２の次は第２
サブフレーム３、第２サブフレーム３の次はまた第１サ
ブフレーム２と交互に、各サブフレーム３，２の配列長
に該当するタイミングで、各サブフレーム３，２の真正
なフレームパターン３ａ，２ａを探し、一度真正なフレ
ームパターン３ａ，２ａが見つかると、その後は正しく
フレームパターン２ａ，３ａが見つけられて行く。

【００４８】この時、セレクタ部５０では、例えば３つ
の同期検出回路４０−１，４０−２，４０−３が具備さ
れている多重変換装置とすると、図４に示すように、入
力端子（ＩＮ１，ＩＮ２，ＩＮ３）に入力される信号が
全部ハイレベル（オン）の場合では、出力端子（ＯＵＴ
１，ＯＵＴ２，ＯＵＴ３）からの出力信号は番号の最も
小さい出力端子（ＯＵＴ１）からはローレベル（オフ）
信号が出力され、他の出力端子（ＯＵＴ２，ＯＵＴ３）
からはハイレベル（オン）信号が出力される。

【００４９】また、入力端子（ＩＮ１，ＩＮ２，ＩＮ
３）への入力信号は、番号の最も小さい入力端子（ＩＮ
１）からはローレベル信号が入力され、他の入力端子
（ＩＮ２，ＩＮ３）からはハイレベル信号が入力される
場合では、出力端子（ＯＵＴ１，ＯＵＴ２，ＯＵＴ３）
からは番号の最も小さい出力端子（ＯＵＴ１）とその次
に小さい出力端子（ＯＵＴ２）とからローレベル（オ
フ）信号が出力され、残りの出力端子（ＯＵＴ３）から
はハイレベル信号が出力される。

【００５０】さらにまた、例えば、番号の最も小さい入
力端子（ＩＮ１）と次に番号の小さい入力端子（ＩＮ
２）からはローレベル信号が入力され、残りの入力端子
（ＩＮ３）からはハイレベル信号が入力される場合で
は、番号の最も小さい出力端子（ＯＵＴ１）と３番目に
小さい出力端子（ＯＵＴ３）とからローレベル（オフ）
信号が出力され、２番目に小さい出力端子（ＯＵＴ３）
からはハイレベル信号が出力される。

【００５１】このように、入力でローレベルになると、
その入力端子に対応した出力端子でもローレベルにな
り、さらにそれに加えて、それら以外の出力端子のいず
れか１つの出力端子もローレベルになる。この場合、残
り端子の内、最も番号の小さい端子がローレベルにされ
る。こうして、同一のフレームパターン検出信号（ＦＰ
１ＤまたはＦＰ２Ｄ）によって、複数の同期検出回路４
０−１，４０−２，・・・または４０−ｎが検出動作を
始めないように切り換える。

【００５２】〔第１実施例の効果〕このように第１実施
例では、フレームパターン２ａまたは３ａを探す際に、
サブフレーム２または３の配列長をこえる長さの不一致
検出を実行せずにクロック禁止をかけ、フレームパター
ン検出に移行させることができ、無用に長く同期復帰を
待たせることが無くなり、たとえ擬似フレームパターン
があったとしても、その擬似フレームパターンに振り回
されることなく同期復帰することができるようになり、
同期復帰時間を短縮することができて、処理時間が短縮
でき、処理性能を向上させることができる。

【００５３】〔第２実施例の構成〕図６は、第２実施例
におけるフレームパターン検出回路（Ｆ１ＤＥＴ，Ｆ２
ＤＥＴ）を複数の同期回路で共通使用するようにしたフ
レームパターン分散配置型多重変換装置における同期方
式の構成を示す図である。これによって回路規模の縮小
を計ることができるようになる。

【００５４】各同期検出回路６０−１，６０−２，・・
・，６０−ｎがフレームパターン検出回路（Ｆ１ＤＥ
Ｔ，Ｆ２ＤＥＴ）６１，６２を外部接続させたこと以外
は、第１実施例と同じである。フレームパターン検出回
路（Ｆ１ＤＥＴ）６１は、第１実施例におけるフレーム
パターン検出部４２と同じものであり、出力側が各同期
検出回路６０−１，６０−２，・・・，６０−ｎの不一
致検出部４４にそれぞれ接続される点が異なるだけであ
る。

【００５５】フレームパターン検出回路（Ｆ２ＤＥＴ）
６２は、第１実施例におけるフレームパターン検出部４
３と同じものであり、出力側が各同期検出回路６０−
１，６０−２，・・・，６０−ｎの不一致検出部４５に
それぞれ接続される点が異なるだけである。

【００５６】〔第２実施例の作用〕このように構成した
第２実施例においても、フレームパターン検出回路６
１，６２からの出力信号が共通に同期検出回路６０−
１，６０−２，・・・，６０−ｎへ入力され、その後の
動作については第１実施例と同様の動作を実行する。

【００５７】〔第２実施例の効果〕このように第２実施
例では、フレームパターン検出回路６１，６２を共通に
使用することによって、回路規模を縮小することができ
る。

【００５８】

【発明の効果】以上のように本発明では、フレームパタ
ーン分散配置型多重変換装置における同期方式を適用す
ると、フレームパターン分散配置型多重変換装置がフレ
ーム同期をとる場合に、分散配置されたフレームパター
ン２ａ，２ｂの１つ（２ａまたは２ｂ）を検出した時、
次のフレームパターン２ｂまたは２ａを設定されたデー
タ長の範囲内で検出するまでは、引き続き前記初めに検
出したフレームパターン２ａまたは２ｂを検出し続ける
ことができるようにしたことにより、分散配置されたフ
レームパターン２ａ，２ｂを迅速かつ確実に見つけ出
し、疑似フレームパターンの存在等による誤同期検出を
早期に脱して、無用な検出動作が回避でき、フレーム同
期復帰時間を短縮することができる。

【００５９】また、フレームパターン分散配置型多重変
換装置における同期方式は、同期検出手段２０−１，２
０−２，・・・，２０−ｎの外部に設けられた、各同期
検出手段２０−１，２０−２，・・・，２０−ｎの少な
くとも１つが異なる同期検出を行なうようにさせるセレ
クタ手段３０によって、擬似フレームパターンの検出に
起因する誤同期検出があった場合であっても、少なくと
も１つが擬似フレームパターン以外の検出結果を出し、
早期にフレーム同期検出が実行できるようにしたことに
よって、疑似フレームパターンの存在等による誤同期検
出を早期に脱することができ、無用な検出動作が回避で
きて、フレーム同期復帰時間を短縮できる。

【００６０】さらにまた、フレームパターン分散配置型
多重変換装置における同期方式は、並列に設けた複数の
同期検出手段２０−１，２０−２，・・・，２０−ｎ
が、セレクタ手段３０からの出力信号に従って少なくと
も１つが異なる同期検出を行ない、各同期検出手段２０
−１，２０−２，・・・，２０−ｎでは、フレームパタ
ーン非同期の場合にクロック抑止させ、フレームパター
ンが設定されたタイミングに同期していればクロック抑
止を解除させて、擬似フレームパターンによる誤った同
期検出があった場合でも、早期にクロック抑止させてフ
レーム同期検出を続行させることができるようにしたこ
とによって、疑似フレームパターンの存在等による誤同
期検出を早期に脱することができ、無用な検出動作が回
避できて、フレーム同期復帰時間を短縮できる。

【００６１】さらにまた、フレームパターン分散配置型
多重変換装置における同期方式は、並列に設けた複数の
同期検出手段２０−１，２０−２，・・・，２０−ｎ
が、セレクタ手段３０からの出力信号に従って各同期検
出手段２０−１，２０−２，・・・，２０−ｎの少なく
とも１つが異なる同期検出を行なうようにし、複数のフ
レームパターン検出手段２２，２３がデータから分散配
置されたフレームパターンを各サブフレーム毎に検出
し、その検出されたフレームパターンを入力した各同期
検出手段２０−１，２０−２，・・・，２０−ｎでは、
フレームパターン非同期を検出した場合にクロック抑止
し、フレームパターンが設定されたタイミングに同期し
ていればクロック抑止を解除して、擬似フレームパター
ンによる誤った同期検出があった場合でも、早期にクロ
ック抑止してフレーム同期検出を続行できるようにした
ことによって、疑似フレームパターンの存在等による誤
同期検出を早期に脱することができ、無用な検出動作が
回避できて、フレーム同期復帰時間を短縮できる。

【００６２】また、同期検出手段２０−１，２０−２，
・・・，２０−ｎの外部に共通に使用できるフレームパ
ターン検出手段２２，２３を設けたことにより、複数用
いる同期検出手段２０−１，２０−２，・・・，２０−
ｎの回路規模が縮小でき、装置構成が簡素化できる。

【００６３】そして、上記各フレームパターン分散配置
型多重変換装置における同期方式では、前記同期検出手
段２０−１，２０−２，・・・，２０−ｎの外部に、分
離タイミングパルスを生成する分離タイミング信号発生
手段３１を独立させて設け、前記フレームパターン同期
検出手段２４，２５からの出力信号によって同期保護を
かける場合に、分離タイミング信号発生手段３１が複数
の同期検出手段２０−１，２０−２，・・・，２０−ｎ
から出力される同期保護の最も長い信号に従って分離タ
イミング信号を出力し、データの分離を実行させること
ができる用にしたことによって、各同期検出手段２０−
１，２０−２，・・・，２０−ｎの回路規模が一層縮小
でき、装置構成がさらに簡素化できる。

【図面の簡単な説明】

【図１】本発明によるフレームパターン分散配置型多重
変換装置における同期方式の第１例を示す構成図であ
る。

【図２】本発明によるフレームパターン分散配置型多重
変換装置における同期方式の第２例を示す構成図であ
る。

【図３】第１実施例の構成図である。

【図４】第１実施例におけるセレクタ機能説明図であ
る。

【図５】第１実施例における動作を示すタイミングチャ
ートである。

【図６】第２実施例の構成図である。

【図７】フレームフォーマットを示す構成説明図であ
る。

【図８】従来装置の構成図である。

【図９】従来における第１サブフレーム側の出力波形説
明図である。

【図１０】従来におけるマスクをかける場合の出力波形
説明図である。

【符号の説明】

２０（２０−１，２０−２，・・・，２０−ｎ） 同期
検出手段 ２１ フレームパターンタイミング信号生成手段 ２２ （第１サブフレーム側に対する）フレームパター
ン検出手段 ２２ａ （第１サブフレーム側に対する）フレームパタ
ーン検出手段 ２３ （第２サブフレーム側に対する）フレームパター
ン検出手段 ２３ａ （第２サブフレーム側に対する）フレームパタ
ーン検出手段 ２４ （第１サブフレーム側に対する）フレームパター
ン同期検出手段 ２５ （第２サブフレーム側に対する）フレームパター
ン同期検出手段 ２６ 不一致検出信号出力手段 ２７ 同期保護手段 ２８ クロック抑止手段 ３０ セレクタ手段 ３１ 分離タイミング信号発生手段

Claims (5)

【特許請求の範囲】
1. 【請求項１】 フレームパターン分散配置型多重変換装
   置のハンティング時において、分散配置されたフレーム
   パターン（２ａ，２ｂ）の１つ（２ａまたは２ｂ）を検
   出した時、次のフレームパターン（２ｂまたは２ａ）を
   設定されたデータ長の範囲内で検出するまでは、引き続
   き前記初めに検出したフレームパターン（２ａまたは２
   ｂ）を検出し続けることを特徴とするフレームパターン
   分散配置型多重変換装置における同期方式。
2. 【請求項２】 フレームパターン分散配置型多重変換装
   置において、 並列に設けた複数の同期検出手段（２０−１，２０−
   ２，・・・，２０−ｎ）と、 該同期検出手段（２０−１，２０−２，・・・，２０−
   ｎ）の外部に、各同期検出手段（２０−１，２０−２，
   ・・・，２０−ｎ）の少なくとも１つが異なる同期検出
   を行なうようにさせるセレクタ手段（３０）とを備え、 擬似フレームパターンの検出に起因する誤同期検出があ
   った場合であっても、早期にフレーム同期検出が実行さ
   れるようにしたことを特徴とするフレームパターン分散
   配置型多重変換装置における同期方式。
3. 【請求項３】 フレームパターン分散配置型多重変換装
   置において、 並列に設けた複数の同期検出手段（２０−１，２０−
   ２，・・・，２０−ｎ）と、 該同期検出手段（２０−１，２０−２，・・・，２０−
   ｎ）の外部に、各同期検出手段（２０−１，２０−２，
   ・・・，２０−ｎ）の少なくとも１つが異なる同期検出
   を行なうようにさせるセレクタ手段（３０）とを備え、 前記各同期検出手段（２０−１，２０−２，・・・，２
   ０−ｎ）に、クロック信号を入力してフレームパターン
   の配列に従ったタイミング信号を生成するフレームパタ
   ーンタイミング信号生成手段（２１）と、 分散配置されたフレームパターンを各サブフレーム毎に
   検出する複数のフレームパターン検出手段（２２，２
   ３）と、 各サブフレーム毎に検出するフレームパターンの存在す
   るタイミングに合わせてフレームパターンが検出される
   かを調べる複数のフレームパターン同期検出手段（２
   ４，２５）と、 フレームパターンが非同期であることを検出された場合
   にクロック抑止し、フレームパターンが設定されたタイ
   ミングに同期していればクロック抑止を解除するクロッ
   ク抑止手段（２８）とを設けて、 擬似フレームパターンによる誤った同期検出があった場
   合でも、早期にクロック抑止してフレーム同期検出が続
   行されるようにしたことを特徴とするフレームパターン
   分散配置型多重変換装置における同期方式。
4. 【請求項４】 フレームパターン分散配置型多重変換装
   置において、 並列に設けた複数の同期検出手段（２０−１，２０−
   ２，・・・，２０−ｎ）と、 該同期検出手段（２０−１，２０−２，・・・，２０−
   ｎ）の外部に設けて、分散配置されたフレームパターン
   を各サブフレーム毎に検出する複数のフレームパターン
   検出手段（２２，２３）と、 前記同期検出手段（２０−１，２０−２，・・・，２０
   −ｎ）の外部に設けて、前記各同期検出手段（２０−
   １，２０−２，・・・，２０−ｎ）の少なくとも１つが
   異なる同期検出を行なうようにさせるセレクタ手段（３
   ０）とを備え、 前記各同期検出手段（２０−１，２０−２，・・・，２
   ０−ｎ）に、クロック信号を入力してフレームパターン
   の配列に従ったタイミング信号を生成するフレームパタ
   ーンタイミング信号生成手段（２１）と、 各サブフレーム毎に検出するフレームパターンの存在す
   るタイミングに合わせてフレームパターンが検出される
   かを調べる複数のフレームパターン同期検出手段（２
   ４，２５）と、 フレームパターンが非同期であることを検出された場合
   にクロック抑止し、フレームパターンが設定されたタイ
   ミングに同期していればクロック抑止を解除するクロッ
   ク抑止手段（２８）とを設けて、 擬似フレームパターンによる誤った同期検出があった場
   合でも、早期にクロック抑止してフレーム同期検出が続
   行されるようにしたことを特徴とするフレームパターン
   分散配置型多重変換装置における同期方式。
5. 【請求項５】 前記同期検出手段（２０−１，２０−
   ２，・・・，２０−ｎ）の外部に、分離タイミングパル
   スを生成する分離タイミング信号発生手段（３１）を独
   立させて設けたことを特徴とする請求項２，３，または
   ４記載のフレームパターン分散配置型多重変換装置にお
   ける同期方式。