JPH05251848A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPH05251848A JPH05251848A JP30170291A JP30170291A JPH05251848A JP H05251848 A JPH05251848 A JP H05251848A JP 30170291 A JP30170291 A JP 30170291A JP 30170291 A JP30170291 A JP 30170291A JP H05251848 A JPH05251848 A JP H05251848A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- solder
- manufacturing
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims abstract description 57
- 238000007747 plating Methods 0.000 claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 27
- 239000011889 copper foil Substances 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 230000000873 masking effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 配線密度を低下させることなく、電子部品の
実装に当たって印刷による半田ペーストの被着なども不
要な、表面実装用に好適するプリント配線板の製造方法
の提供を目的とする。 【構成】 絶縁性基板の主面に一体的に配設された導体
層を選択エッチングし、表面実装用パッドを含む所要の
パターンを形成するプリント配線板の製造方法におい
て、前記選択エッチングに当たり、少なくとも表面実装
用パッドに対応する領域面に電解半田めっきを施してお
くことを特徴とする。すなわち、本発明はソルダーレジ
ストで被覆されない面、換言すると将来電子部品を搭載
・実装するため露出させておく領域面に、一体的に配設
された導体層を共通的な給電リードとして利用し、予め
電解半田めっき層を選択的に形成しておく一方、この電
解半田めっき層をエッチングマスクとしても利用するこ
とを骨子とする。
実装に当たって印刷による半田ペーストの被着なども不
要な、表面実装用に好適するプリント配線板の製造方法
の提供を目的とする。 【構成】 絶縁性基板の主面に一体的に配設された導体
層を選択エッチングし、表面実装用パッドを含む所要の
パターンを形成するプリント配線板の製造方法におい
て、前記選択エッチングに当たり、少なくとも表面実装
用パッドに対応する領域面に電解半田めっきを施してお
くことを特徴とする。すなわち、本発明はソルダーレジ
ストで被覆されない面、換言すると将来電子部品を搭載
・実装するため露出させておく領域面に、一体的に配設
された導体層を共通的な給電リードとして利用し、予め
電解半田めっき層を選択的に形成しておく一方、この電
解半田めっき層をエッチングマスクとしても利用するこ
とを骨子とする。
Description
【0001】
【産業上の利用分野】本発明はプリント配線板の製造方
法に係り、特に表面実装用パッドを有するプリント配線
板の製造方法に関する。
法に係り、特に表面実装用パッドを有するプリント配線
板の製造方法に関する。
【0002】
【従来の技術】電子機器類の軽量化ないしコンパクト化
を目的として、回路機構の小形化なども図られている。
すなわち、プリント配線板面に所要の電子部品を実装し
て成る実装回路装置(実装回路ユニット)が、各種の電
子機器類で広く実用に供されつつあり、またこのため
に、高密度プリント配線板の開発も進められている。
を目的として、回路機構の小形化なども図られている。
すなわち、プリント配線板面に所要の電子部品を実装し
て成る実装回路装置(実装回路ユニット)が、各種の電
子機器類で広く実用に供されつつあり、またこのため
に、高密度プリント配線板の開発も進められている。
【0003】しかして、前記表面実装用の高密度プリン
ト配線板の製造方法としては、次のような手段が知られ
ている。
ト配線板の製造方法としては、次のような手段が知られ
ている。
【0004】(a) エッチングレジストとして、電解半田
めっき層を用いて選択エッチングを行い、導体回路を銅
(下地層)およびめっきされた半田(上層)の2層構造
に形成する半田めっきプリント配線板の製造方法。
めっき層を用いて選択エッチングを行い、導体回路を銅
(下地層)およびめっきされた半田(上層)の2層構造
に形成する半田めっきプリント配線板の製造方法。
【0005】(b) 表面実装用パッド領域以外の導体回路
パターン上に、ソルダーレジストをコーティングし、そ
の後ホットエアーレベリングによって、前記表面実装用
パッド領域面上に選択的に半田層形成するホットエアー
レベリングプリント配線板の製造方法。
パターン上に、ソルダーレジストをコーティングし、そ
の後ホットエアーレベリングによって、前記表面実装用
パッド領域面上に選択的に半田層形成するホットエアー
レベリングプリント配線板の製造方法。
【0006】(c) 表面実装用パッドを含む導体回路パタ
ーンの形成を、エッチングレジストパターンの被着、選
択エッチングおよびエッチングレジストパターンの剥離
によって、前記導体回路パターンを銅の1層構造とし、
ソルダーレジスト非被覆面にプリフラックスをコーティ
ングするプリフラックスプリント配線板の製造方法。 (d) 選択エッチングによって表面実装用パッドを含む導
体回路パターンを形成し、さらにソルダーレジストコー
ティング後、所要のパッドから給電用めっきリードを引
き出し、前記所要のパッド面上に選択的に電解半田層を
析出させる部分電解半田めっきプリント配線板の製造方
法。
ーンの形成を、エッチングレジストパターンの被着、選
択エッチングおよびエッチングレジストパターンの剥離
によって、前記導体回路パターンを銅の1層構造とし、
ソルダーレジスト非被覆面にプリフラックスをコーティ
ングするプリフラックスプリント配線板の製造方法。 (d) 選択エッチングによって表面実装用パッドを含む導
体回路パターンを形成し、さらにソルダーレジストコー
ティング後、所要のパッドから給電用めっきリードを引
き出し、前記所要のパッド面上に選択的に電解半田層を
析出させる部分電解半田めっきプリント配線板の製造方
法。
【0007】
【発明が解決しようとする課題】しかし、上記表面実装
用プリント配線板の製造方法には、実用上次のような問
題がある。
用プリント配線板の製造方法には、実用上次のような問
題がある。
【0008】先ず、(a) の半田めっきプリント配線板の
製造方法で得られるプリント配線板の場合は、導体回路
の細密化(配線の高密度化)に伴い、実装部品を半田付
けする際、ソルダーレジストで覆われた導体回路(パタ
ーン)部分において、半田ブリッジを起こし易いという
不都合がある。
製造方法で得られるプリント配線板の場合は、導体回路
の細密化(配線の高密度化)に伴い、実装部品を半田付
けする際、ソルダーレジストで覆われた導体回路(パタ
ーン)部分において、半田ブリッジを起こし易いという
不都合がある。
【0009】(b) のホットエアーレベリングプリント配
線板の製造方法で得られるプリント配線板の場合は、被
半田付け部以外がソルダーレジストで被覆されているた
め、半田ブリッジの起生は回避されるが、ホットエアー
レベリングされた半田(上層)の厚さが均一でないた
め、実装部品の半田付け不良が起こり易いという不都合
がある。
線板の製造方法で得られるプリント配線板の場合は、被
半田付け部以外がソルダーレジストで被覆されているた
め、半田ブリッジの起生は回避されるが、ホットエアー
レベリングされた半田(上層)の厚さが均一でないた
め、実装部品の半田付け不良が起こり易いという不都合
がある。
【0010】(c) のプリフラックスプリント配線板の製
造方法で得られるプリント配線板の場合も、被半田付け
部以外がソルダーレジストで被覆されているため、半田
ブリッジの起生は回避されるが、所要の電子部品を実装
するに先立って、表面実装用パッド面に印刷法などによ
って、半田ペーストを被着する必要があり、表面実装用
パッドが0.5mm 程度以下にピッチ化してくると、印刷に
よる半田ペーストの被着が困難となって量産に不適とな
る。
造方法で得られるプリント配線板の場合も、被半田付け
部以外がソルダーレジストで被覆されているため、半田
ブリッジの起生は回避されるが、所要の電子部品を実装
するに先立って、表面実装用パッド面に印刷法などによ
って、半田ペーストを被着する必要があり、表面実装用
パッドが0.5mm 程度以下にピッチ化してくると、印刷に
よる半田ペーストの被着が困難となって量産に不適とな
る。
【0011】(d) の部分電解半田めっきプリント配線板
の製造方法の場合は、電解半田めっき層を被覆するパッ
ドごとに、給電用めっきリードを引き出す必要があるた
め、回路パターンの配線密度が必然的に低下するという
問題がある。
の製造方法の場合は、電解半田めっき層を被覆するパッ
ドごとに、給電用めっきリードを引き出す必要があるた
め、回路パターンの配線密度が必然的に低下するという
問題がある。
【0012】本発明は上記事情に対処してなされたもの
で、配線密度を低下させることなく、電子部品の実装に
当たって印刷による半田ペーストの被着なども不要で、
表面実装用に好適するプリント配線板を容易に得ること
ができるプリント配線板の製造方法の提供を目的とす
る。
で、配線密度を低下させることなく、電子部品の実装に
当たって印刷による半田ペーストの被着なども不要で、
表面実装用に好適するプリント配線板を容易に得ること
ができるプリント配線板の製造方法の提供を目的とす
る。
【0013】
【課題を解決するための手段】本発明に係るプリント配
線板の製造方法は、絶縁性基板の主面に一体的に配設さ
れた導体層を選択エッチングし、表面実装用パッドを含
む所要のパターンを形成するプリント配線板の製造方法
において、前記選択エッチングに当たり、少なくとも表
面実装用パッドに対応する領域面に電解半田めっきを施
しておくことを特徴とする。
線板の製造方法は、絶縁性基板の主面に一体的に配設さ
れた導体層を選択エッチングし、表面実装用パッドを含
む所要のパターンを形成するプリント配線板の製造方法
において、前記選択エッチングに当たり、少なくとも表
面実装用パッドに対応する領域面に電解半田めっきを施
しておくことを特徴とする。
【0014】すなわち、本発明は選択的なエッチングに
よって所要の回路パターンを形成するに先立ち、ソルダ
ーレジストで被覆されない面、換言すると将来電子部品
を搭載・実装するため露出させておく領域面に予め電解
半田めっき層を選択的に形成しておくことを骨子とす
る。
よって所要の回路パターンを形成するに先立ち、ソルダ
ーレジストで被覆されない面、換言すると将来電子部品
を搭載・実装するため露出させておく領域面に予め電解
半田めっき層を選択的に形成しておくことを骨子とす
る。
【0015】
【作用】本発明に係るプリント配線板の製造方法におい
ては、後で少なくとも表面実装用パッドを含む所要の回
路パターンを構成するたとえば銅箔層を、共通的な給電
用リードとして利用し、少なくとも表面実装用パッドを
含む所要の領域面に、選択的に電解半田めっき層を被着
形成して、所要の回路パターンを形成する。つまり、将
来電子部品を搭載・実装するため露出させておくパッド
面などに、予め電解半田めっき層を選択的に被着形成す
るに当り、給電用リードを各別に取り出す必要もない。
したがって、配線密度を低下させることなく、また表面
実装用パッドが0.3mm 程度の狭ピッチの場合でも、所要
の半田層が設けられたプリント配線板を容易に得ること
ができる。
ては、後で少なくとも表面実装用パッドを含む所要の回
路パターンを構成するたとえば銅箔層を、共通的な給電
用リードとして利用し、少なくとも表面実装用パッドを
含む所要の領域面に、選択的に電解半田めっき層を被着
形成して、所要の回路パターンを形成する。つまり、将
来電子部品を搭載・実装するため露出させておくパッド
面などに、予め電解半田めっき層を選択的に被着形成す
るに当り、給電用リードを各別に取り出す必要もない。
したがって、配線密度を低下させることなく、また表面
実装用パッドが0.3mm 程度の狭ピッチの場合でも、所要
の半田層が設けられたプリント配線板を容易に得ること
ができる。
【0016】
【実施例】以下添付図を参照して本発明の実施例を説明
する。
する。
【0017】実施例1 図1(a) 〜(i) は本発明に係るプリント配線板の製造方
法の実施態様例を模式的に示した断面図である。先ず、
主面に銅箔層1が一体的に配設されたプリント配線板用
の積層板2を用意し、所要の箇所(位置)に孔明け加工
を施して電気的な接続用の孔3を形設する(図1(a)
)。前記孔明け加工した積層板2について、たとえば
化学銅めっき処理を施して、接続用の孔3の内壁面を含
む露出面に厚さ25μmm程度の銅めっき層4を被着・形成
する(図1(b) )。
法の実施態様例を模式的に示した断面図である。先ず、
主面に銅箔層1が一体的に配設されたプリント配線板用
の積層板2を用意し、所要の箇所(位置)に孔明け加工
を施して電気的な接続用の孔3を形設する(図1(a)
)。前記孔明け加工した積層板2について、たとえば
化学銅めっき処理を施して、接続用の孔3の内壁面を含
む露出面に厚さ25μmm程度の銅めっき層4を被着・形成
する(図1(b) )。
【0018】次いで、前記銅めっき層4を被着・形成し
た積層板2主面に、ドライフィルムをラミネートし、た
とえば第2図に平面的に示すようなパターンマスク5を
用いて露光、現像を行い半田レジスト用のマスキング6
をした(図1(c) )。なお、前記パターンマスク5にお
いて、5aは表面実装用パッドに対応する切欠部、5bはス
ルーホール対応する切欠部をそれぞれ示す。
た積層板2主面に、ドライフィルムをラミネートし、た
とえば第2図に平面的に示すようなパターンマスク5を
用いて露光、現像を行い半田レジスト用のマスキング6
をした(図1(c) )。なお、前記パターンマスク5にお
いて、5aは表面実装用パッドに対応する切欠部、5bはス
ルーホール対応する切欠部をそれぞれ示す。
【0019】上記により半田レジストマスキング6した
積層板2を、たとえばホウフッ酸系半田めっき浴に浸漬
し、前記積層板2の銅箔層1を給電用リードとして、電
解半田めっき処理を行い露出している面に厚さ10μmm程
度以上の半田めっき層7を被着形成した(図1(d) )。
しかる後、前記パターンマスク6を剥離、除去し(図1
(e) )、常套の手段であるティティング法によって所要
の回路パターンを形成した。つまり、パターンマスク6
を除去した面に、再びドライフィルムをラミネートし、
選択的な露光、現像を行いエッチング用パターンマスク
8を設け(図1(f) )、エッチング処理を施して露出し
ている銅箔層1を選択的にエッチング除去して表面実装
用パッドなど含む回路パターンを形成する(図1(g)
)。
積層板2を、たとえばホウフッ酸系半田めっき浴に浸漬
し、前記積層板2の銅箔層1を給電用リードとして、電
解半田めっき処理を行い露出している面に厚さ10μmm程
度以上の半田めっき層7を被着形成した(図1(d) )。
しかる後、前記パターンマスク6を剥離、除去し(図1
(e) )、常套の手段であるティティング法によって所要
の回路パターンを形成した。つまり、パターンマスク6
を除去した面に、再びドライフィルムをラミネートし、
選択的な露光、現像を行いエッチング用パターンマスク
8を設け(図1(f) )、エッチング処理を施して露出し
ている銅箔層1を選択的にエッチング除去して表面実装
用パッドなど含む回路パターンを形成する(図1(g)
)。
【0020】なお、前記エッチング用パターンマスク8
の形成に当たり、積層板2面は電解半田めっき層7が形
成された領域と電解半田めっき層7が形成されていない
領域とで段差が生じているため、たとえば第3図に平面
的に示すようなティアドロップを採用したマスクを用い
露光する。
の形成に当たり、積層板2面は電解半田めっき層7が形
成された領域と電解半田めっき層7が形成されていない
領域とで段差が生じているため、たとえば第3図に平面
的に示すようなティアドロップを採用したマスクを用い
露光する。
【0021】上記により表面実装用パッドなど含む回路
パターンを形成した後、エッチング用パターンマスク8
を剥離、除去し、露出した銅箔回路パターン領域、換言
する前記電解半田めっき層7の被着形成されていない領
域面に、電解半田めっき層7を成す半田めっきが流出す
るのを防止するため、ソルダーレジスト9を印刷、被着
した後(図1(h) )、いわゆるフュージング処理を行
い、前記ソルダーレジスト9を流動化ないし軟化させて
一様化することによって(図1(i) )、所望の表面実装
用に適するプリント配線板が得られる。
パターンを形成した後、エッチング用パターンマスク8
を剥離、除去し、露出した銅箔回路パターン領域、換言
する前記電解半田めっき層7の被着形成されていない領
域面に、電解半田めっき層7を成す半田めっきが流出す
るのを防止するため、ソルダーレジスト9を印刷、被着
した後(図1(h) )、いわゆるフュージング処理を行
い、前記ソルダーレジスト9を流動化ないし軟化させて
一様化することによって(図1(i) )、所望の表面実装
用に適するプリント配線板が得られる。
【0022】実施例2 図4(a) 〜(f) は本発明に係るプリント配線板の製造方
法の他の実施態様例を模式的に示した断面図である。先
ず、主面に厚さ 6〜 9μm の銅箔層1が一体的に配設さ
れたプリント配線板用の積層板2を用意し、所要の箇所
(位置)に孔明け加工を施して電気的な接続用の孔3を
形設する。次いで、前記孔明け加工した積層板2の銅箔
層1面にドライフィルムをラミネートし(図4(a) )、
このドライフィルムについて露光・現像を行い、少なく
とも表面実装用パッド領域を含む回路パターンに銅箔層
1面を露出させた後、化学銅めっき処理・電気銅めっき
処理により、接続用の孔3の内壁面を含む露出面に厚さ
25μm 程度の銅層4を肉盛りしてから、前記マスクとし
て機能させたドライフィルムを剥離・除去した(図4
(b) )。
法の他の実施態様例を模式的に示した断面図である。先
ず、主面に厚さ 6〜 9μm の銅箔層1が一体的に配設さ
れたプリント配線板用の積層板2を用意し、所要の箇所
(位置)に孔明け加工を施して電気的な接続用の孔3を
形設する。次いで、前記孔明け加工した積層板2の銅箔
層1面にドライフィルムをラミネートし(図4(a) )、
このドライフィルムについて露光・現像を行い、少なく
とも表面実装用パッド領域を含む回路パターンに銅箔層
1面を露出させた後、化学銅めっき処理・電気銅めっき
処理により、接続用の孔3の内壁面を含む露出面に厚さ
25μm 程度の銅層4を肉盛りしてから、前記マスクとし
て機能させたドライフィルムを剥離・除去した(図4
(b) )。
【0023】その後、前記銅めっき層4を肉盛りした積
層板2主面に、再びドライフィルムをラミネートし、露
光・現像を行い表面実装用パッド5a′やスルホール5b′
に対応する領域面を選択的に露出させた半田レジストマ
スキング6する(図4(c) )。上記により半田レジスト
マスキング6した積層板2を、たとえばホウフッ酸系半
田めっき浴に浸漬し、前記積層板2の回路パターンを形
成する銅箔層1を給電用リードとして、電解半田めっき
処理を行い露出している面に厚さ10μmm程度以上の電解
半田めっき層7を被着形成した(図4(d) )。
層板2主面に、再びドライフィルムをラミネートし、露
光・現像を行い表面実装用パッド5a′やスルホール5b′
に対応する領域面を選択的に露出させた半田レジストマ
スキング6する(図4(c) )。上記により半田レジスト
マスキング6した積層板2を、たとえばホウフッ酸系半
田めっき浴に浸漬し、前記積層板2の回路パターンを形
成する銅箔層1を給電用リードとして、電解半田めっき
処理を行い露出している面に厚さ10μmm程度以上の電解
半田めっき層7を被着形成した(図4(d) )。
【0024】しかる後、前記半田レジストマスキング6
を剥離、除去してから、前記形成した電解半田めっき層
7をマスクとして、表面が露出している銅箔層1および
めっきによって肉盛りした銅層4の一部(銅箔層1と同
じ厚さ)を、エッチング除去する(図4(e) )。このエ
ッチング処理によって、表面が露出していた薄い銅箔層
1が全体的に選択除去される一方、めっき銅層4を肉盛
りした所要の回路パターンは、25μm 程度の厚さの導体
で形成されることになる。
を剥離、除去してから、前記形成した電解半田めっき層
7をマスクとして、表面が露出している銅箔層1および
めっきによって肉盛りした銅層4の一部(銅箔層1と同
じ厚さ)を、エッチング除去する(図4(e) )。このエ
ッチング処理によって、表面が露出していた薄い銅箔層
1が全体的に選択除去される一方、めっき銅層4を肉盛
りした所要の回路パターンは、25μm 程度の厚さの導体
で形成されることになる。
【0025】上記により表面実装用パッドなど含む回路
パターンを形成した後、露出した銅箔回路パターン領
域、換言する前記電解半田めっき層7の被着形成されて
いない領域面に、電解半田めっき層7を成す半田めっき
が流出するのを防止するため、ソルダーレジスト9を印
刷、被着した後、いわゆるフュージング処理を行い、前
記ソルダーレジスト9を流動化ないし軟化させて一様化
することによって(図4(f) )、所望の表面実装用に適
するプリント配線板が得られる。
パターンを形成した後、露出した銅箔回路パターン領
域、換言する前記電解半田めっき層7の被着形成されて
いない領域面に、電解半田めっき層7を成す半田めっき
が流出するのを防止するため、ソルダーレジスト9を印
刷、被着した後、いわゆるフュージング処理を行い、前
記ソルダーレジスト9を流動化ないし軟化させて一様化
することによって(図4(f) )、所望の表面実装用に適
するプリント配線板が得られる。
【0026】なお、上記においては回路パターンを銅箔
層の選択的なエッチングによって形成したが、他の導電
性金属層種のの選択的なエッチングによって形成しても
よく、さらに片面型もしくは多層配線型であっても勿論
よい。
層の選択的なエッチングによって形成したが、他の導電
性金属層種のの選択的なエッチングによって形成しても
よく、さらに片面型もしくは多層配線型であっても勿論
よい。
【0027】
【発明の効果】上記したように本発明に係るプリント配
線板の製造方法によれば、繁雑な操作を要せずに高密度
の実装が可能で、かつ配線密度も高いプリント配線板を
容易に得ることができる。すなわち、被選択エッチング
導電金属層を給電用リードとし、表面実装用パッドなど
の面に、電解半田めっき層を形成する方式を採っている
ため、給電用リードを別設する必要もなくなり操作が簡
略化するばかりでなく、またその分、配線密度の低下も
回避される。しかして、表面実装用パッドをたとえば0.
3mm 以下の狭ピッチに設定することが可能で、またその
場合でも厚さ10μm 以上の電解半田めっき層を被着形成
し得るため、実装に当たっての半田付け機能を十分に保
持・発揮する。
線板の製造方法によれば、繁雑な操作を要せずに高密度
の実装が可能で、かつ配線密度も高いプリント配線板を
容易に得ることができる。すなわち、被選択エッチング
導電金属層を給電用リードとし、表面実装用パッドなど
の面に、電解半田めっき層を形成する方式を採っている
ため、給電用リードを別設する必要もなくなり操作が簡
略化するばかりでなく、またその分、配線密度の低下も
回避される。しかして、表面実装用パッドをたとえば0.
3mm 以下の狭ピッチに設定することが可能で、またその
場合でも厚さ10μm 以上の電解半田めっき層を被着形成
し得るため、実装に当たっての半田付け機能を十分に保
持・発揮する。
【図1】(a) 〜(i) は本発明に係るプリント配線板の製
造方法の実施態様例を模式的に示す断面図。
造方法の実施態様例を模式的に示す断面図。
【図2】本発明に係るプリント配線板の製造方法におい
て用いるマスクパターン例を示す平面図。
て用いるマスクパターン例を示す平面図。
【図3】本発明に係るプリント配線板の製造方法におい
て用いるマスクパターン例を示す平面図。
て用いるマスクパターン例を示す平面図。
【図4】(a) 〜(f) は本発明に係るプリント配線板の製
造方法の他の実施態様例を模式的に示す断面図。
造方法の他の実施態様例を模式的に示す断面図。
1…銅箔層 2…積層板 3…接続用の孔 4…
銅めっき層 5…パターンマスク 5a…実装用パッ
ド対応切欠部 5a′…実装用パッド 5b…スルホー
ル対応切欠部 5b′…スルホール 6…半田レジス
トマスク 7…電解半田めっき層 8…エッチング
用パターンマスク 9…ソルダーレジスト
銅めっき層 5…パターンマスク 5a…実装用パッ
ド対応切欠部 5a′…実装用パッド 5b…スルホー
ル対応切欠部 5b′…スルホール 6…半田レジス
トマスク 7…電解半田めっき層 8…エッチング
用パターンマスク 9…ソルダーレジスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年3月17日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図2】
【図3】
【図4】
【図1】
Claims (1)
- 【請求項1】 絶縁性基板の主面に一体的に配設された
導体層を選択エッチングし、表面実装用パッドを含む所
要のパターンを形成するプリント配線板の製造方法にお
いて、 前記選択エッチングに当たり、少なくとも表面実装用パ
ッドに対応する領域面に電解半田めっきを施しておくこ
とを特徴とするプリント配線板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33558690 | 1990-11-30 | ||
JP2-335586 | 1990-11-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05251848A true JPH05251848A (ja) | 1993-09-28 |
Family
ID=18290244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30170291A Withdrawn JPH05251848A (ja) | 1990-11-30 | 1991-11-18 | プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05251848A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308576A (ja) * | 1997-01-10 | 1998-11-17 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP2011082240A (ja) * | 2009-10-05 | 2011-04-21 | Sony Chemical & Information Device Corp | 回路基板の製造方法 |
-
1991
- 1991-11-18 JP JP30170291A patent/JPH05251848A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308576A (ja) * | 1997-01-10 | 1998-11-17 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
US6986917B2 (en) | 1997-01-10 | 2006-01-17 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
US7594320B2 (en) | 1997-01-10 | 2009-09-29 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
US7765692B2 (en) | 1997-01-10 | 2010-08-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
JP2011082240A (ja) * | 2009-10-05 | 2011-04-21 | Sony Chemical & Information Device Corp | 回路基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3361556B2 (ja) | 回路配線パタ−ンの形成法 | |
US4720324A (en) | Process for manufacturing printed circuit boards | |
US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
JPH05251848A (ja) | プリント配線板の製造方法 | |
JP2804084B2 (ja) | ブリント配線板及びその製造方法 | |
JPH08107263A (ja) | プリント配線板の製造方法 | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
JP2700259B2 (ja) | プリント配線板における凹所を有する半田層の形成方法 | |
JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
JP3130707B2 (ja) | プリント基板およびその製造方法 | |
JPH04355994A (ja) | プリント配線板の製造方法 | |
KR20030042873A (ko) | 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 | |
JPH01196196A (ja) | プリント配線板における半田層の形成方法 | |
JPH05335723A (ja) | プリント配線板の製造方法 | |
JPH05335722A (ja) | プリント配線板の製造方法 | |
JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
JPH06252529A (ja) | プリント配線板の製造方法 | |
JPH0927665A (ja) | 定抵抗可撓性回路基板及びその製造方法 | |
JPH06112628A (ja) | 配線パターンを有する回路基板の製造方法 | |
JPH05259609A (ja) | プリント配線板の製造方法 | |
JPS5819154B2 (ja) | スル−ホ−ルプリント板の製造方法 | |
JPH04282887A (ja) | プリント配線板の製造方法 | |
JPH03225894A (ja) | プリント配線板の製造方法 | |
JPH0730233A (ja) | プリント配線板の製造方法 | |
JPH0548249A (ja) | プリント配線板の表面処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |