JPH052501A - 現用予備切替えタイミング制御装置 - Google Patents
現用予備切替えタイミング制御装置Info
- Publication number
- JPH052501A JPH052501A JP3181870A JP18187091A JPH052501A JP H052501 A JPH052501 A JP H052501A JP 3181870 A JP3181870 A JP 3181870A JP 18187091 A JP18187091 A JP 18187091A JP H052501 A JPH052501 A JP H052501A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- unit
- timing
- signal
- switching command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 現用予備の切替え時に、切替えタイミングの
ずれに起因する伝送データの抜けや衝突を防止する。 【構成】 自ユニット1への切替え指令信号aと他ユニ
ット2から通知された切替え指令信号bとの一致、不一
致をゲート62で判定し、遅い方の信号タイミングに同
期して切替えタイミングeを、ラッチ回路63で発生さ
せる。 【効果】 現用予備の両ユニット共に、遅い方の切替え
指令信号のタイミングに同期して切替えタイミングを発
生するので、同期して切替えが行われ、データ抜けや衝
突は生じない。
ずれに起因する伝送データの抜けや衝突を防止する。 【構成】 自ユニット1への切替え指令信号aと他ユニ
ット2から通知された切替え指令信号bとの一致、不一
致をゲート62で判定し、遅い方の信号タイミングに同
期して切替えタイミングeを、ラッチ回路63で発生さ
せる。 【効果】 現用予備の両ユニット共に、遅い方の切替え
指令信号のタイミングに同期して切替えタイミングを発
生するので、同期して切替えが行われ、データ抜けや衝
突は生じない。
Description
【0001】
【技術分野】本発明は現用予備切替えタイミング制御装
置に関し、特にソフトウェア制御により冗長構成のユニ
ットの現用予備状態の切替えを制御する現用予備切替え
タイミング制御装置に関するものである。
置に関し、特にソフトウェア制御により冗長構成のユニ
ットの現用予備状態の切替えを制御する現用予備切替え
タイミング制御装置に関するものである。
【0002】
【従来技術】従来のかかる装置の構成を図3に示す。ソ
フトウェア制御部3により冗長構成とされた2つのユニ
ットの現用予備状態を切替える指令信号が夫々独立に生
成されて各ユニット内の対応出力ポート4,5に夫々保
持される。この出力ポート4,5はこの保持信号をその
まま現用予備切替え信号10,20として送出するよう
になっている。
フトウェア制御部3により冗長構成とされた2つのユニ
ットの現用予備状態を切替える指令信号が夫々独立に生
成されて各ユニット内の対応出力ポート4,5に夫々保
持される。この出力ポート4,5はこの保持信号をその
まま現用予備切替え信号10,20として送出するよう
になっている。
【0003】この様な従来構成ではソフトウェア制御部
3より送出される現用予備切替え指令信号がソフトウェ
ア処理により生成され送出されるようになっている。よ
って、この切替え指令信号が全く同一のタイミングで生
成されることはなく、タイミング的にずれることがあ
る。
3より送出される現用予備切替え指令信号がソフトウェ
ア処理により生成され送出されるようになっている。よ
って、この切替え指令信号が全く同一のタイミングで生
成されることはなく、タイミング的にずれることがあ
る。
【0004】例えば、現用ユニットを予備ユニットに切
替えるタイミングが早く生成され、予備ユニットを現用
ユニットに切替えるタイミングが遅ければ、伝送される
データの抜けが生じる。また、逆であれば、データの衝
突が生じることになり、不都合である。
替えるタイミングが早く生成され、予備ユニットを現用
ユニットに切替えるタイミングが遅ければ、伝送される
データの抜けが生じる。また、逆であれば、データの衝
突が生じることになり、不都合である。
【0005】
【発明の目的】本発明の目的は、現用予備の切替えタイ
ミングを同時に制御して、伝送データの抜けや衝突を防
止するようにした現用予備切替えタイミング制御装置を
提供することである。
ミングを同時に制御して、伝送データの抜けや衝突を防
止するようにした現用予備切替えタイミング制御装置を
提供することである。
【0006】
【発明の構成】本発明によれば、冗長構成の2つのユニ
ットの現用予備状態を、外部から互いに独立して生成さ
れた切替え指令信号に応答して切替える現用予備切替え
タイミング制御装置であって、自ユニットへの切替え指
令信号を保持しつつこれを他ユニットへ通知する手段
と、自ユニットへの切替え指令信号と他ユニットから通
知された切替え指令信号とのうち、切替え指令タイミン
グが遅い方のタイミングに同期して切替え指令を発生す
る手段とを、各ユニットに設けたことを特徴とする現用
予備切替えタイミング制御装置が得られる。
ットの現用予備状態を、外部から互いに独立して生成さ
れた切替え指令信号に応答して切替える現用予備切替え
タイミング制御装置であって、自ユニットへの切替え指
令信号を保持しつつこれを他ユニットへ通知する手段
と、自ユニットへの切替え指令信号と他ユニットから通
知された切替え指令信号とのうち、切替え指令タイミン
グが遅い方のタイミングに同期して切替え指令を発生す
る手段とを、各ユニットに設けたことを特徴とする現用
予備切替えタイミング制御装置が得られる。
【0007】
【実施例】次に、本発明の実施例を図面を参照しつつ詳
細に説明する。
細に説明する。
【0008】図1は本発明の実施例のブロック図であ
り、図3と同等部分は同一符号により示す。ソフトウェ
ア制御部3からの各ユニット1,2に対する切替え指令
信号a,bは夫々出力ポート4,5にラッチされてその
ままの形で対応する切替えタイミング制御部6,7へ供
給される。
り、図3と同等部分は同一符号により示す。ソフトウェ
ア制御部3からの各ユニット1,2に対する切替え指令
信号a,bは夫々出力ポート4,5にラッチされてその
ままの形で対応する切替えタイミング制御部6,7へ供
給される。
【0009】このラッチ出力は同時に他ユニットへ通知
されるべく、他ユニットの切替えタイミング制御部6,
7へも供給されている。
されるべく、他ユニットの切替えタイミング制御部6,
7へも供給されている。
【0010】ユニット1内の切替えタイミング制御部6
は、他ユニット2から通知された切替え指令信号bを反
転するインバータ61と、このインバータ61の出力c
と出力ポート4の出力信号aとを排他的論理和処理する
エクスクルーシブオアゲート62と、このゲート出力d
のタイミングで出力ポート4の出力信号aをラッチする
ラッチ回路63とからなり、このラッチ出力eがユニッ
ト1の切替えタイミング信号となる。
は、他ユニット2から通知された切替え指令信号bを反
転するインバータ61と、このインバータ61の出力c
と出力ポート4の出力信号aとを排他的論理和処理する
エクスクルーシブオアゲート62と、このゲート出力d
のタイミングで出力ポート4の出力信号aをラッチする
ラッチ回路63とからなり、このラッチ出力eがユニッ
ト1の切替えタイミング信号となる。
【0011】ユニット2内の切替えタイミング制御部7
は、同様に他ユニット1から通知された切替え指令信号
aを反転するインバータ71と、このインバータ71の
出力fと出力ポート5の出力信号bとを排他的論理和処
理するエクスクルーシブオアゲート72と、このゲート
出力gのタイミングで出力ポート5の出力信号bをラッ
チするラッチ回路73とからなり、このラッチ出力hが
ユニット2の切替えタイミング信号となる。
は、同様に他ユニット1から通知された切替え指令信号
aを反転するインバータ71と、このインバータ71の
出力fと出力ポート5の出力信号bとを排他的論理和処
理するエクスクルーシブオアゲート72と、このゲート
出力gのタイミングで出力ポート5の出力信号bをラッ
チするラッチ回路73とからなり、このラッチ出力hが
ユニット2の切替えタイミング信号となる。
【0012】図2は図1のブロックの各部動作タイミン
グチャートであり、(a)〜(h)は図1のブロックの
a〜hの各波形を夫々対応して示している。
グチャートであり、(a)〜(h)は図1のブロックの
a〜hの各波形を夫々対応して示している。
【0013】時刻T1 において出力ポート4は現用状
態、出力ポート5は予備状態を示すソフトウェア制御部
3からの切替え指令信号を保持している。このときソフ
トウェア制御部3からユニット1へ予備状態を示す信
号、ユニット2へは現用状態を示す信号が夫々送出され
るとき、それらの信号はソフトウェア処理により送出さ
れる信号であるため、同時に出力ポート4〜5に信号を
送出することができない。
態、出力ポート5は予備状態を示すソフトウェア制御部
3からの切替え指令信号を保持している。このときソフ
トウェア制御部3からユニット1へ予備状態を示す信
号、ユニット2へは現用状態を示す信号が夫々送出され
るとき、それらの信号はソフトウェア処理により送出さ
れる信号であるため、同時に出力ポート4〜5に信号を
送出することができない。
【0014】つまり出力ポート4〜5にはソフトウェア
制御部3からの切替え信号が、図2に示す如くある時間
差T2 〜T3 をもって送出されることになる。よって、
ユニット1に対する予備状態を示す信号がT2 の時間
に、ユニット2に対する現用状態を示す信号がT3 の時
間に送出されることになる。
制御部3からの切替え信号が、図2に示す如くある時間
差T2 〜T3 をもって送出されることになる。よって、
ユニット1に対する予備状態を示す信号がT2 の時間
に、ユニット2に対する現用状態を示す信号がT3 の時
間に送出されることになる。
【0015】ここで、タイミング制御回路6においてユ
ニット2の現用予備切替え信号の反転信号cと出力ポー
ト4の保持信号出力aの排他的論理和信号dをとり、こ
の排他的論理和信号dの論理にて出力ポート4の出力信
号aを通過保持させることで、ユニット1の現用予備切
替え信号eがタイミング制御されて送出される。
ニット2の現用予備切替え信号の反転信号cと出力ポー
ト4の保持信号出力aの排他的論理和信号dをとり、こ
の排他的論理和信号dの論理にて出力ポート4の出力信
号aを通過保持させることで、ユニット1の現用予備切
替え信号eがタイミング制御されて送出される。
【0016】ユニット2も同様にタイミング制御回路5
においてユニット1の現用予備切替え信号の反転信号f
と出力ポート5の保持信号出力bの排他的論理信号gを
とり、この排他的論理和信号gの論理にて出力ポート5
の出力信号bを通過保持させることで、ユニット2の現
用予備切替え信号hがタイミング制御されて送出される
のである。
においてユニット1の現用予備切替え信号の反転信号f
と出力ポート5の保持信号出力bの排他的論理信号gを
とり、この排他的論理和信号gの論理にて出力ポート5
の出力信号bを通過保持させることで、ユニット2の現
用予備切替え信号hがタイミング制御されて送出される
のである。
【0017】信号gと信号hとは同一のタイミングの信
号であるから、ユニット1とユニット2の現用予備切替
えは同時に行われることになるのである。
号であるから、ユニット1とユニット2の現用予備切替
えは同時に行われることになるのである。
【0018】切替えタイミング制御部6,7では、自ユ
ニットへの切替え指令信号と他ユニットから通知された
切替え指令信号とを、タイミング的に比較して、遅い方
のタイミングに同期して同一の切替えタイミングを生成
するようにしていることになる。
ニットへの切替え指令信号と他ユニットから通知された
切替え指令信号とを、タイミング的に比較して、遅い方
のタイミングに同期して同一の切替えタイミングを生成
するようにしていることになる。
【0019】
【発明の効果】以上の如く、本発明によれば、各々異な
るタイミングの現用予備切替え指令信号を、最も遅いタ
イミングの位相に合わせて系全体の切替えを行うように
しているので、現用予備切替え時の伝送データの抜けや
衝突がなくなるという効果がある。
るタイミングの現用予備切替え指令信号を、最も遅いタ
イミングの位相に合わせて系全体の切替えを行うように
しているので、現用予備切替え時の伝送データの抜けや
衝突がなくなるという効果がある。
【図1】本発明の実施例の回路ブロック図である。
【図2】本発明の実施例の動作を示す各部信号波形図で
ある。
ある。
【図3】従来の現用予備切替えタイミング制御装置の構
成を示すブロック図である。
成を示すブロック図である。
1,2 ユニット 3 ソフトウェア制御部 4,5 出力ポート 6,7 切替えタイミング制御部
Claims (1)
- 【特許請求の範囲】 【請求項1】 冗長構成の2つのユニットの現用予備状
態を、外部から互いに独立して生成された切替え指令信
号に応答して切替える現用予備切替えタイミング制御装
置であって、自ユニットへの切替え指令信号を保持しつ
つこれを他ユニットへ通知する手段と、自ユニットへの
切替え指令信号と他ユニットから通知された切替え指令
信号とのうち、切替え指令タイミングが遅い方のタイミ
ングに同期して切替え指令を発生する手段とを、各ユニ
ットに設けたことを特徴とする現用予備切替えタイミン
グ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3181870A JPH052501A (ja) | 1991-06-26 | 1991-06-26 | 現用予備切替えタイミング制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3181870A JPH052501A (ja) | 1991-06-26 | 1991-06-26 | 現用予備切替えタイミング制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH052501A true JPH052501A (ja) | 1993-01-08 |
Family
ID=16108291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3181870A Pending JPH052501A (ja) | 1991-06-26 | 1991-06-26 | 現用予備切替えタイミング制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH052501A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5549371A (en) * | 1994-02-09 | 1996-08-27 | Nippondenso Co., Ltd. | Braking force controller and control method for electric car |
US5654887A (en) * | 1993-10-08 | 1997-08-05 | Nippondenso Co., Ltd. | Braking force controller for electric vehicle |
US9914160B2 (en) | 2013-03-15 | 2018-03-13 | Novelis Inc. | Methods for forming a work roll and a dulled gloss finish on a metal substrate |
-
1991
- 1991-06-26 JP JP3181870A patent/JPH052501A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654887A (en) * | 1993-10-08 | 1997-08-05 | Nippondenso Co., Ltd. | Braking force controller for electric vehicle |
US5549371A (en) * | 1994-02-09 | 1996-08-27 | Nippondenso Co., Ltd. | Braking force controller and control method for electric car |
US9914160B2 (en) | 2013-03-15 | 2018-03-13 | Novelis Inc. | Methods for forming a work roll and a dulled gloss finish on a metal substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH052501A (ja) | 現用予備切替えタイミング制御装置 | |
KR0141292B1 (ko) | 전전자 교환기에 있어서 이중화 제어회로 | |
JPH04174012A (ja) | クロック供給装置 | |
JPH01204169A (ja) | バス転送制御方式 | |
JP3429790B2 (ja) | 共通バスの時分割制御装置 | |
JPH06266609A (ja) | マイクロコンピュータ | |
JPH10173515A (ja) | Fpga装置 | |
JPS63245510A (ja) | クロツク切替回路 | |
JPS63282820A (ja) | クロック信号切換え方式 | |
JPH04138728A (ja) | 現用・予備切替方式 | |
SU646326A2 (ru) | Система дл обмена данными управл ющей вычислительной машины с периферийным устройством | |
JPH0457134A (ja) | バス制御方式 | |
JPS6320798A (ja) | リフレツシユ自動切替制御方式 | |
JPH0728239B2 (ja) | 切替回路 | |
JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
JPS6247723A (ja) | 同期回路における切換方式 | |
JPH06266658A (ja) | マルチプロセッサ用バスシステム | |
JPH0297139A (ja) | 光送信器の冗長切替方式 | |
JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
JPH11225134A (ja) | 無瞬断切り替えシステム | |
JPH03224017A (ja) | クロック切替装置 | |
JP2004110705A (ja) | データ転送装置 | |
JPH03121556A (ja) | データ転送装置 | |
JPH01231107A (ja) | クロックパルス停止制御システム | |
JPS6247764A (ja) | 同時書込み回路 |