JPH05244675A

JPH05244675A - スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法

Info

Publication number: JPH05244675A
Application number: JP4109144A
Authority: JP
Inventors: Elwyn E Grant; エルウィン、エヴァリット、グラント; Gary D Hanson; ゲリ、デニス、ハンスン; Kimmy F Nimon; キミ、フォリスト、ナイマン; James K Mccoy; ジェイムズ、ケヴィン、マッコイ
Original assignee: D S C KOMIYUUNIKEISHIYONZU COR; D S C KOMIYUUNIKEISHIYONZU CORP; DSC Communications Corp
Current assignee: D S C KOMIYUUNIKEISHIYONZU COR; D S C KOMIYUUNIKEISHIYONZU CORP; Alcatel Lucent Holdings Inc
Priority date: 1991-04-04
Filing date: 1992-04-03
Publication date: 1993-09-21
Anticipated expiration: 2016-04-23
Also published as: EP0507044B1; EP0507044A3; EP0507044A2; DE69228960T2; ATE179292T1; US5218602A; AU653756B2; JP3158223B2; AU8881591A; DE69228960D1; CA2056644A1; CA2056644C

Abstract

(57)【要約】【目的】多数の接続に対するスイッチングを行うが、
制御操作を簡単にして、制御メッセージを減少させ、処
理オーバヘッドを減少させることにある。【構成】ユーザ・プロセッサはデータ通信パケットの
オリジネータ及びデスティネーションとして動作する。
パケット・データ接続は、スイッチング・ネットワーク
１０にパケット・リンク１１０を介し接続したゲートウ
ェイ８２と通信するノード制御装置７８による。制御メ
ッセージは、ノード制御装置、ゲートウェイ及び交換制
御サブシステム８６の間で種種の制御メッセージリンク
９２，１１３，１１４，１１５，１１６，１１８を介し
て通信する。全部の制御メッセージ処理及びパケット・
データ伝達は、パケット・フレーム同期信号と同期し、
又各ネットワーク・サブシステムにより行われる処理タ
スクは、これ等が同時に生ずるようにパイプライン方式
で行う。サービス要求は、交換制御サブシステム８６に
おける中央待ち行列内に入れられる。同期化及び待ち行
列により、接続を設定しリリースするのに必要な制御メ
ッセージを簡略化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デイジタル・スイッチ
ング・ネットワーク、ことにソース（ｓｏｕｒｃｅ）及
びデステイネーション（ｄｅｓｔｉｎａｔｉｏｎ）にお
いて、メッセージを扱う複数のプロセッサの間に通信経
路を形成するパケット・スイッチング・ネットワークに
関する。

【０００２】

【発明の背景】データ通信の最近の進歩により、分散型
処理システムに多数の高性能のプロセッサを接続する方
法が必要になっている。このような方法の目標は、同時
に相互接続されるプロセッサの台数を最大にし接続を行
うのに必要な時間を最少にすることである。

【０００３】本出願人に係わる米国特許第４，８８５，
７３９号明細書「インタプロセッサ交換網」には若干の
プロセッサ間のデータ転送を扱うデイジタル・スイッチ
ング・ネットワークについて記載してある。このデイジ
タル・スイッチング・ネットワークは、関連する監視周
辺機器を持つコンピュータ又は電話のシステムのような
データ・ステーションの分散システムに使う。クラスタ
・プロセッサは、各データ・ステーションのメッセージ
を扱い、それぞれノード制御装置を持つノードに編成す
る。二地点間接続はスイッチング・マトリックスを介
し、データ伝送はパケット・スイッチング法を使いデー
タ及び種種の制御メッセージをノードからノードに又は
１つのノード内で転送する。

【０００４】米国特許第４，８８５，７３９号明細書に
記載してあるスイッチング・ネットワークは、クラスタ
・プロセッサのノードを扱うノード制御装置と、各ノー
ド制御装置のインタフエースをスイッチング・マトリッ
クスに入れるゲートウエイと、交換制御システムと、ス
イッチング・マトリックスを含む交換とを備えた複数の
ハードウエア機能とを特徴とする、このスイッチング・
ネットワークは又、少なくとも３つのレベルを待つ多レ
ベル通信プロトコルの使用を特徴とする。第１のレベル
はゲートウエイ及びスイッチング・マトリックス間の通
信を扱う。第２のレベルは各ノード制御装置間の通信を
扱う。第３のレベルは使用者の機器の各応用プロセッサ
間の通信を扱う。

【０００５】本出願人に係わる書類番号３６５６０−０
１０６の米国特許第号明細書「スイッチング・ネッ
トワーク用の同期ノード制御装置」は、各ノード制御装
置が互いに同じタスクを同時に行うようにノード制御装
置処理を同期させるノード制御装置のシステムについて
記載してある。このシステムは、レベル２及びレベル３
のプロトコルを含む処理オーバヘッドを低減する。

【０００６】米国特許第４，８８５，７３９号明細書の
スイッチング・ネットワークのようなスイッチング・ネ
ットワークでは、レベル１のプロトコルは若干の制御メ
ッセージを含む。各処理タスクは適当なメッセージの受
信によりトリガされる。これ等のメッセージは、サービ
ス、経路及びリリースの要求と、対応肯定応答とを含
む。各メッセージは、若干の互いに異なるメツセージが
使われるだけでなく、又互いに異なるメツセージが種種
の構成要素間で交換される点で処理オーバヘッドに寄与
する。

【０００７】この方法は実用的に良好に作用するが、デ
ータ・ステーションの数が増すに伴いスイッチング処理
の複雑さも増す。種種の制御メッセージの生成及び通信
には増大した処理オーバヘッドを必要とする。与えられ
た時間に多数のメッセージを取扱うには交換網を使う改
良された方法が必要である。

【０００８】

【発明の概要】本発明の１態様は、プロセッサ・ベース
通信設備（ｐｒｏｃｏｓｓｏｒ−ｂａｓｅｄｃｏｍｍ
ｕｎｉｃａｔｉｏｎｅｑｕｉｐｍｅｎｔ）のユーザ・
プロセッサ間にデータ通信を行うスイッチング・ネット
ワークである。これ等のプロセッサは、ノード及びノー
ド制御装置を持つクラスタ内に配置してある。スイッチ
ング・マトリックスは、オリジネーティング・プロセッ
サ（ｏｒｉｇｉｎａｔｉｎｇｐｒｏｃｅｓｓｏｒ）及
びデステイネーション・プロセッサ（ｄｅｓｔｉｎａｔ
ｉｏｎｐｒｏｃｅｓｓｏｒ）間に二地点間接続（ｐｏ
ｉｎｔｔｏｐｏｉｎｔｃｏｎｎｅｃｔｉｏｎ）を
生ずる。スイッチング・マトリックスと通信する交換制
御システムは、オリジネーティング・プロセッサからの
サービス要求制御メッセージを多重化する少なくとも１
つの要求バッファを持ち、又これ等のサービス要求の中
央待ち行列（ｃｅｎｔｒａｌｑｕｅｕｅ）を保持すサ
ービス要求に従ってスイッチング・マトリックス内に接
続を設定する接続制御装置を持つ。ゲートウエイ・シス
テムは、パケット・データの伝送のためにノード制御装
置からスイッチング・マトリックスにアクセスを行い又
制御メッセージの伝送のためにノード制御装置から交換
制御システムにアクセスを行う。スイッチング・ネット
ワークは、サービス要求を含む制御メッセージのプロト
コルに従ってパケット・データを転送し、パケット・フ
レーム同期信号と同期して、スイッチング・マトリック
ス、交換制御システム及びゲートウエイ・システムの動
作が周期的サイクルで生ずるようにする。パケットの伝
送に関連する種種の処理段階は同時に行われ、現在パケ
ットに関連する若干の段階を次の又は前回のパケットに
関連する段階と同じフレーム中に行うようにする。

【０００９】本発明の技術的利点は、多数の接続に対す
るスイッチングを行うが、しかも制御操作を比較的簡単
にすることができることである。既存のスイッチング・
ネットワークに必要とされる複数の制御メッセージは必
要でない。とくにサービス要求の集中待ち行列により、
アウトバウンド・サービス要求（ｏｕｔｂｏｕｎｄｓｅ
ｒｖｉｃｅｒｅｑｕｅｓｔ）及び経路要求の必要をな
くす。パケット・フレーム同期によりリリース要求の必
要をなくす。各サービス要求は、据置かれても、受信順
序で取扱われ各要求の公正な処理ができる。

【００１０】

【発明の詳細な開示】略号の表示次に本願明細書に使われる略号を説明する。ＣＣ接続制御装置ＣＣＳ共通のチャネル信号ＣＰクラスタ・プロセッサＤＳＴＢデータ・ストローブＦＩＦＯ先入れ先出しＧＣ群コントローラＧＰＡ群アドレスＧＷゲートウエイＧＷＡゲートウエイ・アドレスＧＷＹゲートウエイＬ１レベル１Ｌ２レベル２Ｌ３レベル３Ｌ４ケベル４ＭＣ保守制御装置ＮＣノード制御装置ｎｓナノ秒Ｏ＊＊オリジネーティング・デバイス又はメツセー
ジすなわちオリジネーティング・ノード制御装置に対す
るＯＮＣＯＧＷＹオリジネーティング・ゲートウエイＯＮＣオリジネーティング・ノード制御装置ＯＰＡＫオリジネーティング経路肯定応答ＯＲＡＫオリジネーティング要求肯定応答ＰＡＲパリテイＰＦＳパケット・フレーム同期化ＲＡＭランダム・アクセス・メモリＲＡＣＫ要求肯定応答ＲＢ要求バッアァＲＦＳＡＫサービス要求肯定応答ＲＳＴＢ要求ストローブＳ＊＊サーバ・デバイスすなわちサーバ・ノード制
御装置に対するＳＮＣＳＧＰＡサーバ群アドレスＳＧＷサーバ・ゲートウエイＳＧＷＡサーバ・ゲートウエイ・アドレスＳＭスイッチング・トリックスＳＮスイッチング・ネットワークＳＮＣサーバ・ノード制御装置ＳＰＡＫサーバ・経路肯定応答ＳＲＡＫサーバ要求肯定応答ＳＴＢストローブＴＲＣトレース・インディケータ

【００１１】交換網の応用例図１及び２は本発明を使う２つの互いに異なる分散処理
システムを示す。これ等の各図において本発明はスイッ
チング・ネットワーク（ＳＮ）１０に係わる。

【００１２】図１においてＳＮ１０は共通のチャネル信
号（ＣＣＳ）システムで信号転送として使う。ＣＣＳシ
ステムでは通信リンクは、パケット・スイッチング・ノ
ードを使いこのシステムの前後にデータを搬送する。こ
れ等のパケット・スイッチング・ノードは信号転送点と
して知られている。共通チャネルによる信号伝送は、デ
ータ通信システムでは一層普及しているから、信号伝送
点に対するメッセージ処理能力の要求が増す。ＳＮ１０
はこれ等の要求に適応するようにしてある。

【００１３】図２ではＳＮ１０は電話スイッチ制御シス
テム２１の一部として使う。この実施例ではＳＮ１０は
若干のプロセッサブロックに接続してある。これ等のブ
ロックは、機能プロセッサ２２、ＳＳ７インタフエース
２４、管理支援機器２６、通信インタフエース２８、保
守プロセッサ３０、呼出し処理機器３２、翻訳機器３４
及びパケット・ハンドラ３６を含む。これ等のプロセッ
サ・ブロックは、ＳＮ１０を介して接続され各プロセッ
サ間の高速通信が行えるようにしてある。マトリックス
制御回路４０はＳＮ１０をスイッチング・マトリックス
４２に対してインタフエースとする。回線／トランク・
フレーム４４はスイッチング・マトリックス４２に接続
され、又回線／トランク・インタフエース４６及び一次
アクセス制御回路４８はＳＮ１０及びスイッチング・マ
トリックス４２間に接続してある。

【００１４】スイッチング・ネットワーク構造の概観図３はノード制御システム６６を含むＳＮ１０のブロッ
ク図である。ＳＮ１０の基本的構成要素は、ゲートウエ
イ（ＧＷＹ）８２、ゲートウエイ群制御装置（ＧＣ）８
８、交換制御（ＩＮＣ）システム８６、保守制御（Ｍ
Ｃ）システム７０及びＳＭ（スイッチング・マトリック
ス）８０である。

【００１５】簡略化のために図３はＧＷＹ８２の１群だ
けを持つゲートウエイ・システム５０を示す。同様に図
３は１つのゲートウエイ群に対する１群のＮＣ７８だけ
を示すが、ＳＮ１０全体は若干の各ゲートウエイ群に対
する１群のＮＣ７８を持つ。

【００１６】ここに述べる実施例は、それぞれ４つのＧ
Ｃ８８と協働する３つのＲＢ９０を持つ。各ＧＣ８８は
１６のＧＷＹ８２と協働する。すなわちＳＮ１０は１９
２までのＮＣ７８及び１９２のノードを待つ。

【００１７】ＳＮ１０の作用は３つのプロトコル・レベ
ルの通信号を含む。レベル１Ｌ１はＳＭ８０内の各ＧＷ
Ｙ８２間のリンクの生成と引続く解放とを要求するもの
である。レベル２Ｌ２はＮＣ７８間の通信に対するもの
である。レベル３Ｌ３はＣＰ７２間の通信に対するもの
である。第４のレベル、レベル４Ｌ４は、重複面のトレ
ーシング、パリティ及び選択のような保守機能と共にパ
ケット・フレーム同期（ＰＦＳ）にタイミング信号を送
るのに使う。

【００１８】ノード制御システム６６は、図１及び２に
ついて前記したような若干のプロセッサを持つ応用シス
テムに接続した若干のノード制御装置（ＮＣ）７８を持
つ。この応用システムのプロセッサはこの場合クラスタ
・プロセッサ（ＣＰ）７２と呼ぶ。各ＣＰ７２は、フラ
グ、メッセージ及びデータを記憶するようにインタフエ
ース・メモリにアクセスを行う。プロセッサ・クラスタ
母線７４を持つ、ＳＮ１０及び応用システム間のインタ
フエースはさらに図６について述べる。ノード制御シス
テム６６の構造及び動作は図７について述べる。

【００１９】ＧＷＹ８２はＮＣ７８にＬ１プロトコル・
インタフエースを与えパケット・リンク１１０をアクセ
スする。各ＧＣ８８は、そのＧＷＹ８２の群とそのＲＢ
９０のサービスとの間のインタフエースとして作用す
る。ＧＷＹ８２及びＧＣ８８については図８ないし１０
により後述する。

【００２０】交換制御システム８６は２つの基本機能す
なわちＧＷＹ８２の状態の監視とＳＭ８０に対する接続
指令の発生とを持つ。接続制御装置ＣＣ９８は接続母線
１１１を介してＳＭ８０と通信する。ＣＣ９８は又若干
のＲＢ９０と通信する。各ＲＢ９０は群制御装置ＣＣ８
８に役立ち、ＣＣ８８は又若干のゲートウエイ〔ＧＷＹ
８２〕を持つゲートウエイ群を制御する。交換制御シス
テム８６は図１１及び１２について後述する。

【００２１】ＳＭ８０は、交換マトリックスを使いソー
スＣＰ７２及びデステイネーションＣＰ７２間の２点間
接続を生ずる。パケット・データの転送はＧＷＹ８２か
らパケット・リンク１１０を介して生ずる。ＳＭ８０は
図１３について後述する。

【００２２】インバウント（ｉｎｂｏｕｎｄ）及びアウ
トバウンド（ｏｕｔｂｏｕｎｄ）の２群のパケット・リ
ンク１１０がある。インバウント・リンクはＬ２パケッ
ト・データをＧＷＹ８２からＳＭ８０に搬送する。アウ
トバウント・リンクはパケット・データをＳＭ８０から
ＧＷＹ８２に搬送する。パケット・データはＧＷＹ８２
からＳＭ８０を経て移行しＧＷＹ８２からＳＭ８０を経
て移行しＧＷＹ８２に戻る。

【００２３】ＧＷＹ８２に対する交換制御システム８６
内のＬ１制御メッセージの通信は種種の接続指令リンク
で行われる。これ等のリンク及びそのフオーマットは本
出願の「相互接続」区分で後述する。

【００２４】ＳＭ１０のこれ等の各サブシステムでは種
種の構成部品は、機器故障の場合の予備用に重複して設
けてある。余分の対の各構成要素は本説明では１単位又
は１対としてすなわちＮＣ７８又はＮＣ対７８と称する
ことにする。１対のうちの各要素はＡコピー及びＢコピ
ーとして呼ぶことにする。１対を使う場合には、適当な
入力及び出力は対を構成する両部品に対するものとす
る。

【００２５】同期化動作この説明に参照した前記の米国特許願第号明細書に
は、ＮＣ７８の動作を同期させるＮＣシステム６６及び
方法について記載してある。ＳＮ１０に使うＬ２及びＬ
３プロトコルはこの特許願明細書に記載してある。

【００２６】図４はＳＮ１０に使うレベル１プロトコル
を示す。メッセージの全転送は３つの移相すなわちサー
ビス要求及び要求肯定応答と径路設定及び肯定応答と解
放肯定応答との各位相を持つ。

【００２７】段階４１ないし４３はサービス要求及び要
求肯定応答の位相を示す。段階４１ではＯＧＷＹ８２は
サービス要求をそのＧＣ８８に送る。段階４２ではＧＣ
８８は要求を肯定応答してこの要求をそのＲＢ９０に送
る。段階４３ではＲＢ９０は要求を肯定応答しこれをＣ
Ｃ９８に送る。

【００２８】段階４４ないし４６は経路設定肯定応答位
相を示す。段階４４ではＣＣ９８は、接続指令をＳＭ８
０に転送し経路肯定応答をＯＲＢ９０及びＳＲＢ９０に
転送する。段階４５ではＯＲＢ９０及びＳＲＢ９０はそ
れぞれのＯＲＡＫ及びＳＰＡＫのメッセージをそれぞれ
のＧＣ８８に送る。段階４６ではＧＣ８８はＯＰＡＫ及
びＳＰＡＫのメッセージをそれぞれのＧＷＹ８２に送
る。

【００２９】段階４７，４８はリリース肯定応答位相を
示す。段階４７ではＯＲＢ９０及びＳＲＢ９０はＯＲＡ
Ｋ及びＳＲＡＫのメッセージをそれぞれのＧＣ８８に送
る。段階４８ではＧＣ８８はＯＲＡＫ及びＳＲＡＫのメ
ッセージをそれぞれのＧＷＹ８２に送る。

【００３０】Ｌ１プロトコルは、ＳＮ１０内の同期化と
サービス要求の集中待ち行列とを行う。サービス要求待
ち行列は図１２について後述するようにＣＣ９８内の特
定のバッファで行う。待ち行列の利点は、これにより出
サービス要求すなわちサーバＮＣ７８に対する要求と経
路要求との必要をなくすことである。

【００３１】パケット・フレーム同期によりリリース要
求（ｒｅｌｅａｓｅｒｅｑｕｅｓｔ）の必要がなくな
る。パケット転送は、パケット・フレームに対し一定の
時限内で起りこのパケット・フレームの端部の前に終了
する。各ＮＣ７８はパケット・フレームごとに２回ず
つ、関連するＧＷＹ８２からのサービス肯定応答信号及
びオリジネータ肯定応答信号の状態を検査する。第１の
検査はオリジネータ又はサーバの肯定応答（ＯＰＡＫ又
はＳＰＡＫ）の受信に対するものであり、第２の検査は
リリースの生じたことを確認することである。これ等の
状態検査はパケット・フレーム内で一定の時間ごとに行
われる。すなわちＲＢ９０は、リリース要求を必要とし
ないリリース肯定応答を自動的に生ずる。各ＲＢ９０の
ケジスタは、パケット・フレーム内のリリース肯定応答
のタイミングを制御して、ＮＣ７８がＯＰＡＫ又はＳＰ
ＡＫを検査する時間とリリースを検査する時間との間に
ＧＷＹ８２により受け取るようにする。

【００３２】ＳＮ１０の他の変型に対し互換性を保つに
は、経路及びリリースの要求は必要としないが、これ等
の要求を受け取っても交換制御サブシステム８６はこれ
等の要求を無視する。

【００３３】経路肯定応答はパケット・フレームに対し
て一定の時限内に伝送する。リリース肯定応答も又、一
定の時限内に伝送され、全部のＧＷＹ８２がこのパケッ
ト・フレーム中にパケット転送に含まれるか否かに関係
なく全部のＧＷＹ８２に伝送される。

【００３４】パケット・フレームの接続時間は３０マイ
クロ秒ないし１２０マイクロ秒の範囲内である。パケッ
ト転送はＳＮ１０内のパイプライン演操作によって単一
フレーム内で生ずるが、サービス要求がＮＣ７８からＣ
Ｃ９８に送出され、ＣＣ９８内で処理され、ＳＭ８０内
で接続が行われ、経路肯定応答がＮＣ７８に戻されるよ
うにするのに複数のパケット・フレームを必要とする。

【００３５】図５はＳＮ１０のパイプライン動作を示
す。パケット・フレームすなわちフレームｎは、実際の
パケット転送の生ずるパケット・フレームのことであ
る。他の全部の動作はこのフレームｎを参照する。次の
動作は単一のフレーム周期内で並列して行われる。（１）ＮＣ７８は、それぞれのＧＷＹ８２にサービス要
求を送る。ＧＷＹ８２は、要求をＧＣ８８に送り、ＧＣ
８８はこれ等の要求をフレームｎ＋２及びそれ以上に対
しＲＢ９０に中継する。（２）ＣＣ９８は先ず、前回のパケット・フレーム周期
から据置かれた要求をすべて処理し、次いでＲＢ９０か
ら来る新たな要求を処理し、フレームｎ＋２に対し１組
のＳＭ８０接続をできるだけ多く生ずる。（３）ＣＣ９８は、フレームｎ＋１で設定しようとする
結線の組に対しそれぞれ接続指令及び経路肯定応答をＳ
Ｍ８０及びＲＢ９０に送る。（４）ＲＢ９０は、フレームｎの初めにフレームｎに対
し経路肯定応答をＧＷＹ８２に送り、又フレームｎの終
りにフレームｎに対しリリース肯定応答をＧＷＹ８２に
送る。（５）ＳＭ８０はフレームｎにタ対しこのフレームの持
続時間に接続径路を設定する。ＮＣ７８はＬ２プロトコ
ルを実施しパケットを転送する。図５は１つの接続を示
すが、若干の接続が同時に生じてもよいのはもちろんで
ある。

【００３６】ノード制御システム又図３に示すようにノード制御サブシステム６６は若干
のノード制御装置〔ＮＣ７８〕を備えている。前記した
ように図２はＮＣ７８の全システムを部分的に示すだけ
である。各ＮＣ７８き各別のノードと協働し、この場合
「ノード」とはＣＰ７２の群がＳＮ１０に接続する点の
ことである。すなわち前記したようにＳＮ１０は１９２
までのＮＣを持ち、１９２までのノードに適応する。

【００３７】図６は対のＮＣ７８及びそのプロセッサ群
５１への接続を示す。重複化のためにＮＣ７８は対で使
い各対によりプロセッサ群５１を支援する。すなわちこ
の場合のＳＮ１０の実施例は、構成を終ると９６のプロ
セッサ群５１を支援する。プロセッサ群５１は、図１及
び２について述べた応用システムの１つの一部としても
よいし、又は相互に通信するプロセッサを使う若干の他
のシステムでもよい。図６の実施例では各プロセッサ群
５１は群５１ごとの全部で３２のＣＰ７２に対し１６の
重複対のＣＰ７２から成る。

【００３８】図７はＮＣ７８のブロック図である。ＮＣ
７８の全体構造及び動作は前記した米国特許願第号
明細書に詳述してある。この特許願明細書には、全部の
ＮＣ７８が同じ処理を同時に行うように処理を同期させ
るＮＣ７８のシステムについて記載してある。

【００３９】一般にオリジネーティングＮＣ（ＯＮＣ）
７８は、これがサービスＮＣ（ＳＮＣ）７８への接続を
要求するときはサービス要求を生ずる。ＯＮＣ７８は、
ＯＧＷＹ８２のサーバ・アドレス・レジスタにサーバ・
アドレスを書込み、次いでサービス要求信号を生ずるこ
とによってサービス要求を生ずる。パケット伝送が終っ
た後、サービス要求は、戻されるサービス要求肯定応答
によりＯＮＣ７８でクリアされる。

【００４０】ゲットウエイ及び群制御装置又図３に示すようにこの実施例では１６のＧＷＹ８２が
ゲートウエイ群を構成しＧＣ８８と協働する。１２まで
のゲートウエイ群を使い、ゲートウエイ・サブシステム
５０を構成する。この全ゲートウエイ・サブシステム５
０は１９２のノードを支援する。

【００４１】図８は１つのゲートウエイ群及びその１６
のノードを示す。この場合ＧＣ８８は冗長対である。各
図３及び８に示すように各ＧＷＹ８２は４つの相互結線
すなわちゲートウエイ母線８４、ＧＣ応答母線９１、Ｇ
Ｃサービス要求リンク９２及びパケット・リンク１１０
を使う。動作時にはＧＷＹ８２は、ＮＣ７８及びＣＰ７
２にゲートウエイ母線８４を介してＳＮ１０へのアクセ
スを行なう。ＧＷＹ８２は、ＧＣサービス要求リンク９
２及びＧＣ応答要求母線９１を介してＧＣ８８をアクセ
スする。ＧＷＹ８２は、データ・パケットをＮＣ７８間
又はＮＣ７８及びＣＰ７２間又は２つのＣＰ７２間で移
送するように、パケットリンク１１０を介しＳＭ８０を
アクセスする。

【００４２】図９はＧＷＹ８２のブロック図であり、Ｇ
ＷＹ８２の相互結線とＧＷＹ８２の内部部品とを示す。
これ等の内部部品は、ＮＣインタフエース２５４、パケ
ット・インタフエース２５６、ＧＣ要求インタフエース
２６８、ＧＣ応答インタフエース２７４及び状態制御装
置２７８を含む。

【００４３】ゲートウエイ母線８４は、各ゲートウエイ
８２をＮＣ７８に接続する。ゲートウエイ母線８４は若
干の機能を持つ。第１の機能はＮＣ７８及びパケット・
リンク１１０間のデータの交換である。第２の機能はＮ
Ｃ７８からサービス要求を受け取ることである。第３の
機能はＮＣ７８への経路を肯定応答することである。第
４の機能は保守のタスクを支援することである。

【００４４】ＧＣ応答母線９１及びＧＣ要求リンク９２
はＧＷＹ８２をＧＣ８８に接続する。とくにＧＣ要求リ
ンク９２はサービス要求をＧＷＹ８２から関連するＧＣ
８８に伝送する。ＧＣ応答母線９１は、ＧＣ８８に使わ
れ次の信号、すなわちサービス要求肯定応答信号、オリ
ジネータ経路肯定応答信号、サーバ経路肯定応答信号及
びリリース肯定応答信号をＧＷＹ８２に伝送する。

【００４５】ＮＣインタフエース２５４は、制御／状態
回線２７６を介しパケット・インタフエース・２５６に
接続する。ＮＣインタフエース２５４は、制御／状態回
線２８０により状態制御装置２７８に接続される。ＮＣ
インタフエース２５４は、制御／状態回線２８２及びサ
ービス要求アドレス回線２８４によりＧＣ要求インタフ
エース２６８に接続される。ＮＣインタフエース２５４
は、制御／状態回線２８６により又オリジネーティング
／サーバ経路肯定応答回線２８８によりＧＣ応答インタ
フエース２７４に接続される。

【００４６】ＧＣ要求インタフエース２６８は、タイミ
ング回線３００によりＧＣ応答インタフエース２７４に
接続される。状態制御装置２７８は、タイミング回線３
００及び制御回線３０２を介しＧＣ応答インタフエース
２７４に接続される。

【００４７】パケット・インタフエース２５６はパケッ
ト・リンク１１０を介するパケット・データの伝送を取
扱う。パケット・インタフエース２５６は制御／状態回
線２７６を介しＮＣインタフエース２５４に接続され
る。パケット・インタフエース２５６は、パケット・リ
ンク１１０を介しＳＭ８０からクロック信号を受け取
る。

【００４８】又図３及び８に示すように各ＧＣ８８は、
そのＧＷＹ８２の群とその関連するＲＢ９０にサービス
との間のインタフエースである。ＧＣ８８は、保守母線
１１７を介しＮＣ７８に、ＧＣ応答母線９１及びＧＣ要
求リンク９２を介しＧＷＹ８２に、又若干の要求肯定応
答リンク１１３，１１４，１１５，１１６を介しＲＢ９
０にそれぞれ接続される。

【００４９】図１０は単一のＧＣ８８のブロック図であ
る。ＧＣ８８の主要部品は、ＧＣ要求レシーバ２５６、
ＧＣ応答母線インタフエース５７８、サービス要求イン
タフエース５７０、経路要求インタフエース５８６、リ
リース要求インタフエース５８４、タイミング・ジエネ
レータ６３４及び保守マイクロプロセッサ６３０であ
る。

【００５０】ＧＬ８８はそのＧＷＹ８２からの要求を多
重化して一度にそのＧＷＹ群からの１つの要求だけ受取
る。オリジネーティング・サービス要求は、ＯＮＣ７９
がＳＮＣ７８への接続を必要とするときにＯＮＣ７８に
より生ずる。サーバ・ゲートウエイ・アドレス（ＳＧＷ
Ａ）及びサーバ群アドレス（ＳＧＰＡ）は、サービス要
求によりＧＣ８８に送られる。サービス要求の開始後に
要求リンク９２は、ＧＣ８８が要求を受取るまでは話中
になる。ＧＣ８８が要求を受取ると、ＧＣ８８は、応答
母線９１のサービス要求肯定応答（ＲＦＳＡＫ）により
ＯＧＷＹ８２に応答し、要求の受取られたことを指示す
る。ＲＦＳＡＫメッセージにより、要求リンク９２をア
イドル状態にし、要求リンク９２は他のトランザクショ
ンに対して使用可能である。

【００５１】ＧＷＹ８２及びＧＣ８８の構造の詳細は、
この説明に或る程度参照した米国特許第４，８８５，７
３９号明細書に述べてある。

【００５２】交換制御サブシステム又図３に示すように交換制御サブシステム８６は、若干
の要求バッファ（ＲＢ）９０及び接続制御装置（ＣＣ）
９８を備えている。

【００５３】この実施例では３つのＲＢ９０を設けてあ
る。各ＲＢ９０は最高で４つのＧＣ８８を扱いすなわち
６４のＧＷＹ８２を扱う。

【００５４】図１１は１つのＲＢ９０のブロック図であ
る。その主要構成要素は、サービス要求インタフエース
１１０２、リリース肯定応答インタフエース１１０４、
経路肯定応答インタフエース１１０６、オリジネータ要
求メモリ１１０８、オリジネータ要求エラー・メモリ１
１１０、状態制御装置１１１２、ＣＣサービス要求イン
タフエース１１１４、接続母線インタフエース・１１１
６、タイミングジェネレータ１１１８及び保守マイクロ
プロセッサ１１２０である。

【００５５】各ＲＢ９０は、その関連するＧＣ８８から
ＲＢサービス要求リンク１１３を介し協働するＣＣ９８
にオリジネータ・サービス要求の多重化信号を送る。Ｒ
Ｂ９０は、ＧＣ８８からサービス要求を受け取り、直列
データの流れを並列フオーマットに変え、ＣＣサービス
要求リンク１１８に要求を多重化する。ＲＢサービス要
求リンク１１３、ＲＢサービス肯定応答リンク１１４、
ＲＢ経路肯定応答リンク１１５及びＲＢリリース肯定応
答リンク１１６は図１４ないし１７につて後述する。

【００５６】ＲＢ９０はＣＣ９８から接続母線１１１を
介し経路肯定応答信号を受け取る。ＲＢ９０は、これ等
の信号を１つのパケット・フレーム周期に対し緩衝記憶
し、（ｂｕｆｆｅｒ）、次いでこれ等の信号をＲＢ径路
肯定応答リンク１１５を介しＧＣ８８に分散する。ＲＢ
９０は又そのＧＣ８８を介しリリース肯定応答信号を特
定間隔の各フレーム内のＧＷＹ８２に送る。これ等のリ
リース肯定応答信号は、全部のＧＷＹ８２をパケット・
フレームに対し接続するかどうかに関係なくこのパケッ
ト・フレームの終りに全部のＧＷＹ８２に伝送される。
これ等の無線放送リリース肯定応答はＳＮ１０の同期作
用の一部である。

【００５７】Ｌ１プロトコルについて前記したようにＳ
Ｎ１０はサービス要求を使うが、経路要求及びリリース
要求は使わない。しかし他の種種のＳＮ１０に互換性を
保つようにＲＢ９０はＧＣ８８を介するＧＷＹ８２から
の経路要求及びリリース要求をこれ等を使う場合に無視
するようにする。

【００５８】ＲＢ９０は又その関連するＧＣ８８により
必要なタイミング信号及び制御メッセージを分散する。
ＲＢ９０は、又そのタイミング信号をＭＣ７０から受け
取る。

【００５９】ＲＢ９０は、そのＧＣ８８に対して並列に
Ｌ１プロトコル演算を扱う。とくにＲＢ９０は、４００
ナノ秒（ｎｓ）の時限内で、その各ＧＣ８８からサービ
ス要求を受け取り、４００ｎｓの時限内に各ＧＣ８８に
経路肯定応答及びリリース肯定応答の信号を伝送するこ
とができる。ＲＢ９０は１００ｎｓごとに新たなサービ
ス要求をＣＣ９８に送る。

【００６０】各ＲＢ９０は、パケット・フレーム中にサ
ービス要求を出したＯＧＷＹ８２を指示するオリジネー
タ要求メモリ１１０８を保持する。このオリジネータ要
求メモリ１１０８は、ＲＢ９０に関連する６４ＯＧＷＹ
８２に対応するアドレス０−６３を持つ６４×１ビット
・ランダム・アクセス・メモリ（ＲＡＭ）として構成し
てある。特定のアドレスに記憶された「１」は、オリジ
ネータ・サービス要求を対応するＯＧＷＹ８２から受け
取ったことを意味する。オリジネータ要求メモリ１１０
８に対し２つの論理ＲＡＭバンクを設けてある。フレー
ム中に一方のバンクは、レジスタ・サービス要求に使わ
れ、他方はクリアされる。

【００６１】ＮＣ７８は、単一パケット・フレーム中に
１つのサービス要求だけしか出されないようにプログラ
ムされる。この制限は、故障のＮＣ７８又はＧＷＹ８２
が偽似のサービス要求を出す場合を検出するのに使う。
オリジネータ・サービス要求がＲＢ９０に出されると、
ＯＧＷ８２に対応するオリジネータ要求メモリ１１０８
のビットを調べる。このビットが「１」であれば、要求
は削除され、ＣＣ９８に伝送されなくて、エラー・フラ
ッグすなわち誤り標識をセットし、「１」をオリジネー
タ要求エラー・メモリ１１１０に書込む。オリジネータ
要求エラー・メモリ１１１０は、オリジネータ要求メモ
リ１１０８と同様に構成してある。ＭＣ７０は、エラー
・フラッグとオリジネータ要求エラーメモリ１１１０の
任意の場所とを読取ることができる。

【００６２】図１２はＣＣ９８のブロック図である。図
１２又図３に示すようにＣＣ９８は相互結線すなわち保
守母線１１７、ＣＣサービス要求リンク１１８及び接続
母線１１１を持つ。その主要部品は、要求セレクタ１５
１、タイミング・インタフェース１５２、保守インタフ
ェース１５３、ノード状態メモリ１５４、新要求待ち行
列１５５、接続状態制御装置１５６、ホールドオーバ待
ち行列１５７及び接続バッファ１５８である。

【００６３】保守母線１１７は、ＣＣ９８がＭＣ７０か
らタイミング信号を受け取るタイミング回線を備えてい
る。所望により冗長度のためにＣＣ対９８は、２つの各
ＭＣ７０からのタイミング母線を受け入れてもよい。各
タイミング回線は、４０ＭＨｚクロック信号、５００ｋ
ＨｚＬ１フレーム同期信号、パケット・フレーム同期
（ＰＦＳ）信号及び同期信号を搬送する。５００ｋＨｚ
Ｌ１フレーム同期信号は、Ｌ１制御メッセージを同期
するのに使用される。

【００６４】保守母線１１７は、又、ＣＣ９８の種種の
レジスタがＭＣ７０によりアクセスされる。保守タスク
回線を含む。各保守タスク回線は、パリティ・ビットを
加えられ再定義したＤＡＴＡＯＵＴ信号を持つ、ＲＳ
−４２２ＤＥＺ制御母線のような８ビット多重化アドレ
ス・データ母線により供給される。このＤＡＴＡＯＵ
Ｔ信号は、読取り及び書込みのエラー検出ができるよう
に母線肯定応答信号として使用される。

【００６５】各フレームの初めに接続母線１１１は、前
回のフレーム中に充てんされた接続バッファ１５８の内
容をＲＢ９０及びＳＭ８０に伝送する。接続母線１１１
は、１９２のタイム・スロットを持つ同期並列時間多重
化母線である。各タイム・スロットは、接続バッファ１
５８の１９２の場所従って１９２のデスティネーション
・ノード・アドレスに対応する。接続母線１１１により
搬送される信号は、接続バッファ１５８の後述するフィ
ールドに対応する。

【００６６】又図５に示すように信号パケット・フレー
ム時限中にＣＣ９８は、ＲＳ９０からのサービス要求を
待ち行列に入れ、サービス要求待ち行列を調べ、引続く
フレームに対する接続を行い、前回のフレーム中に生じ
た接続のリストをＳＭ８０に転送し、経路肯定応答をＲ
Ｂ９０に送る。すなわちＣＣ９８は次の機能を生ずる。
１）サービス要求の集中待ち行列を保守し、２）各サー
ビス要求に対する接続を行い、３）ＳＭ８０を制御する
接続リストを発生し、４）ＲＢ９０に対する経路肯定応
答を発生し、５）ノード状態メモリ１５４を保守する。

【００６７】集中待ち行列機能は本発明の重要な特徴で
あり、サービス要求を受け取った順序で処理することが
できる。このことは、現行の処理フレーム内の前回の接
続配分によって接続を延期するときにもいえる。処理す
ることのできない要求はすべて、引続くパケット・フレ
ーム内で処理するために受け取ったのと同じ順序でホー
ルドオーバ・待ち行列１５７を据置く。

【００６８】図４に例示したようにＣＣ９８は、ＧＣ８
８からのサービス要求に応答してサーバ経路肯定応答及
びオリジネータ経路肯定応答を発生する。これ等の肯定
応答は、ＳＧＷ８２及びＯＧＷ８２にＣＣ９８により、
関連するＲＢ９０を介し経路肯定応答リンク１１５に沿
い、又ＧＣ８８を介しＧＣ応答母線９２に沿い、伝送さ
れる。肯定応答をＧＷＹ８２に受け取ると、ＮＣ７８に
ＮＣインタフェース２５４を介し信号が伝送され、パケ
ット・データ転送を開始する。パケット・データの伝送
を指示するＬ２話中フラッグは、ＧＷＹ８２にセットさ
れ、これによりＧＣサービス要求リンク９２によるサー
ビス要求を抑制する。サーバ及びオリジネータ経路肯定
応答に対しＮＣ７８に各別の信号が送られる。

【００６９】ＣＣ９８は、ＲＢ９０からＣＣサービス要
求リンク１１８及び要求セレクタ１５１を介してサービ
ス要求を受け取る。この実施例ではＣＣ９８は、５０ｎ
ｓごとに１つの新たなサービス要求を送出す。各ＲＢ９
０は１００ｎｓごとに１つの新たなサービス要求をＣＣ
９８に送出す。各ＣＣ９８は３つのＲＢ９０を制御する
から、３つのＲＢ９０が要求を送出すことのできる最高
速度は、ＣＣ９８がこれ等の要求を処理する速度より大
きい。すなわちＲＢ９０はＣＣ９８による処理と競う。
要求セレクタ１５１は、各ＣＣサービス要求リンク１１
８を回転優先度を基準にして調べ、多くとも１つの新た
な要求を５０ｎｓごとに新たな要求待ち行列１５５に入
れる。要求セレクタ１５１は、ＣＣサービス要求リンク
１１８の一部であるＲＥＡＤＹ回線を使い、新たな要求
を受け取ることができるときに、ＲＥＡＤＹ回線を表明
することにより、入りサービス要求の流れを制御する。
ＲＢ９０は、ＲＥＡＤＹ回線の状態を使いＲＢサービス
肯定応答リンク１１４でＧＣ８８に戻る要求肯定応答ビ
ットをセットする。

【００７０】ＣＣ９８は、２つの待ち行列すなわち新た
な要求待ち行列１５５及びホールドオーバ待ち行列１５
７で動作し、これ等の待ち行列では、保留要求が記憶さ
れ、又これ等の待ち行列はＦＩＦＯバッファとして構成
される。接続状態制御装置１５６はこれ等の待ち行列を
読取り新たなパケット・フレームを接続する。

【００７１】サービス要求は先ず、新たな要求待ち行列
内に記憶される。新たな要求待ち行列１５５から読取る
サービス要求は、要求に含まれるオリジネータ及びサー
バのノード・アドレスがノード状態メモリ１５４により
定まる遊びノードに対応する場合に始めて与えられる。
ホールドオーバ待ち行列１５７は、接続状態制御装置１
５６により調べられ、ただし２つのノードの一方が話中
であることにより付与することのできない要求を記憶す
る。新たな要求待ち行列１５５からの要求は、ホールド
オーバ待ち行列１５７内の全部の要求を調べた後に処理
される。

【００７２】好適な実施例では、ホールドオーバ待ち行
列１５７は、２つの部分すなわちホールドオーバ待ち行
列１５７ａ，１５７ｂを持つ。フレーム中に据置きの要
求は、待ち行列１５７ａから読取られ、待ち行列１５７
ｂに書込まれる。この交代はフレームごとに継続する。
フレーム中に読取られる待ち行列は、このフレーム中に
完全にからになり、そして任意の据置きの要求を、他の
待ち行列に転送する。待ち行列１５７ａ，１５７ｂは、
接続状態制御装置１５６が単一のフレーム中に調べるこ
とができるよりも一層多数の要求を保持することはでき
ない。各待ち行列１５７ａ，１５７ｂは、各待ち行列の
入力間を識別するのに標識ビットを使い単一のバッファ
として最もよく実現される。

【００７３】ＲＡＭとして構成されたノード状態メモリ
１５４は、各ノードの話中又は遊び中の状態を含む。Ｃ
Ｃ９８は現在フレーム中にそのノードに対しすでに接続
状態を設定し、バッファ１５８を接続する接続指令を記
憶している場合に、このノードは「話中」（ｂｕｓｙ）
である。ノードの接続が現在フレーム中にＣＣ９８によ
りまだ設定されていない場合にこのノードは「遊び中」
（ｉｄｌｅ）である。

【００７４】好適な実施例ではノード状態メモリ１５４
は２バンクの１９２×１ビットＲＡＭから成っている。
２バンクは、全フレーム中に接続状態制御装置１５６に
よって要求を処理することができる。１フレーム中に第
１のバンクは状態を保持するように活動状態であり、第
２のバンクはクリアされている。次のフレーム中にこれ
等の２バンクの役割りは逆になる。サービス要求を処理
するのに必要な時間を最少にするには、各バンクに２つ
のＲＡＭを使う。ＲＡＭ内の各場所は、ノード・アドレ
スに独特に対応する。特定の場所の「１」は対応するノ
ードが話中であることを指示する。サービス要求が付与
できるかどうかを判定するには、２つの読取り演算すな
わちオリジネータに対するものとサーバに対するものと
が必要である。要求が認められると、オリジネータ及び
サーバのノードの話中であることを明示するのに２つの
書込み演算が必要である。バンクごとに単一のＲＡＭだ
けしか使わないと、認められた要求は４つのメモリサイ
クルを必要とし、又否定された要求は２つのサイクルを
必要とする。しかしバンク当たり２つのＲＡＭを使いこ
れ等のＲＡＭに同じデータを入れることにより、発信ノ
ードの状態は第１ＲＡＭから読取ることができるが、サ
ーバ・ノードの状態は第２のＲＡＭから読取られる。認
められた要求は、両ノードの話中を明示するのに２つの
書込みサイクルを必要とし、３つのメモリサイクル全部
が必要である。否定された要求は１つのメモリサイクル
だけしか必要としない。メモリサイクル時間は接続状態
制御装置１５６について以下にさらに説明する。

【００７５】接続バッファ１５８は、２つのバンクの１
９２×１３ビットＲＡＭを備えている。接続バッファ１
５８の各場所１５８は、ノード・アドレスに独特に対応
する。１３ビットのデータは次のようにフィールド内で
構成される。ビット名前機能１ＳＥＲＶＥＲこのビットをセットするときは、接続バッファ場所に対応するノードがサーバ経路肯定応答信号を受け、オリジネータ・ノードに接続される。１ＯＲＩＧこのビットをセットするときは、接続バッファ場所に対応するノードがオリジネータ経路肯定応答を受けサーバノードに接続される。８ＳＮＡ前回の２つのビットのいずれかをセットするときは一方向接続が、接続バッファ１５８内でアクセスされた場所に対応するデスティネーション・ノードに、このフィールドにより識別されるソース・ノードから、確立される。１ＴＲＡＣＥこのビットは、ＲＢ９０及びマトリックス素子１６１のトレース論理をトリガするのに使うことのできる活動状態のトレース・ビットである。１ＰＡＲＩＴＹＡこれは、ＳＥＲＶＥＲ、ＯＲＩＧ及びＴＲＡＣＥの各フィールドを横切って生じＲＢ９０により監視される肯定応答パリティビットである。１ＰＡＲＩＴＹＣこれは、ＳＥＲＶＥＲ、ＯＧＩＧ、ＳＮＡ及びＴＲＡＣＥの各フィールドを横切って生じＳＭ８０により監視される接続パリティ・ビットである。ＲＢ９０は、ＳＥＲＶＥＲ、ＯＧＩＧ、ＴＲＡＣＥ、及
びＰＡＲＩＴＹＡの信号を接続母線１１１を介して受け
取る。使用中ＳＥＲＶＥＲ信号によりＲＢ９０は特定の
タイム・スロットに対応するノードに対し、サーバ経路
肯定応答（ＳＰＡＫ）を出す。使用中ＯＲＩＧ信号によ
りＲＢ９０は前記タイム・スロットに対応するノードに
対し、オリジネータ経路肯定応答（ＯＰＡＫ）を出す。
ＳＭ８０は、ＰＡＲＩＴＹＡ信号を除く全部の信号を接
続母線１１１を介して受け取る。接続母線１１１のフォ
ーマット及び動作は本出願の「相互接続」区分で後述す
る。

【００７６】フレーム中に、接続指令及び経路肯定応答
から成るサービス要求用の接続情報は、第１バンクの接
続バッファ１５８にランダムに書込まれる。これと同時
に、前回のフレームで生じた接続情報は引続いて第２バ
ンクから読取られ、接続母線インタフェースに転送され
る。第２バンク内の接続情報は、これを読取るとクリア
され、次のフレームの開始に先だってこのバンクから全
部の接続情報がクリアされる。次のフレーム中に２つの
バンクの役割は逆になる。

【００７７】接続状態制御装置１５６は、新たな要求待
ち行列１５５、ホールドオーバ待ち行列１５７、接続バ
ッファ１５８及びノード状態メモリ１５４に対するアク
セスを持つ。接続状態制御装置１５６は、待ち行列１５
５，１５７に記憶された要求と、ノード状態メモリ１５
４の状態条件とに基づいてパケット・フレームに対する
接続を設定する。

【００７８】各フレームの初めに接続状態制御装置１５
６は、ノード状態メモリ１５４、ホールドオーバ待ち行
列１５７及び接続バッファ１５８のバンク交換を行う。
前記したようにノード状態メモリ１５４及び接続バッフ
ァ１５８に対し、新たな接続に伴う情報は、前回のフレ
ームでクリアされたＲＡＭバンクに記憶される。ホール
ドオーバ待ち行列に対しては、最後のフレームにロード
されたバンクからサービス要求を読取り、新たな据置き
要求を他のバンクに書込む。ホールドオーバ待ち行列１
５７が前回のフレームから据置かれた要求を含む場合に
は、接続状態制御装置１５６は、これ等の要求をこれが
新たな要求バッファ１５５からの要求を処理する前に処
理される。

【００７９】ＣＣ９８は、フレームごとに処理できるサ
ービス要求の数を最高にするようにしてある。このため
に接続状態制御装置１５６は、複数の演算を並列に行
う。同時に制御装置１５６は、ホールドオーバ待ち行列
１５７又は新たな要求待ち行列１５５からのサービス要
求を処理し、接続バッファ１５８から接続母線１１１を
介しＲＢ９０及びマトリックス・エレメント１６１に接
続情報を転送し、前回のフレーム中に使われるノード状
態メモリ１５４のバンクをクリアする。

【００８０】前記したようにサービス要求処理は、要求
を認めるか否定するかに従って１又は３のメモリ・サイ
クルのいずれかを必要とする。第１のメモリ・サイクル
中にオリジネータ及びサーバのノードの話中／遊び中の
状態は、ノード状態メモリ１５４の現在の使用可能なバ
ンクから同時に読取る。いずれかのノードが話中であれ
ば、接続状態制御装置１５６は、次の処理フレーム中の
据置きの処理のためにホールドオーバ待ち行列１５７に
要求を書込み次の要求を調べる。両方のノードが遊び中
であれば、２つの付加的なメモリ・サイクルが必要であ
る。第２のサイクルではサーバはノード状態メモリ１５
４の使用可能なバンクの両部分で話中であることを明示
され、オリジネータ・ノードのアドレスはサーバ・ノー
ドに関連する接続バッファ場所のＳＮＡフィールドに書
込まれ、ＳＥＲＶＥＲビットはセットされ、ＯＲＩＧビ
ットはクリアされ、そしてトレース・ビット及びパリテ
ィ・ビットは適当にセットされる。第３のサイクルで
は、オリジネータは、ノード状態メモリ１５４の使用可
能なバンクの両部分で話中であることを明示され、サー
バ・ノードのアドレスは、オリジネータ・ノードに関連
する接続バッファ場所のＳＮＡフィールドに書込まれ、
ＯＲＩＧビットはセットされ、ＳＥＲＶＥＲビットはク
リアされ、トレース・ビット及びパリティ・ビットは適
当にセットされる。すなわち処理サイクルの終りに両ノ
ードは、ノード状態メモリ１５４で話中であることを明
示される。２つの一方向接続指令すなわちサーバからオ
リジネータへ又オリジネータからサーバへの接続指令は
関連する経路肯定応答信号と共に接続バッファ１５８に
記憶される。

【００８１】オリジネータ・ノード及びサーバ・ノード
が同じである特定の場合に対し、接続状態制御装置１５
９はノードに対応する場所でＳＥＲＶＥＲビット及びＯ
ＲＩＧビットを接続バッファ１５８内にセットするよう
に構成してある。これを行う１方法は、接続状態制御装
置１５６により２つのノード・アドレスが互いに等しい
ことを検出し、次いでＳＥＲＶＥＲ及びＯＲＩＧ信号を
メモリ・サイクル中に２及び３に同時にセットする。

【００８２】前回のフレームから据置かれた任意の要求
すなわちホールドオーバ待ち行列１５７に記憶された要
求は、新たな要求の処理に先だって次のフレームの初め
に処理される。全部の据置き要求を処理した後、新たな
要求待ち行列１５５がからになるまで又はフレーム周期
の終りまで新たな要求を処理する。フレーム周期の終り
に、接続処理順序を繰返し、新たな接続バッファを生成
する。新たな接続バッファを生成している間に、接続バ
ッファ１５８内の情報を前回のフレームからＲＢ９０及
びＳＭ８０に接続母線１１１を介して転送する。

【００８３】又図５に示すようにＣＣ９８は、全パケッ
ト・フレーム周期を割り当てられ、その待ち行列内に保
持されたオリジネータ・サービス要求を調べ、これ等の
要求を満たすのにできるだけ多くの経路を設定する。こ
れ等の要求は引続くフレーム内のパケット転送に適応す
る。ＣＣ９８がフレーム周期内でできるだけ多くの要求
を調べた後、このフレームに対する接続指令のリスト
を、次のフレーム中に接続母線１１１を介しＳＭ８０に
転送する。

【００８４】保守制御装置ＭＣ７０は、パケット・フレーム同期（ＰＦＳ）信号の
発生を除いて、米国特許第４，８８５，７３９号明細書
に記載してある類似部品と同様である。この信号は、図
５について前記したように同期化に使うパケット・フレ
ーム周期と定義する。この周期の持続時間は、可変であ
り、ＭＣ７０のレジスタを使いセットされる。

【００８５】ＰＦＳ信号のほかにＭＣ７０からＣＣ９８
へのタイミング母線は、４０ＭＨｚクロック、５００ｋ
ＨｚＬ１フレーム同期信号及び同期信号を含む。

【００８６】パケット・フレーム同期信号は、ＲＢ９０
及びＳＭ８０と共にＣＣ９８に配分される。ＮＣ７８
は、ＳＭ８０の無線放送設備を介しパケット・フレーム
同期信号に同期する。ＲＢ９０は、クロック信号及びＬ
１フレーム同期信号を、Ｌ１メッセージのタイミングの
ためにＧＷＹ８２に伝送する。

【００８７】スイッチング・マトリックススイッチング・マトリックス（ＳＭ）８０は、ＣＣ９８
の制御のもとに二点間パケツト・リンク接続を行う。冗
長実施例ではＳＭ８０は、１対のスイッチング・マトリ
ックス面であり、各スイッチング・マトリックス面は、
１９２のアクセス・ノードを支える単一段マトリックス
である。

【００８８】図１３は行及び列に分割されたＳＭ８０の
マトリックス面のブロック図である。図１３は又、ＳＭ
８０を構成するマトリックス・エレメント１６１を示
す。各マトリックス・エレメント１６１は、６４×６４
リンク交差点スイッチであり６４のインバウンド・パケ
ット・リンク１１０の任意のものを６４のアウトバウン
ド・パケット・リンク１１０の任意のものに接続するこ
とができる。マトリックス・エレメント１６１は、ＣＣ
９８により接続母線１１１を介して制御される。後述の
ようにインバウンド・パケット・リンク１１０は、各マ
トリックス行のマトリックス・エレメント１６１に分岐
する。マトリックス列内のマトリックス・エレメント１
６１は、アウトバウンド・パケット・リンク１１０への
配線式ＯＲ′ｄ（ｗｉｒｅｄＯＲ′ｄ）である。

【００８９】図５に示すように各フレーム中にＣＣ９８
は、接続指令の新たなリストをＳＭ８０に伝送する。こ
のリストは、次のフレーム中に実施するためにＳＭ８０
に記憶される。全部の記憶された接続指令は、ＰＦＳ信
号により同時に実行され同期する。

【００９０】ＧＷＹ８２に関連するマトリックス・ポー
トは、群０、１、２として示した３つの群に分割され
る。群０のマトリックス・ポートは、行０のインバウン
ド側と行０のアウトバウンド側とに接続され、群１及び
２の各ポートは同様に接続する。すなわち各行はインバ
ウンド群を形成し、各列はアウトバウンド群を形成す
る。行に関連する６４のインバウンド・リンクはこの群
内の他のエレメントに分岐される。

【００９１】マトリックス・エレメント１６１の６４の
各アウトバウンド・パケット・リンク・ドライバは、接
続指令により互いに無関係に使用可能にされる。この理
由で付加的レベルの多重化が、配線式ＯＲ論理を使うこ
とにより得られる。とくに同じ列内の３つまでのマトリ
ックス・エレメント１６１の群は、それぞれアウトバウ
ンド・パケット・リンク配線式ＯＲ′ｄを持つことがで
きる。又マトリックス・エレメント１６１のこの群と関
連する６４のアウトバウンド・パケット・リンクの任意
のリンクを１９２のインバウンド・リンクの任意のリン
クに接続する。各マトリックス・エレメント１６１の論
理は、各アウトバウンド・パケット・リンクに対しこの
群のマトリックス・エレメント１６１の１つのドライバ
だけが、フレーム中にアウトバウンド・パケット・リン
ク１１０を駆動するように接続指令を確実に解読する。

【００９２】群１のポートＡから群２のポートＢへの接
続指令により一方向接続が得られる。このようにして２
方向接続すなわちＡからＢへ又ＢからＡへの接続を生ず
るには、２つの接続指令が必要である。ＡからＢへの接
続は、マトリックス・エレメント１６１（１／２）によ
り行われ、ＢからＡへの接続は、マトリックス・エレメ
ント１６１（２／１）により行われる。この二方向接続
のためには、マトリックス・エレメント１６１（０／２
及び２／２）のＢのアウトバウンド・リンクに対応する
ドライバは、高インピーダンス状態になければならな
い。同様にマトリックス・エレメント１６１（０／１及
び１／１）のＡのアウトバウンド・リンクに対応するド
ライバは、高インピーダンス状態になければならない。
従ってこの例では、ＣＣ９８から受け取った接続指令
は、６つのマトリックス・エレメント１６１により復号
される。

【００９３】マトリックス・エレメント１６１は、ＭＣ
７０からタイミング信号を受け取る。ＭＣ７０の対があ
れば、ＭＣ７０からのタイミング・セレクト信号によ
り、各マトリックス・エレメント１６１は、タイミング
信号の１つのコピーを使用可能なコピーとして選択す
る。この説明のタイミング計画では、マトリックス・エ
レメント１６１は、４０Ｍビット／ｓｅｃのパケット・
リンク速度で動作する。

【００９４】マトリックス・エレメント１６１は、次の
フレーム内で実行するために各パケット・フレーム中に
接続指令をバッファするすなわち緩衝記憶する。パケッ
ト・フレームの初めに前回のフレームで緩衝記憶した全
部の接続指令を同時に実施し全フレームに対し全部の接
続が持続するようにする。

【００９５】付加的なアウトバウンド・ポートであるポ
ート６４は、マトリックス・エレメント１６１に設けら
れ、故障分離機能を支援する。動作時にはこのポートは
任意のアウトバウンド・ポートに接続される。監視しよ
うとするポートの選択は、マトリックス・エレメント１
６１の制御レジスタを介してＭＣ７０の制御のもとにあ
る。この機能を実施するように、各マトリックス・エレ
メント１６１にアウトバウンド・ポート６４に接続した
パケット・リンク・モニタを設けてある。このパケット
・リンク・モニタは、Ｌ２トレース機能を使い、パケッ
トリンクで搬送されるパリティ信号及びトレース信号を
監視するように、マトリックス・エレメント１６１と関
連する６４のインバウンド・リンクの任意のリンクを選
択することができる。ＮＣ７８が接続故障を検出すると
きはモニタ論理装置を呼び出し、故障を単一マトリック
ス・エレメント６１に分離することができる。

【００９６】付加的なインバウンド・ポートであるポー
ト６４は、又各マトリックス・エレメント１６１に設け
られ、パケット無線放送機能を支援する。ＭＣ７０から
パケットをロードすることのできるマトリックス・エレ
メント１６１の無線放送バッファ（ｂｒｏｏｄｃａｓｔ
ｂｕｆｆｅｒ）は、このポートに接続される。無線放
送バッファのパケットは、クレームごとに特定の間隔に
１回ポート６４に連続的に伝送される。ＰＦＳ信号に対
するパケット伝送のタイミングは、この信号を使いＮＣ
７８をＰＦＳ信号に同期させることができるようなタイ
ミングである。

【００９７】無線放送メッセージを実行しようとすると
きは、ＭＣ７０は、ＣＣ９８に対する無線放送指令を実
行するのに先だって、選択したマトリックス行内の全部
のマトリックス・エレメント１６１すなわち０／０、０
／１、及び０／２の無線放送バッファにパケットをロー
ドする。ＣＣ９８への無線放送指令により全部のアウト
バウンド・ポートを１パケット・フレーム周期に対し選
択した無線放送バッファに接続する。すなわち無線放送
バッファ内のパケットはＳＮ１０の全部のノードに同時
に伝送される。ＣＣ９８はその前記した接続指令のＳＮ
Ａフィールドを使いパケット無線放送を開始する。

【００９８】［相互接続］図１４ないし図１７はスイッ
チング処理に使う種種のリンクのフォーマットを示す。
これ等のリンクにより搬送する信号及びメッセージの略
語は本願明細書の説明の第１の区分に述べてある。

【００９９】図１４は、ＧＣ８８からＲＢ９０にサービ
ス要求を搬送するＲＢサービス要求リンク１１３のフォ
ーマットを示す。ＳＧＷＡ０−ＳＧＷＡ３フィールド
は、サーバ・ノードに対しゲートウェイ群内にゲートウ
ェイ・アドレスを含む。ＳＧＰＡ０−ＳＧＰＡ３フィー
ルドはサーバ・ノードのサーバ群アドレスを含む。ＯＧ
ＷＡ０−ＯＧＷＡ３フィールドは発信ノードのゲートウ
ェイ群内にゲート・ウェイ・アドレスを含む。発信群の
アドレスは、ＧＣ８８からＲＢ９０へのサービス要求リ
ンクが二地点間に固定され又ＲＢ９０が要求を受けるＧ
Ｃ８８が群アドレスを定めるので、含まれる。ＡＢＯＲ
Ｔビットは、アドレス・フィールド内のデータがＧＣ８
８により検出されるエラーによって有効でないことを指
示するのに使用される。ＲＳＴＢ信号を要求フィールド
内にセットするときは、接続の要求はＲＢ９０に送られ
る。ＲＳＴＢは、フィールド内の他のデータに関連しな
くて、ＧＣ８８バッファ内の保留のサービス要求に対す
る先取り要求である。ＲＳＴＢを表明するフィールド内
に有効なデータが含まれていれば、このデータは、ＣＣ
９８によりＧＷＹ８２にすでに応答されている前回のＲ
ＳＴＢと関連する。ＴＲＣを要求フィールド内にセット
するときは、現在伝送されているサービス要求に対しト
レースが指示される。ＰＡＲはフィールド内の１２ビッ
トに対するパリティを含む。

【０１００】図１５はＲＢサービス肯定応答リンク１１
４に対するフォーマットを示す。ＲＢ９０はその４つの
関連する各ＧＣ８８から同時にサービス要求を受けるこ
とができるが、流れ制御機構はＣＣ９８において競合を
制御する必要がある。ＲＢサービス肯定応答リンク１１
４の要求肯定応答信号（ＲＡＣＫ）はこの流れ制御を実
施するのに使われる。ＲＡＣＫストローブは、ＲＢサー
ビス要求リンク１１３のＲＳＴＢ信号に応答してＲＢ９
０により発生する。ＲＡＣＫは、関連するＲＢサービス
要求リンク１１３をＲＢ９０のレシーバに接続され、新
たなサービス要求が出されることを指示するのに使う。
ＤＳＴＢは、ＧＣ８８が未使用のＯＧＰＡフィールドに
データを記録しないように指示する状態につねに保持さ
れる。

【０１０１】図１６は、経路肯定応答のためにＲＢ９０
をＧＣ８８に接続するＲＢ経路肯定応答リンク１１５の
フォーマットを示す。経路要求は必要としないが、経路
肯定応答リンク１１５は、これ等を使う他のスイッチン
グ・ネットワークに対する互換性のために使用される。
ＯＧＷＡ０−ＯＧＷＡ３は、オリジネータ側ノードに対
するゲートウェイ群内にゲートウェイ・アドレスを含
む。群アドレスは使われない。ＳＧＷＡ０−ＳＧＷＡ３
は、サーバ・ノードに対するゲートウェイ群内にゲート
ウェイ・アドレスを含む。ＲＡＣＫは使用可能に保持さ
れる。ＯＳＴＢは、その送られるフィールドがＯＰＡＫ
を含むことを指示するストローブ信号である。ＳＳＴＢ
は、これが送られるフィールドがＳＰＡＫを含むことを
指示する。１つのフィールドはＯＰＡＫ又はＳＰＡＫ或
はこれ等の両方を含む。オリジネータ及びサーバが同じ
群内にあれば、肯定応答フィールドは両方を含む。ＴＲ
Ｃを肯定応答フィールド内にセットするときは、伝送さ
れる経路肯定応答に対しトレースが指示される。ＰＡＲ
はフィールド内の他のビットに対するパリティを含む。

【０１０２】図１７は、リリース肯定応答のためにＲＢ
９０をＧＣ８８に接続するＲＢリリース肯定応答リンク
１１６に対するフォーマットを示す。集中待ち行列及び
ＰＦＳ操作によって、リリース要求の必要がない。しか
しリリース要求を使うスイッチング・ネットワークとの
互換性のためにこれ等の要求は使用しても効果がない。
ＯＧＷＡ０−ＯＧＷＡ３は、オリジネータ・ノードに対
しゲートウェイ群のゲートウェイ・アドレスを含む。群
アドレスは必要でない。ＳＧＷＡ０−ＳＧＷＡ３は、サ
ーバ・ノードに対しゲートウェイ群のゲートウェイ・ア
ドレスを含む。ＲＡＣＫは使用可能に保持される。ＯＳ
ＴＢは、その送られるフィールドがＯＲＡＫを含むこと
を指示するストローブ信号である。ＳＳＴＢは、その送
られるフィールドがＳＲＡＫを含むことを指示する。１
つのフィールドはＯＲＡＫ又はＳＲＡＫ或はこれ等の両
方を含む。オリジネータ及びサーバが同じ群内にあれ
ば、肯定応答フィールドはこれ等の両方を含む。ＴＲＣ
をリリース肯定応答フィールド内にセットするときは、
この場合伝送されるリリース肯定応答に対しトレースが
指示される。ＰＡＲは、フィールド内の他のビットに対
するパリティを含む。

【０１０３】又図３に示すようにＣＣサービス要求リン
ク１１８は、サービス要求をＲＢ９０からＣＣ９８に又
ＲＥＡＤＹ信号をＣＣ９８からＲＢ９０に搬送する二地
点間相互接続リンクである。サービス要求リンク１１８
は、２０の回線を持つ同期並列リンクである。ＯＡＤ０
−ＯＡＤ７は、オリジネータ・ノードに対するゲートウ
ェイ群アドレス及びゲートウェイ・アドレスを含む。Ｓ
ＡＤ０−ＳＡＤ７サーバ・ノードに対するゲートウェイ
群アドレス及びゲートウェイ・アドレスを含む。ＰＡＲ
はアドレス・ビットに対するパリティを含む。ＲＳＴＢ
は、ＯＡＤ０−ＯＡＤ７及びＳＡＤ０−ＳＡＤ７が有効
サービス要求に対するノード・アドレスを含むときに表
明される。ＴＲＣをセットするときは現在のサービス要
求に対しトレースが開始する。ＲＥＡＤＹは、ＣＣ９８
が別のサービス要求を受入れるときに表明される。

【０１０４】図３は又、与えられたパケツトフレームに
対する接続指令のリストをＳＭ８０に送り経路肯定応答
のリストをＲＢ９０に送る接続母線１１１を示す。冗長
度のために各ＣＣ９８は各冗長マトリックス１６１に対
し１つずつ母線の２つのコピーを生ずる。接続母線１１
１は、１９２のタイム・スロットを持つ１３ビットの同
期時間多重化母線である。各タイム・スロットは、デス
ティネーション・ノード・アドレスと独特に関連する。
タイム・スロット内のオリジネータ接続ストローブ（Ｏ
ＲＩＧ）又はサーバ接続ストローブ（ＳＥＲＶＥＲ）の
いずれかの存在は、このタイム・スロット内に接続指令
の伝送されていることを指示する。接続母線１１１が経
路肯定応答と共に接続指令を伝送するので２つのストロ
ーブ信号を使う。ＳＭ８０は、サーバ指令及びオリジネ
ータ指令の間を識別しないが、経路肯定応答は２つの信
号の種類を識別しなければならない。サーバ信号及びＯ
ＲＩＧ信号は論理和をとり、このタイム・スロットに対
し有効な接続指令を指示するストローブ信号を生ずる。
すなわちＳＥＲＶＥＲ又はＯＲＩＧ信号が使用可能であ
るときはつねに、ＳＭ８０は、次のパケット・フレーム
に対し、ＳＮＡ信号に含まれるアドレスを持つソース・
ノードから、ＳＥＲＶＥＲ又はＯＲＩＧ或はこれ等両者
が使用可能であったことに関連するタイム・スロットで
あるアドレスを持つデスティネーション・ノードへの接
続を確立する。ＳＮＡ０−ＳＮＡ７は、この接続のため
のソース・ポートのアドレスを含む。使用可能なＯＲＩ
Ｇは、タイム・スロットが接続指令を含み、タイム・ス
ロットに関連するノードがこのトランザクションに対す
るオリジネータであることを指示する。使用可能なＳＥ
ＲＶＥＲは、タイムスロットが接続指令を含む又タイム
スロットに協働するノードがこのトランザクションに対
するサーバであることを指示する。ＴＲＡＣＥビット
は、ＳＭ８０及びＲＢ９０のトレース論理信号を使用可
能にする。ＰＡＲＩＴＹＡはＳＥＲＶＥＲ、ＯＲＩＧ及
びＴＲＡＣＥの各ビットを横切って生ずるパリティ・ビ
ットである。ＰＡＲＩＴＹＣはＳＥＲＶＥＲ、ＯＲＩ
Ｇ、ＴＲＡＣＥ及びＳＮＡの各ビットを横切って生ず
る。

【０１０５】他の実施例以上本発明をその実施例について述べたがこの説明はこ
れ等に限定するものではない。当業者には明らかなよう
に本発明はその精神を逸脱しないで種種の変化変型を行
うことができる。

【図面の簡単な説明】

【図１】本発明が使用される分散型プロセッサ通信シス
テムの１例である。

【図２】本発明が使用される分散型プロセッサ通信シス
テムの他の例である。

【図３】本発明スイッチング・ネットワークの基本部品
のブロック図である。

【図４】本発明スイッチング・ネットワークに使うレベ
ル１プロトコルの図である。

【図５】本発明スイッチング・ネットワークのパイプラ
イン動作を示す線図である。

【図６】ノード制御装置対とそのプロセッサ・クラスタ
への接続とのブロック図である。

【図７】ノード制御装置のブロック図である。

【図８】ゲートウェイ群及びそのノードのブロック図で
ある。

【図９】ゲートウェイのブロック図である。

【図１０】群制御装置のブロック図である。

【図１１】要求バッファのブロック図である。

【図１２】接続制御装置のブロック図である。

【図１３】スイッチング・マトリックスのマトリックス
面のブロック図である。

【図１４】ＲＢサービス要求リンクのフォーマットを示
す。

【図１５】ＲＢサービス肯定応答リンクのフォーマット
を示す。

【図１６】ＲＢ経路肯定応答リンクのフォーマットを示
す。

【図１７】ＲＢリリース肯定応答リンクのフォーマット
を示す。

【符号の説明】

１０スイッチング・ネットワークＳＮ７２クラスタ・プロセッサＣＰ７８ノード制御装置８０スイッチング・マトリックス８２ゲートウェイ８６交換制御システム８８ゲートウェイ群制御装置９０要求バッファ９８接続制御装置

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年２月１９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】スイッチング・ネットワークとオリジ
ネーティング・プロセッサ及びソース・プロセッサ間を
接続する接続方法

───────────────────────────────────────────────────── フロントページの続き (72)発明者ゲリ、デニス、ハンスンアメリカ合衆国テクサス州75023、プレィノゥ、シーブルック 1312番 (72)発明者キミ、フォリスト、ナイマンアメリカ合衆国テクサス州6017、アーリングタン、チャド・ドライヴ 2500番 (72)発明者ジェイムズ、ケヴィン、マッコイアメリカ合衆国テクサス州75040、ガーランド、マース・ドライヴ 2921番

Claims

【特許請求の範囲】

【請求項１】ユーザ・プロセッサを、それぞれノード
制御装置を持つクラスタ内に配置した、プロセッサ・ベ
ース通信設備のユーザ・プロセッサ間にデータ通信を行
うスイッチング・ネットワークにおいて、オリジネーティング・プロセッサ及びデステイネーショ
ン・プロセッサ間の二地点間接続を確立するスイッチン
グ・マトリックスと、前記オリジネーティング・プロセッサからサービス要求
を受け取る少なくとも１つの要求バッファと、又前記サ
ービス要求の中央持ち行列を保持しかつ前記サービス要
求に従って前記スイッチング・マトリックス内に接続を
確立する接続制御装置とを持ち、前記スイッチング・マ
トリックスと通信する交換制御システムと、データの伝送のために前記ノード制御装置から前記スイ
ッチング・マトリックスにアクセスを行ない前記制御メ
ッセージの伝送のために前記ノード制御装置から前記交
換制御システムにアクセスを行ない複数のゲートウエイ
と、前記ゲートウエイの動作を制御する少なくとも１つのゲ
ートウエイ群制御装置と、前記制御メッセージの全部の処理が周期的サイクルで行
われるように、前記交換制御システム及びゲートウエイ
群制御装置に同期信号を送るタイミング・ジエネレータ
と、を包含し、前記交換制御システムと、前記ゲートウエイ
群制御装置とが、前記サービス要求を含む制御メッセー
ジのプロトコルに従ってプログラムされるようにしたス
イッチング・ネットワーク。
【請求項２】前記スイッチング・マトリックスに、引
続くサイクル中に実施するように、１サイクル中に接続
指令を記憶するメモリを設けた、請求項１のスイッチン
グ・ネットワーク。
【請求項３】前記スイッチング・マトリックスに、若
干の各アウトバウンド・パケット・リンクに対するパケ
ット・リンク・ドライバを持つマトリックス・エレメン
トを設け、前記各パケット・リンク・ドライバを接続指
令により互いに独立して使用可能にした、請求項１のス
イッチング・ネットワーク。
【請求項４】前記スイッチング・マトリックスに、前
記ゲートウエイの全部にパケットを同時に無線放送する
アウトバウンド・ポートを設けた、請求項１のスイッチ
ング・ネットワーク。
【請求項５】前記要求バッファに、前記ゲートウエイ
のうちの関連する１つから前記接続制御装置への前記サ
ービス要求を多重化するマルチプレクサを設けた、請求
項１のスイッチング・ネットワーク。
【請求項６】前記要求バッファに、１サイクル中に前
記接続制御装置からの経路肯定応答を記憶するメモリ
と、これ等の経路肯定応答を引続くサイクル中に関連す
るゲートウエイに転送するインタフエース・サーキット
リとを設けた、請求項１のスイッチング・ネットワー
ク。
【請求項７】前記要求バッファによりリリース肯定応
答を発生し、その全部の関連するゲートウエイに同時に
無線放送するようにした、請求項１のスイッチング・ネ
ットワーク。
【請求項８】前記要求バッアァにより、同じサイクル
中に径路肯定応答及びリリース肯定応答を送るようにし
た、請求項１のスイッチング・ネットワーク。
【請求項９】前記要求バッファに、前記ゲートウエイ
のうちどれが特定のサイクル中にサービス要求を出した
かを判定するオリジネータ要求メモリを設けた、請求項
１のスイッチング・ネットワーク。
【請求項１０】前記接続制御装置に、現在サービス要
求を記憶する新たな要求待ち行列と、据置きのサービス
要求を記憶するホールドオーバ待ち行列と、前記待ち行
列を読取る制御装置とを設けた、請求項１のスイッチン
グ・ネットワーク。
【請求項１１】前記接続制御装置にさらに、入りサー
ビス要求を優先基準で調べ新たな要求を前記の新たな要
求待ち行列に入れる要求セレクタを設けた、請求項１０
のスイッチング・ネットワーク。
【請求項１２】前記接続制御装置が、単一サイクル中
に、サービス要求を待ち行列に入れ、保留の待ち行列を
調べ、接続を確立し、接続を前記スイッチング・マトリ
ックスに切換えることを同時に行うようにプログラムさ
れる、請求項１のスイッチング・ネットワーク。
【請求項１３】前記接続制御装置により、前記ゲート
ウエイに関連するノードの話中状態を監視するノード状
態メモリを保持するようにした、請求項１のスイッチン
グ・ネットワーク。
【請求項１４】前記接続制御装置に、接続指令を記憶
する接続バッファと、この接続バッファの交互のバンク
のメモリ・スワップを行う制御装置とを設けた、請求項
１のスイッチング・ネットワーク。
【請求項１５】前記接続制御装置に、所定数のサイク
ル中に、サービス要求及びその関連するパケット・デー
タ転送を処理するようにプログラムした状態制御装置を
設けた、請求項１のスイッチング・ネットワーク。
【請求項１６】前記スイッチング・マトリックスに、
パケットを前記ゲートウエイと関連する全部のノードに
同時に送出すように、前記パケットを無線放送する手段
を設けた、請求項１のスイッチング・ネットワーク。
【請求項１７】前記プロトコルを、サービスの要求
と、要求肯定応答と、経路肯定応答と、リリース肯定応
答とだけにより構成した、請求項１のスイッチング・ネ
ットワーク。
【請求項１８】ディジタル・データを通信するため
に、オリジネーティング・プロセッサ及びソース・プロ
セッサ間を接続する接続方法において、サーバ・ゲートウエイ及びデステイネーション・プロセ
ッサのアドレスを含むパケット・データをオリジネーテ
ィング・プロセッサからゲートウエイに受け取る段階
と、前記ゲートウエイから交換制御回路にサービス要求を送
る段階と、前記オリジネーション・ゲートウエイと前記サーバ・ゲ
ートウエイとの間に、これ等のゲートウエイのいずれも
話中でなければ二地点間接続を形成する段階と、前記
オリジネーティング・プロセッサから前記デスティネー
ション・プロセッサに前記データを転送する段階と、を包含し、前記各段階を、これ等の段階が所定数のパケット・フレ
ーム周期内に生ずるように同期させる接続方法。
【請求項１９】さらに前記サービス要求の中央待ち行
列を保持する段階を包含する、請求項１８の接続方法。
【請求項２０】二地点間接続の形成する段階を、先行
する第２のサービス要求に対して前記データを転送する
前記段階と同じパケット周期中に、現在サービス要求に
対して行う、請求項１８の接続方法。
【請求項２１】二地点間接続を形成する前記段階を肯
定応答する段階をさらに包含し、この肯定応答する段階
を、現在フレームに対し二地点間接続を形成する前記段
階と同じパケット・フレーム周期中に前記現在フレーム
に対して行う請求項１８の接続法。
【請求項２２】デイジタル・データを通信するため
に、オリジネーティング・プロセッサ及びソース・プロ
セッサ間を接続する接続方法において、パケット・フレーム周期を表わすタイミング信号を供給
する段階と、現在データ・パケットに対する前記パケット・フレーム
周期内で交換制御回路からオリジネーティング・プロセ
ッサ・ノードに関連するゲートウエイに経路肯定応答を
送る段階と、前記ゲートウエイと通信するスイッチング・マトリック
スを使用し、前記パケット・フレーム周期内の前記現在
データ・パケットをデステイネーション・プロセッサ・
ノードに転送する段階と、前記現在データ・パケットに対する前記パケット・フレ
ーム周期内で前記交換制御回路から前記ゲートウエイに
リリース・肯定応答を送る段階と、を包含し、前記各段階が同じパケット・フレーム周期中に生ずるよ
うにする接続方法。
【請求項２３】同じパケット・フレーム周期中に前記
交換制御回路内で次の引続くパケットに対する経路肯定
応答を発生する段階をさらに包含する、請求項２２の接
続方法。
【請求項２４】同じパケット・フレーム周期中に次の
引続くパケットに対し前記交換制御回路から前記スイッ
チング・マトリックスへの接続指令を生成する段階をさ
らに包含する、請求項２２の接続方法。
【請求項２５】同じパケット・フレーム周期中に前記
スイッチング・マトリックスに接続指令を転送する段階
をさらに包含する、請求項２２の接続方法。