JPH05243914A - モデム等化器の係数の適応法および適応回路 - Google Patents
モデム等化器の係数の適応法および適応回路Info
- Publication number
- JPH05243914A JPH05243914A JP4224576A JP22457692A JPH05243914A JP H05243914 A JPH05243914 A JP H05243914A JP 4224576 A JP4224576 A JP 4224576A JP 22457692 A JP22457692 A JP 22457692A JP H05243914 A JPH05243914 A JP H05243914A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- value
- signal
- modem
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
モデム等化器の係数の適応を行う方法と回路には係数を
記憶するためのメモリセルと、セルの出力を受信ししか
も１番目の訂正を行う１番目の信号を出力するアダプタ
と、１番目の信号を受信ししかも２番目の信号をセルに
出力する加算器とがある。加算器は更に１よりかなり小
さい値ｋを受けるがこの値ｋは対象とする係数の初期値
と現在の値を比較する比較器により与えられる符号を有
している。
記憶するためのメモリセルと、セルの出力を受信ししか
も１番目の訂正を行う１番目の信号を出力するアダプタ
と、１番目の信号を受信ししかも２番目の信号をセルに
出力する加算器とがある。加算器は更に１よりかなり小
さい値ｋを受けるがこの値ｋは対象とする係数の初期値
と現在の値を比較する比較器により与えられる符号を有
している。
Description
【０００１】
【産業上の利用分野】この発明はディジタルデータを電
話回線またはその他のネットワークに伝送する電子回路
の変調器／復調器（モデム）の分野に関する。
話回線またはその他のネットワークに伝送する電子回路
の変調器／復調器（モデム）の分野に関する。
【０００２】
【従来の技術】電話回線には群伝播時間および振幅に対
する歪があり、従って満足すべき復調状態を得るためこ
れらの歪を補償する必要がある。これは一般には自動適
応有限インパルス応答（ＦＩＲ）フィルタにより構成さ
れる等化器により行われている。
する歪があり、従って満足すべき復調状態を得るためこ
れらの歪を補償する必要がある。これは一般には自動適
応有限インパルス応答（ＦＩＲ）フィルタにより構成さ
れる等化器により行われている。
【０００３】この等化器はよく知られており特別な装置
は例えば米国特許番号第４，２３７，５５４号に記載さ
れている。この特許に提示されているように、等化器を
構成している自己適応フィルタの計数は例えばボーレイ
トで、すなわち各シンボルの到着点で周期的に更新され
ている。このように計数はそれぞれ記憶され、各クロッ
ク時間で記憶された値はアダプタにより変調されるが、
このアダプタには入力で現在のデータと例えば最小自乗
回路から発生する誤差信号が加えられている。最小自乗
回路は等化器により処理される受信シンボルと記憶シン
ボルとを比較している。更にこのアダプタはタップリー
ケージ回路を有する前述の特許に取り入れられている
が、このタップリーケージ回路により適応された計数値
はその次の係数の符号によりごく僅かの定常値だけ減少
する。タップリーケージ回路の目的は計算が有限計算で
行われるときの切捨て誤差の蓄積を除去することであ
る。
は例えば米国特許番号第４，２３７，５５４号に記載さ
れている。この特許に提示されているように、等化器を
構成している自己適応フィルタの計数は例えばボーレイ
トで、すなわち各シンボルの到着点で周期的に更新され
ている。このように計数はそれぞれ記憶され、各クロッ
ク時間で記憶された値はアダプタにより変調されるが、
このアダプタには入力で現在のデータと例えば最小自乗
回路から発生する誤差信号が加えられている。最小自乗
回路は等化器により処理される受信シンボルと記憶シン
ボルとを比較している。更にこのアダプタはタップリー
ケージ回路を有する前述の特許に取り入れられている
が、このタップリーケージ回路により適応された計数値
はその次の係数の符号によりごく僅かの定常値だけ減少
する。タップリーケージ回路の目的は計算が有限計算で
行われるときの切捨て誤差の蓄積を除去することであ
る。
【０００４】
【発明が解決しようとする課題】一般的に言えば、既知
のタップリーケージの方法では１より若干小さい定数を
乗ずることにより、または符号が係数の符号と逆である
小さな値を加えることにより係数を０の近くにしてい
る。
のタップリーケージの方法では１より若干小さい定数を
乗ずることにより、または符号が係数の符号と逆である
小さな値を加えることにより係数を０の近くにしてい
る。
【０００５】いくつかの等化器では複素分解信号の等化
と計算を１つのフィルタの動作で行うことにより、チャ
ネルの等化とヒルベルト変換を同時に行っている。これ
らの等化器を使用する時、等化器の静止位置はもはや係
数が０のフィルタではなく分解信号変換を行うフィルタ
である。従ってこのタップリーケージでは所要のレスポ
ンスにシフトが生ずる。更にいくつかの等化器構造にお
いて定常状態で等化器が収れんすれば信号は帯域が有限
のタイプであるので自動適応アルゴリズムは有効帯域外
に含まれる入力信号に情報を有しない。従って係数にド
リフトが生ずるが、このドリフトは複素係数等化器の場
合特に大きく、更に信号の有効帯域外では大きな利得を
生じやすい。このドリフトはタップリーケージにより増
加する。このドリフトは有効帯域外で生ずるので不都合
ではなく実際には回線はパルス雑音のようなエネルギー
が高くスペクトルの広い雑音により妨害を受けるが、こ
れらの雑音はもはやこの等化器では除去できない。
と計算を１つのフィルタの動作で行うことにより、チャ
ネルの等化とヒルベルト変換を同時に行っている。これ
らの等化器を使用する時、等化器の静止位置はもはや係
数が０のフィルタではなく分解信号変換を行うフィルタ
である。従ってこのタップリーケージでは所要のレスポ
ンスにシフトが生ずる。更にいくつかの等化器構造にお
いて定常状態で等化器が収れんすれば信号は帯域が有限
のタイプであるので自動適応アルゴリズムは有効帯域外
に含まれる入力信号に情報を有しない。従って係数にド
リフトが生ずるが、このドリフトは複素係数等化器の場
合特に大きく、更に信号の有効帯域外では大きな利得を
生じやすい。このドリフトはタップリーケージにより増
加する。このドリフトは有効帯域外で生ずるので不都合
ではなく実際には回線はパルス雑音のようなエネルギー
が高くスペクトルの広い雑音により妨害を受けるが、こ
れらの雑音はもはやこの等化器では除去できない。
【０００６】
【課題を解決するための手段】これらの欠点を避けるた
め、この発明では係数について静止の値と現在の値との
瞬時の差を計算している間、係数の静止値を記憶しその
後に係数の取り出しを行っている。このように係数が静
止の値に対し適当な符号を常に取り出すことが確実にな
る。
め、この発明では係数について静止の値と現在の値との
瞬時の差を計算している間、係数の静止値を記憶しその
後に係数の取り出しを行っている。このように係数が静
止の値に対し適当な符号を常に取り出すことが確実にな
る。
【０００７】より詳細にはこの発明によりモデム等化器
の係数を適応させる方法が与えられるが、このモデム等
化器は係数の値を周期的に記憶することと、モデムに与
えた少なくとも１つのシンボルに関係のある誤差信号で
この係数を周期的に訂正することと、この信号をリコー
ル信号により周期的に訂正する各ステップから成る。こ
の方法によれば、リコール信号は係数の現在の値とこの
係数の初期値との差の符号と、１よりかなり小さい付加
定数との積である。
の係数を適応させる方法が与えられるが、このモデム等
化器は係数の値を周期的に記憶することと、モデムに与
えた少なくとも１つのシンボルに関係のある誤差信号で
この係数を周期的に訂正することと、この信号をリコー
ル信号により周期的に訂正する各ステップから成る。こ
の方法によれば、リコール信号は係数の現在の値とこの
係数の初期値との差の符号と、１よりかなり小さい付加
定数との積である。
【０００８】前記の初期値は通信の始めにおけるモデム
ハンドシェイクフェイズの間またはこの通信の間に決定
することが好ましい。
ハンドシェイクフェイズの間またはこの通信の間に決定
することが好ましい。
【０００９】この発明では更にモデム等化器の係数の適
応回路を提示しているが、この適応回路は係数の記憶セ
ルと、セル出力を受信ししかも１番目の信号に１番目の
訂正を与える適応装置と、１番目の信号を受けしかも２
番目の信号をセルに与える加算装置とを有している。加
算装置は１番目の信号と値ｋを受けるが、この値ｋは１
よりかなり小さく対象とする係数の初期値と現在の値を
比較する比較器により与えられる符号を有している。
応回路を提示しているが、この適応回路は係数の記憶セ
ルと、セル出力を受信ししかも１番目の信号に１番目の
訂正を与える適応装置と、１番目の信号を受けしかも２
番目の信号をセルに与える加算装置とを有している。加
算装置は１番目の信号と値ｋを受けるが、この値ｋは１
よりかなり小さく対象とする係数の初期値と現在の値を
比較する比較器により与えられる符号を有している。
【００１０】
【実施例】以下図面に基づきこの発明を更に詳しく説明
する。
する。
【００１１】以下の記述において種々のデータは単一の
ワードのように取り扱われるが、実際には前述の特許に
示されているようにデータは一般には複数データとして
表される交差した複数の平行段階により処理される。
ワードのように取り扱われるが、実際には前述の特許に
示されているようにデータは一般には複数データとして
表される交差した複数の平行段階により処理される。
【００１２】図１には自己適応形ＦＩＲフィルタの従来
の構造を示している。このフィルタには連続したデータ
Ｘ0 ，Ｘ1 ，Ｘ2 ，・・・Ｘn で表されるデータ入力１
０があるが、これらの連続データはレジスタモードで接
続されているレジスタセル１１に順次加えられている。
このフィルタは乗算器１２に各データＸi と、メモリセ
ル１３に一時記憶された係数Ｃi との乗算の動作を含ん
でいる。各乗算の結果は和積分器１４に加えられるが、
この和積分器はその出力１５にフィルタ出力を出してい
る。各メモリセル１３は適応回路１６と関連があるが、
この適応回路は記憶データを受けかつ次のクロック期間
に調整データを出力する。データの調整は入力１７で与
えられる次の入力データと、アダプタの入力１８で与え
られる誤差信号Ｅとの関数として決められる。誤差信号
Ｅはフィルタを通ったデータ（和積分器１４の出力に生
ずるシンボル）と、予め記憶されたシンボルの期待値と
の差を測定することにより得られるが、この連続した差
は例えば最小自乗法に従い処理されている。データ信号
Ｘとの組み合わせである誤差信号Ｅはアダプタで既知の
方法で処理され訂正係数Ｃが与えられる、すなわち特に
振幅変動の大きさが計算される。
の構造を示している。このフィルタには連続したデータ
Ｘ0 ，Ｘ1 ，Ｘ2 ，・・・Ｘn で表されるデータ入力１
０があるが、これらの連続データはレジスタモードで接
続されているレジスタセル１１に順次加えられている。
このフィルタは乗算器１２に各データＸi と、メモリセ
ル１３に一時記憶された係数Ｃi との乗算の動作を含ん
でいる。各乗算の結果は和積分器１４に加えられるが、
この和積分器はその出力１５にフィルタ出力を出してい
る。各メモリセル１３は適応回路１６と関連があるが、
この適応回路は記憶データを受けかつ次のクロック期間
に調整データを出力する。データの調整は入力１７で与
えられる次の入力データと、アダプタの入力１８で与え
られる誤差信号Ｅとの関数として決められる。誤差信号
Ｅはフィルタを通ったデータ（和積分器１４の出力に生
ずるシンボル）と、予め記憶されたシンボルの期待値と
の差を測定することにより得られるが、この連続した差
は例えば最小自乗法に従い処理されている。データ信号
Ｘとの組み合わせである誤差信号Ｅはアダプタで既知の
方法で処理され訂正係数Ｃが与えられる、すなわち特に
振幅変動の大きさが計算される。
【００１３】図２と図３にはタップリーケージ装置のつ
いた適応モジュールの周知の変形を示す。メモリセル１
３には所定の時間に乗算器１２に加えられる係数Ｃi(t)
が含まれている。同時にこの係数Ｃi(t)はアダプタ１６
に加えられるが、このアダプタではこの係数が処理され
係数Ｃ'i(t+1) に変えられる。
いた適応モジュールの周知の変形を示す。メモリセル１
３には所定の時間に乗算器１２に加えられる係数Ｃi(t)
が含まれている。同時にこの係数Ｃi(t)はアダプタ１６
に加えられるが、このアダプタではこの係数が処理され
係数Ｃ'i(t+1) に変えられる。
【００１４】図２において、係数Ｃ'i(t+1) は乗算器２
０を通ってからメモリセル１３の入力に戻るがこの乗算
器は１より若干小さい係数ｋが掛け合わされて次の係数
Ｃi(t+1)を出力している。
０を通ってからメモリセル１３の入力に戻るがこの乗算
器は１より若干小さい係数ｋが掛け合わされて次の係数
Ｃi(t+1)を出力している。
【００１５】更に他の適応モードを図３に示すが、この
モードは前述の米国特許番号第４，２３７，５５４号に
記載のものに対応している。この特許ではＣ'i(t+1) か
らＣi(t+1)への通過は加算器２６で０に近い定数ｅを加
えることにより行われ、この定数は回路２４で決定され
る係数Ｃ'i(t+1) の符号の関数として乗算器２２により
与えられる符号＋または−を有している。
モードは前述の米国特許番号第４，２３７，５５４号に
記載のものに対応している。この特許ではＣ'i(t+1) か
らＣi(t+1)への通過は加算器２６で０に近い定数ｅを加
えることにより行われ、この定数は回路２４で決定され
る係数Ｃ'i(t+1) の符号の関数として乗算器２２により
与えられる符号＋または−を有している。
【００１６】前述の従来の場合はいずれも、係数が定数
的に０に近づけられ、しかもこれは係数Ｃのすぐ後の値
の関数としてのみ行われていることが判る。
的に０に近づけられ、しかもこれは係数Ｃのすぐ後の値
の関数としてのみ行われていることが判る。
【００１７】図４にはこの発明によるアダプタの実施例
を示す。
を示す。
【００１８】この発明による回路には係数Ｃi(t)とその
次の係数Ｃi(t+1)を記憶するメモリセル１３と、係数Ｃ
i(t)から信号Ｃ'i(t+1) を出力する適応モジュール１６
と、誤差信号Ｅと、更にデータ値Ｘを再度示してある。
付加メモリセル３０はメモリセル１３に平行に書込みモ
ードで接続されている。書込みモードの接続はスイッチ
３２で記号化されている。メモリ３０の内容Ｃi(0)は比
較器３４で値Ｃ'i(t+1) と比較されるが、この比較器は
差の符号の関数として正または負を出力する。この値＋
１または−１は０に近い係数ｋと掛け合わされ、更にこ
の値±ｋは加算器３８で信号Ｃ'i(t+1) に加えられ値Ｃ
i(t+1)を出力する。このようにこの発明による回路では
次式が得られる： Ｃi(t+1)＝Ｃ'i(t+1) −Sign［Ｃ'i(t+1) −Ｃi(0)］＊ｋ 値Ｃi(0)は対象モデムにより通信の始めに決定される値
である。実際、各通信の始めでハンドシェイクフェーズ
が行われるがこの間に１番目の係数推定が行われる。こ
のように係数を適応している間、例えＸの値が非常に小
さくなりこれにより適応器１６の動作が悪くなっても係
数Ｃi(t)は高いまたは低い初期値を取る。実際いくつか
の通信規格では通信の間の周期的な期間において同期の
回復とハンドシェイクフェーズが行われるが、この周期
はモデムにより送受信されるシンボルの周期に比較して
非常に長い。
次の係数Ｃi(t+1)を記憶するメモリセル１３と、係数Ｃ
i(t)から信号Ｃ'i(t+1) を出力する適応モジュール１６
と、誤差信号Ｅと、更にデータ値Ｘを再度示してある。
付加メモリセル３０はメモリセル１３に平行に書込みモ
ードで接続されている。書込みモードの接続はスイッチ
３２で記号化されている。メモリ３０の内容Ｃi(0)は比
較器３４で値Ｃ'i(t+1) と比較されるが、この比較器は
差の符号の関数として正または負を出力する。この値＋
１または−１は０に近い係数ｋと掛け合わされ、更にこ
の値±ｋは加算器３８で信号Ｃ'i(t+1) に加えられ値Ｃ
i(t+1)を出力する。このようにこの発明による回路では
次式が得られる： Ｃi(t+1)＝Ｃ'i(t+1) −Sign［Ｃ'i(t+1) −Ｃi(0)］＊ｋ 値Ｃi(0)は対象モデムにより通信の始めに決定される値
である。実際、各通信の始めでハンドシェイクフェーズ
が行われるがこの間に１番目の係数推定が行われる。こ
のように係数を適応している間、例えＸの値が非常に小
さくなりこれにより適応器１６の動作が悪くなっても係
数Ｃi(t)は高いまたは低い初期値を取る。実際いくつか
の通信規格では通信の間の周期的な期間において同期の
回復とハンドシェイクフェーズが行われるが、この周期
はモデムにより送受信されるシンボルの周期に比較して
非常に長い。
【００１９】いくつかの図が簡単な例として図示できし
かもこの発明は複素係数アダプタにあてはまることに注
意する必要がある。更にこの発明を実施する際には、特
別な回路のかわりにメモリを内蔵した適当にプログラム
されたマイクロプロセッサがしばしば使用できる。
かもこの発明は複素係数アダプタにあてはまることに注
意する必要がある。更にこの発明を実施する際には、特
別な回路のかわりにメモリを内蔵した適当にプログラム
されたマイクロプロセッサがしばしば使用できる。
【図１】ＦＩＲフィルタの従来の構成。
【図２】等化器の係数に対する従来の適応回路。
【図３】等化器の係数に対する従来の他の適応回路。
【図４】等化器の係数に対するこの発明による適応回路
の概要。
の概要。
１０ データ入力 １１ レジスタセル １２，２０，２２ 乗算器 １３ メモリセル １４ 和積分器 １５ 和積分器の出力 １６ 適応モジュール １７ 入力 １８ アダプタの入力 ２４ 回路 ２６，３８ 加算器 ３０ 付加メモリセル ３２ スイッチ ３４ 比較器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウイリアム グラス フランス国， 38170 シスネ−パリセ, ル ジョルジュ メドル， 100番地 (72)発明者 フランシス デュルーリ フランス国， 38180 シスネ， アベニ ュ デュ グレノブル， 19番地
Claims (3)
- 【請求項１】 次の各ステップから成るモデム等化器の
係数の適応方法： （１）係数の値を周期的に記憶すること； （２）前記モデムに加えられた少なくとも１つのシンボ
ルを検出することに関連した誤差信号により前記係数を
周期的に訂正すること； （３）リコール信号により前記係数を周期的に訂正する
こと； ここに前記リコール信号とは１よりかなり小さい付加定
数と、係数の現在値と前記係数の初期値の差の符号との
積である。 - 【請求項２】 前記初期値が通信の初めのモデムのハン
ドシェイクフェイズの間または通信の間に決定される請
求項１に記載の方法。 - 【請求項３】 次のものから成るモデム等化器の係数の
適応回路； （１）係数を記憶するためのセル（１３）； （２）前記セルの出力を受け、更に１番目の訂正を有す
る１番目に信号（Ｃ'i(t+1))を出力する適応装置（１
６）； （３）前記１番目の信号を受け、更に前記セルに２番目
の信号（Ｃi(t+1)) を出力する加算装置（３８）； ここに前記加算装置は前記１番目の信号の他に１よりか
なり小さな値ｋを受けるが、この値ｋの符号は対象とす
る係数の初期値（Ｃi(0)) と現在の値とを比較する比較
器（３）により定められている。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9110651A FR2680618B1 (fr) | 1991-08-19 | 1991-08-19 | Procede et circuit d'adaptation de coefficient dans un egaliseur de modem. |
| FR91/10651 | 1991-08-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243914A true JPH05243914A (ja) | 1993-09-21 |
| JP3132175B2 JP3132175B2 (ja) | 2001-02-05 |
Family
ID=9416413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04224576A Expired - Fee Related JP3132175B2 (ja) | 1991-08-19 | 1992-08-03 | モデム等化器の係数の適応法および適応回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5333149A (ja) |
| EP (1) | EP0528738B1 (ja) |
| JP (1) | JP3132175B2 (ja) |
| DE (1) | DE69216948T2 (ja) |
| FR (1) | FR2680618B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213943A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 干渉補償器 |
| US6135651A (en) * | 1997-05-29 | 2000-10-24 | Cirrus Logic, Inc. | Patching apparatus and method for upgrading modem software code |
| US6009448A (en) * | 1997-08-18 | 1999-12-28 | Industrial Technology Research Institute | Pipelined parallel-serial architecture for a modified least mean square adaptive filter |
| FR2775150B1 (fr) | 1998-02-17 | 2000-05-05 | St Microelectronics Sa | Procede de minimisation des effets perturbateurs de couplage entre deux dispositifs telephoniques voisins d'emission/reception, notamment des circuits d'interface u, et dispositif correspondant |
| US7076514B2 (en) * | 2001-12-18 | 2006-07-11 | Conexant, Inc. | Method and system for computing pre-equalizer coefficients |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE413427B (sv) * | 1978-10-23 | 1980-05-27 | Nohab Diesel Ab | Ferskvattenkylsystem for kompressormatade forbrenningsmotorer med luftmellankylning |
| US4237554A (en) * | 1979-03-01 | 1980-12-02 | Bell Telephone Laboratories, Incorporated | Coefficient tap leakage for fractionally-spaced equalizers |
| JPH0365058B2 (ja) * | 1979-10-15 | 1991-10-09 | ||
| US4384355A (en) * | 1979-10-15 | 1983-05-17 | Bell Telephone Laboratories, Incorporated | Control of coefficient drift for fractionally spaced equalizers |
| JPS6211326A (ja) * | 1985-07-09 | 1987-01-20 | Hitachi Ltd | 自動等化器再設定方式 |
| US5216629A (en) * | 1987-12-23 | 1993-06-01 | U.S. Philips Corp. | Adjusting filter coefficients |
| JP2545614B2 (ja) * | 1989-09-20 | 1996-10-23 | 富士通株式会社 | 自動等化器のタップ係数保護方式 |
| JPH03154435A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 判定帰還形等化方式 |
-
1991
- 1991-08-19 FR FR9110651A patent/FR2680618B1/fr not_active Expired - Fee Related
-
1992
- 1992-08-03 JP JP04224576A patent/JP3132175B2/ja not_active Expired - Fee Related
- 1992-08-14 DE DE69216948T patent/DE69216948T2/de not_active Expired - Fee Related
- 1992-08-14 EP EP92420277A patent/EP0528738B1/fr not_active Expired - Lifetime
- 1992-08-17 US US07/930,901 patent/US5333149A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0528738B1 (fr) | 1997-01-22 |
| FR2680618B1 (fr) | 1993-11-19 |
| US5333149A (en) | 1994-07-26 |
| JP3132175B2 (ja) | 2001-02-05 |
| FR2680618A1 (fr) | 1993-02-26 |
| DE69216948D1 (de) | 1997-03-06 |
| EP0528738A1 (fr) | 1993-02-24 |
| DE69216948T2 (de) | 1997-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4422175A (en) | Constrained adaptive equalizer | |
| US4455661A (en) | Dual processor digital modem apparatus | |
| JPH0773190B2 (ja) | 無限インパルス応答フィルタ、信号生成方法 | |
| EP0543568A2 (en) | High resolution filtering using low resolution processors | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| JPH0728319B2 (ja) | 位相ジッタを推定する装置および方法、受信装置、通信システム、ならびに受信装置または通信システムで用いる方法 | |
| JPH05243914A (ja) | モデム等化器の係数の適応法および適応回路 | |
| US4964118A (en) | Apparatus and method for echo cancellation | |
| JPH07221676A (ja) | 高速制御適応フィルタを用いた受信方式 | |
| EP0720370B1 (en) | Compensation for truncation error in a digital video signal decoder | |
| EP0390609B1 (en) | Adjacent channel interference canceller with means for minimizing intersymbol interference | |
| JP2000315968A (ja) | 適応型信号推定器 | |
| JP2003533083A (ja) | 適応フィルタリング方法及び装置 | |
| JPH0746810B2 (ja) | 伝送システム | |
| JPH03107208A (ja) | 自動等化器のタップ係数保護方式 | |
| WO1996020551A1 (en) | Adaptive equalization for priv transmission systems | |
| JPH11340877A (ja) | 適応型ｄｃ補償 | |
| JPS6367776B2 (ja) | ||
| US7184471B2 (en) | Method and apparatus for transmission line equalization | |
| GB2416969A (en) | Equalisers | |
| JPS5940727A (ja) | 自動等化方式 | |
| KR0176146B1 (ko) | 결정 귀환 등화 방법 | |
| JP3185715B2 (ja) | 通信用適応等化フィルタ | |
| CN111107025B (zh) | Gfsk接收机中的自适应均衡器 | |
| JP2635361B2 (ja) | 変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |