JPH05235108A - フィルムキャリアテープの製造方法 - Google Patents
フィルムキャリアテープの製造方法Info
- Publication number
- JPH05235108A JPH05235108A JP4001179A JP117992A JPH05235108A JP H05235108 A JPH05235108 A JP H05235108A JP 4001179 A JP4001179 A JP 4001179A JP 117992 A JP117992 A JP 117992A JP H05235108 A JPH05235108 A JP H05235108A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- film carrier
- carrier tape
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 インナーリードボンディング（ＩＬＢ）側と
アウターリードボンディング（ＯＬＢ）側のリードのメ
ッキ材料および膜厚の異なるフィルムキャリアテープの
製造方法を提供する。 【構成】 接着剤１ａを介して絶縁フィルム１に銅等の
金属箔１１が接着される。次に、金属箔１１を選択的に
エッチングしてリード４が形成される。次いで、レジス
タ膜１２ｂを用いてサスペンダー６上のリード４を含む
デバイスホール３内のリード４が選択的にメッキされ、
金メッキ層１３が形成される。次に、印刷法により半田
ペースト層１５が形成される。次いで、フィルムキャリ
アテープ全体を、半田の溶融温度に加熱して、半田ペー
スト１５を溶融させ、表面張力によりＯＬＢホール内の
リード４全面に半田層が形成され、ＩＬＢ側の部分のリ
ード４と、ＯＬＢ側の部分のリード４のメッキの材料お
よび膜厚の異なるフィルムキャリアテープが得られる。
アウターリードボンディング（ＯＬＢ）側のリードのメ
ッキ材料および膜厚の異なるフィルムキャリアテープの
製造方法を提供する。 【構成】 接着剤１ａを介して絶縁フィルム１に銅等の
金属箔１１が接着される。次に、金属箔１１を選択的に
エッチングしてリード４が形成される。次いで、レジス
タ膜１２ｂを用いてサスペンダー６上のリード４を含む
デバイスホール３内のリード４が選択的にメッキされ、
金メッキ層１３が形成される。次に、印刷法により半田
ペースト層１５が形成される。次いで、フィルムキャリ
アテープ全体を、半田の溶融温度に加熱して、半田ペー
スト１５を溶融させ、表面張力によりＯＬＢホール内の
リード４全面に半田層が形成され、ＩＬＢ側の部分のリ
ード４と、ＯＬＢ側の部分のリード４のメッキの材料お
よび膜厚の異なるフィルムキャリアテープが得られる。
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリアテープ
の製造方法に関し、特に、リードに半導体チップが接合
されて、フィルムキャリア半導体装置を構成するフィル
ムキャリアテープの製造方法に関する。
の製造方法に関し、特に、リードに半導体チップが接合
されて、フィルムキャリア半導体装置を構成するフィル
ムキャリアテープの製造方法に関する。
【０００２】
【従来の技術】従来のフィルムキャリアテープの構造
は、図４（ａ）および（ｂ）に示されるように、ポリイ
ミド等の絶縁フィルム１の両側縁部に搬送および位置決
め用のスプロケットホール２が、一定の間隔で設けられ
ている。また、絶縁フィルム１の幅方向中央部には、矩
形の開口されたデバイスホール３が絶縁フィルム１の長
手方向に所定のピッチで設けられている。各デバイスホ
ール３の周囲には、リード４が配置されている。このリ
ード４のデバイスホール３の側の端部は、デバイスホー
ル３内に延在し、リード４の他端部には、電器選別用パ
ッド５が形成されている。
は、図４（ａ）および（ｂ）に示されるように、ポリイ
ミド等の絶縁フィルム１の両側縁部に搬送および位置決
め用のスプロケットホール２が、一定の間隔で設けられ
ている。また、絶縁フィルム１の幅方向中央部には、矩
形の開口されたデバイスホール３が絶縁フィルム１の長
手方向に所定のピッチで設けられている。各デバイスホ
ール３の周囲には、リード４が配置されている。このリ
ード４のデバイスホール３の側の端部は、デバイスホー
ル３内に延在し、リード４の他端部には、電器選別用パ
ッド５が形成されている。
【０００３】デバイスホール３の周囲には、絶縁フィル
ム１の枠を形成するサスペンダ６が設けられており、こ
のサスペンダ６の外側には、アウターリードボンディン
グホール（以下、ＯＬＢホールと云う）３ａが設けられ
ている。その先端部がデバイスホール３内に突出してい
るリード４は、その中間部がサスペンダ６により支持さ
れることにより、その変形が防止されている。
ム１の枠を形成するサスペンダ６が設けられており、こ
のサスペンダ６の外側には、アウターリードボンディン
グホール（以下、ＯＬＢホールと云う）３ａが設けられ
ている。その先端部がデバイスホール３内に突出してい
るリード４は、その中間部がサスペンダ６により支持さ
れることにより、その変形が防止されている。
【０００４】次に、従来のフィルムキャリアテープの製
造方法の一例について説明する。
造方法の一例について説明する。
【０００５】先ず、ポリイミド等の絶縁フィルム１に搬
送および位置決め用のスプロケットホール１、デバイス
ホール３およびＯＬＢホール３ａを形成した後に、銅等
の金属箔が接着される。次いで、この金属箔が接着され
た絶縁フィルム１の両面にレジスタ膜を形成した後に、
金属箔上のレジスタ膜を感光・現像した後に当該金属箔
をエッチングして、所望のリード４および電気選別用パ
ッド５が形成される。そして、次に、リード４および電
気選別用パッド５の表面に、金等の金属膜をメッキによ
り形成することにより、フィルムキャリアテープが形成
される。
送および位置決め用のスプロケットホール１、デバイス
ホール３およびＯＬＢホール３ａを形成した後に、銅等
の金属箔が接着される。次いで、この金属箔が接着され
た絶縁フィルム１の両面にレジスタ膜を形成した後に、
金属箔上のレジスタ膜を感光・現像した後に当該金属箔
をエッチングして、所望のリード４および電気選別用パ
ッド５が形成される。そして、次に、リード４および電
気選別用パッド５の表面に、金等の金属膜をメッキによ
り形成することにより、フィルムキャリアテープが形成
される。
【０００６】次に、フィルムキャリアテープを使用した
フィルムキャリア型半導体装置の従来の製造方法につい
て説明する。
フィルムキャリア型半導体装置の従来の製造方法につい
て説明する。
【０００７】図４（ａ）および（ｂ）に見られるよう
に、フィルムキャリアテープのデバイスホール３の中央
には、半導体チップ７が配置されており、この半導体チ
ップ７には、その電極端子上に、金属突起物のバンプ７
ａが形成されている。このバンプ７ａとリード４とを、
熱圧着法または共晶法等によるインナーリードボンディ
ング（以下、ＩＬＢと云う）により接続する（図４
（ａ）および（ｂ）参照）。このようにして、デバイス
ホール３に半導体チップ７を配置して、リード４および
バンプ７ａを介して半導体チップ７をフィルムキャリア
テープに固定した後、半導体チップ７の表面または図５
（ａ）に示されるようにデバイスホール３内をポッディ
ング法等により樹脂８ａにより封止する。その後、半導
体チップ７がフィルムキャリアテープ上に搭載された状
態において、電気選別用パッド５に接触子を接触させる
ことにより、半導体チップ７の電気選別試験およびバー
ンイン試験が実施され、不良品が除去される。これによ
り、フィルムキャリア半導体装置が完成する。
に、フィルムキャリアテープのデバイスホール３の中央
には、半導体チップ７が配置されており、この半導体チ
ップ７には、その電極端子上に、金属突起物のバンプ７
ａが形成されている。このバンプ７ａとリード４とを、
熱圧着法または共晶法等によるインナーリードボンディ
ング（以下、ＩＬＢと云う）により接続する（図４
（ａ）および（ｂ）参照）。このようにして、デバイス
ホール３に半導体チップ７を配置して、リード４および
バンプ７ａを介して半導体チップ７をフィルムキャリア
テープに固定した後、半導体チップ７の表面または図５
（ａ）に示されるようにデバイスホール３内をポッディ
ング法等により樹脂８ａにより封止する。その後、半導
体チップ７がフィルムキャリアテープ上に搭載された状
態において、電気選別用パッド５に接触子を接触させる
ことにより、半導体チップ７の電気選別試験およびバー
ンイン試験が実施され、不良品が除去される。これによ
り、フィルムキャリア半導体装置が完成する。
【０００８】このフィルムキャリア半導体装置は、図５
（ｂ）に示されるように、プリント基板１０上に実装さ
れるが、その方法を以下に説明する。
（ｂ）に示されるように、プリント基板１０上に実装さ
れるが、その方法を以下に説明する。
【０００９】先ず、リード４を所望の長さに切断して、
半導体チップ７をフィルムキャリアテープから分離す
る。そして、半導体チップ７を接着剤８ｂによりプリン
ト基板１０上に固着する。次に、リード４をプリント基
板１０上のボンデイングパッド９にアウターリードボン
ディング（以下、ＯＬＢと云う）する。これにより、フ
ィルムキャリア半導体装置のプリント基板１０上に対す
る実装が完了する。
半導体チップ７をフィルムキャリアテープから分離す
る。そして、半導体チップ７を接着剤８ｂによりプリン
ト基板１０上に固着する。次に、リード４をプリント基
板１０上のボンデイングパッド９にアウターリードボン
ディング（以下、ＯＬＢと云う）する。これにより、フ
ィルムキャリア半導体装置のプリント基板１０上に対す
る実装が完了する。
【００１０】フィルムキャリァテープを使用したフィル
ムキャリア半導体装置は、バンプ７ａおよびリード４の
数が多くなっても、全てのバンプ７ａとリード４を同時
にボンデイングすることができるために、ＩＬＢに要す
る時間が短いという利点を有するとともに、フィルムキ
ャリアテープを使用するために、作業の自動化が容易に
なるという利点がある。
ムキャリア半導体装置は、バンプ７ａおよびリード４の
数が多くなっても、全てのバンプ７ａとリード４を同時
にボンデイングすることができるために、ＩＬＢに要す
る時間が短いという利点を有するとともに、フィルムキ
ャリアテープを使用するために、作業の自動化が容易に
なるという利点がある。
【００１１】一方において、フィルムキャリア半導体装
置は、Ａu −Ａｕの熱圧着、Ａｕ−Ｓｎの共晶法、導電
性接着剤および半田を使用したろう付け等によりプリン
ト基板に実装される。また、抵抗、コンデンサおよび半
導体チップをプラスチックパッケージまたはセラミック
パッケージに封止した半導体装置等の部品は、一般的に
半田を使用したろう付けによりプリント基板に実装され
る。この場合には、先ず、印刷法等により、プリント基
板上のボンディングパッド上に半田ペーストを塗布し
て、次に、接着剤を使用して半導体装置および抵抗等の
部品をプリント基板上の所定位置に接着仮止めし、次い
で赤外線加熱炉、熱風加熱炉および加熱蒸気槽等にプリ
ント基板を挿入して、前記半田ペーストを溶融させて、
半導体装置および抵抗等の部品をプリント基板上に実装
される。
置は、Ａu −Ａｕの熱圧着、Ａｕ−Ｓｎの共晶法、導電
性接着剤および半田を使用したろう付け等によりプリン
ト基板に実装される。また、抵抗、コンデンサおよび半
導体チップをプラスチックパッケージまたはセラミック
パッケージに封止した半導体装置等の部品は、一般的に
半田を使用したろう付けによりプリント基板に実装され
る。この場合には、先ず、印刷法等により、プリント基
板上のボンディングパッド上に半田ペーストを塗布し
て、次に、接着剤を使用して半導体装置および抵抗等の
部品をプリント基板上の所定位置に接着仮止めし、次い
で赤外線加熱炉、熱風加熱炉および加熱蒸気槽等にプリ
ント基板を挿入して、前記半田ペーストを溶融させて、
半導体装置および抵抗等の部品をプリント基板上に実装
される。
【００１２】このような半田リフロー法による実装にお
いては、多くの部品を同時に実装することができ、作業
効率が良好になるという利点がある。しかしながら、フ
ィルムキャリア半導体装置の場合には、半田リフロー法
により実装が行われると、前述のように、サスペンダー
６が絶縁フィルム１により形成されているために、実装
時における熱により、このサスペンダー６が変形して、
ＯＬＢ側のリード先端部の高さにバラツキが発生する。
このために、半田リフロー法においては、フィルムキャ
リア半導体装置を実装する場合には、実装時にリード先
端部をプリント基板に向けて押圧しておくことが必要と
なる。従って、フィルムキャリア半導体装置における実
装は、加熱ツールをリードに押し当てながら行う方法が
一般的である。
いては、多くの部品を同時に実装することができ、作業
効率が良好になるという利点がある。しかしながら、フ
ィルムキャリア半導体装置の場合には、半田リフロー法
により実装が行われると、前述のように、サスペンダー
６が絶縁フィルム１により形成されているために、実装
時における熱により、このサスペンダー６が変形して、
ＯＬＢ側のリード先端部の高さにバラツキが発生する。
このために、半田リフロー法においては、フィルムキャ
リア半導体装置を実装する場合には、実装時にリード先
端部をプリント基板に向けて押圧しておくことが必要と
なる。従って、フィルムキャリア半導体装置における実
装は、加熱ツールをリードに押し当てながら行う方法が
一般的である。
【００１３】また、一般的なプリント基板は、ガラスエ
ポキシまたはガラスフェノール等の樹脂を主成分として
いるために耐熱性が比較的低く、Ａｕ−Ａｕ熱圧着法お
よびＡｕ−Ｓｎ共晶法等による実装は適当ではない。こ
のために、ガラスエポキシまたはガラスフェノール等の
樹脂を主成分とするプリント基板に半導体装置等の部品
を実装する場合には、導電性接着剤または半田を使用し
て接続される場合が多い。なお、導電性接着剤は、フィ
ルムキャリア半導体装置のＯＬＢに広く使用されている
が、接続電気抵抗が高いという欠点があり、使用するこ
とのできる半導体装置が制約される。メモリ、マイクロ
コンピュータおよびゲートアレイ等の高速にて動作する
半導体装置においては、導電性接着剤で実装する方法は
不適である。これらの半導体装置の場合には、半田によ
り実装する方が望ましい。また、フィルムキャリア半導
体装置の場合には、リードにＡｕ、Ｓｎまたは半田等の
金属がメッキされている。Ｓｎまたは半田メッキされた
リードは、半田付けにより半導体装置を実装する場合に
好適である。しかし、Ｓｎメッキしたリードには、Ｓｎ
にホイスカーが発生し易いという欠点がある。
ポキシまたはガラスフェノール等の樹脂を主成分として
いるために耐熱性が比較的低く、Ａｕ−Ａｕ熱圧着法お
よびＡｕ−Ｓｎ共晶法等による実装は適当ではない。こ
のために、ガラスエポキシまたはガラスフェノール等の
樹脂を主成分とするプリント基板に半導体装置等の部品
を実装する場合には、導電性接着剤または半田を使用し
て接続される場合が多い。なお、導電性接着剤は、フィ
ルムキャリア半導体装置のＯＬＢに広く使用されている
が、接続電気抵抗が高いという欠点があり、使用するこ
とのできる半導体装置が制約される。メモリ、マイクロ
コンピュータおよびゲートアレイ等の高速にて動作する
半導体装置においては、導電性接着剤で実装する方法は
不適である。これらの半導体装置の場合には、半田によ
り実装する方が望ましい。また、フィルムキャリア半導
体装置の場合には、リードにＡｕ、Ｓｎまたは半田等の
金属がメッキされている。Ｓｎまたは半田メッキされた
リードは、半田付けにより半導体装置を実装する場合に
好適である。しかし、Ｓｎメッキしたリードには、Ｓｎ
にホイスカーが発生し易いという欠点がある。
【００１４】一方、半田メッキしたリードは、ＩＬＢ時
に接続部（ボンディング部）近傍の半田メッキ層の半田
が溶融して、この半田が接続部に集中して半田玉が形成
され、リードと半導体チップとの間が、この半田玉によ
り接続される恐れがある。従って、このような事態を回
避するためには、半田メッキ層の厚さが約１μｍと薄く
なるようにメッキ条件を管理するとともに、ＩＬＢ条件
も適正に管理する必要がある。しかし、このように半田
メッキ層の厚さを管理するものとしても、ＯＬＢ時にお
いては、半田メッキ層の厚さが１μｍ程度と薄いため
に、安定してＯＬＢを行うことができない。また、リー
ドにＡｕメッキされている場合には、リードと半導体チ
ップとを容易に、且つ安定して接合することが可能であ
るが、Ａｕメッキ層の厚さが厚い場合においては、半田
によるＯＬＢ時に、Ａｕメッキ層と半田との接続境界に
おいて、ＡｕおよびＳｎ等の拡散により金属間化合物が
生成され、接続強度が著しく低下する。例えば、約２．
０μｍを越える厚さでＡｕメッキしたリードを半田によ
りプリント基板に接続すると、当初においては接続部に
おいて５０乃至１００ｇまたはそれ以上の十分な強度を
っ有している。しかし、このプリント基板に接続された
半導体装置を、温度が１５０°Ｃの条件において２００
乃至３００時間加速試験を行うと、接続部の強度が１０
ｇ以下に劣化してしまうという結果になる。
に接続部（ボンディング部）近傍の半田メッキ層の半田
が溶融して、この半田が接続部に集中して半田玉が形成
され、リードと半導体チップとの間が、この半田玉によ
り接続される恐れがある。従って、このような事態を回
避するためには、半田メッキ層の厚さが約１μｍと薄く
なるようにメッキ条件を管理するとともに、ＩＬＢ条件
も適正に管理する必要がある。しかし、このように半田
メッキ層の厚さを管理するものとしても、ＯＬＢ時にお
いては、半田メッキ層の厚さが１μｍ程度と薄いため
に、安定してＯＬＢを行うことができない。また、リー
ドにＡｕメッキされている場合には、リードと半導体チ
ップとを容易に、且つ安定して接合することが可能であ
るが、Ａｕメッキ層の厚さが厚い場合においては、半田
によるＯＬＢ時に、Ａｕメッキ層と半田との接続境界に
おいて、ＡｕおよびＳｎ等の拡散により金属間化合物が
生成され、接続強度が著しく低下する。例えば、約２．
０μｍを越える厚さでＡｕメッキしたリードを半田によ
りプリント基板に接続すると、当初においては接続部に
おいて５０乃至１００ｇまたはそれ以上の十分な強度を
っ有している。しかし、このプリント基板に接続された
半導体装置を、温度が１５０°Ｃの条件において２００
乃至３００時間加速試験を行うと、接続部の強度が１０
ｇ以下に劣化してしまうという結果になる。
【００１５】このような接続部の強度の劣化は、接続部
に発生する金属間化合物が原因であり、Ａｕの量が多い
程加速される。従って、従来は、半田により実装される
フィルムキャリア半導体装置用のフィルムアキャリアテ
ープは、Ａｕメッキ層の厚さを管理して製造されている
のが一般である。この場合に、接続部における半田に対
するＡｕの割合は、約２重量％を上限とすることが望ま
しいということが知られている。
に発生する金属間化合物が原因であり、Ａｕの量が多い
程加速される。従って、従来は、半田により実装される
フィルムキャリア半導体装置用のフィルムアキャリアテ
ープは、Ａｕメッキ層の厚さを管理して製造されている
のが一般である。この場合に、接続部における半田に対
するＡｕの割合は、約２重量％を上限とすることが望ま
しいということが知られている。
【００１６】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリアテープの製造方法においては、下記のような
欠点がある。即ち、近年、フィルムキャリア半導体装置
を含む半導体装置は多ピン化の傾向にあり、このために
リードと基板との接続面積が縮小され、ＯＬＢ時にリー
ドにメッキされたＡｕに対して、半田の量が十分でない
ことがある。しかし、ＩＬＢにおける半導体チップとリ
ードとの安定した接続を保持し、且つＯＬＢにおける接
続部の初期強度を確保するためには、メッキの厚さを薄
くすることには限界があり、このために配線上の信頼性
が劣化する惧れがあるという欠点がある。
ムキャリアテープの製造方法においては、下記のような
欠点がある。即ち、近年、フィルムキャリア半導体装置
を含む半導体装置は多ピン化の傾向にあり、このために
リードと基板との接続面積が縮小され、ＯＬＢ時にリー
ドにメッキされたＡｕに対して、半田の量が十分でない
ことがある。しかし、ＩＬＢにおける半導体チップとリ
ードとの安定した接続を保持し、且つＯＬＢにおける接
続部の初期強度を確保するためには、メッキの厚さを薄
くすることには限界があり、このために配線上の信頼性
が劣化する惧れがあるという欠点がある。
【００１７】
【課題を解決するための手段】本発明のフィルムキャリ
アテープの製造方法は、絶縁性を有するフィルム上に、
少なくとも搬送および位置決め用のスプロケットホール
および所定形状のリードを形成する工程と、半導体チッ
プとの接合を行うインナーリード部のみに、選択的に第
１の金属層をメッキ法により形成する工程と、アウター
リードボンディングを行うリードの一方の面に、第２の
金属層を印刷法により形成する工程と、を含むことを特
徴としている。
アテープの製造方法は、絶縁性を有するフィルム上に、
少なくとも搬送および位置決め用のスプロケットホール
および所定形状のリードを形成する工程と、半導体チッ
プとの接合を行うインナーリード部のみに、選択的に第
１の金属層をメッキ法により形成する工程と、アウター
リードボンディングを行うリードの一方の面に、第２の
金属層を印刷法により形成する工程と、を含むことを特
徴としている。
【００１８】なお、前記第２の金属層を印刷法により形
成した後に、当該第２の金属層をリフローさせる工程を
含んでもよく、また前記第１の金属層を、金、錫および
半田の何れかの金属により形成し、前記第２の金属層を
半田により形成してもよい。
成した後に、当該第２の金属層をリフローさせる工程を
含んでもよく、また前記第１の金属層を、金、錫および
半田の何れかの金属により形成し、前記第２の金属層を
半田により形成してもよい。
【００１９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２０】図１（ａ）、（ｂ）、（ｃ）および（ｄ）
と、図２（ａ）および（ｂ）は、本発明の第１の実施例
における工程順に示される半導体装置の縦断面図ならび
に平面図である。
と、図２（ａ）および（ｂ）は、本発明の第１の実施例
における工程順に示される半導体装置の縦断面図ならび
に平面図である。
【００２１】本実施例においては、図１（ａ）および図
２（ａ）に示されるように、先ず、ポリイミド等の絶縁
フィルム１に、スプロケットホール２、デバイスホール
３およびＯＬＢホール３ａがプレス法等により形成され
た後に、接着剤１ａを介して絶縁フィルム１に銅等の金
属箔１１が接着される。
２（ａ）に示されるように、先ず、ポリイミド等の絶縁
フィルム１に、スプロケットホール２、デバイスホール
３およびＯＬＢホール３ａがプレス法等により形成され
た後に、接着剤１ａを介して絶縁フィルム１に銅等の金
属箔１１が接着される。
【００２２】次に、図１（ｂ）に示されるように、レジ
スタ膜１２ａを使用してフォトリリグラフィー法によ
り、金属箔１１上のレジスタ膜１２ａをパターニングし
た後、金属箔１１を選択的にエッチングして、一端に電
気選別用パッド５５を有しており、他端がデバイスホー
ル内に延在するリード４が形成される。
スタ膜１２ａを使用してフォトリリグラフィー法によ
り、金属箔１１上のレジスタ膜１２ａをパターニングし
た後、金属箔１１を選択的にエッチングして、一端に電
気選別用パッド５５を有しており、他端がデバイスホー
ル内に延在するリード４が形成される。
【００２３】次いで、図１（ｃ）に示されるように、レ
ジスト膜１２ａを除去した後に、更にレジスタ膜１２ｂ
を用いてサスペンダー６上のリード４を含むデバイスホ
ール３内のリード４が選択的にメッキされ、金メッキ層
１３が厚さ１〜２μｍ程度に形成される。このメッキ層
の金属としては前述のＳｎおよび半田等によってもよ
い。
ジスト膜１２ａを除去した後に、更にレジスタ膜１２ｂ
を用いてサスペンダー６上のリード４を含むデバイスホ
ール３内のリード４が選択的にメッキされ、金メッキ層
１３が厚さ１〜２μｍ程度に形成される。このメッキ層
の金属としては前述のＳｎおよび半田等によってもよ
い。
【００２４】次に、図１（ｄ）に示されるように、レジ
スタ膜１２ｂを除去し、ＯＬＢを行うリード４上にメタ
ルマスク１４を使用して、印刷法により半田ペースト層
１５が形成される。この場合の半田ペースト層１５を形
成する範囲は、図２（ａ）に示されるように、ＯＬＢホ
ール６内のリード４上において帯状に形成された範囲で
ある。次いで、このフィルムキャリアテープ全体を、半
田の溶融温度、即ち一般的には２００〜２５０°Ｃ程度
に加熱して、半田ペースト１５を溶融させる。溶融され
た半田ペーストは、図２（ｂ）に示されるように、表面
張力によりＯＬＢホール３ａ内のリード４全面に半田層
が形成され、ＩＬＢ側の部分のリード４と、ＯＬＢ側の
部分のリード４のメッキの材料および膜厚が異なったフ
ィルムキャリアテープが得られる。
スタ膜１２ｂを除去し、ＯＬＢを行うリード４上にメタ
ルマスク１４を使用して、印刷法により半田ペースト層
１５が形成される。この場合の半田ペースト層１５を形
成する範囲は、図２（ａ）に示されるように、ＯＬＢホ
ール６内のリード４上において帯状に形成された範囲で
ある。次いで、このフィルムキャリアテープ全体を、半
田の溶融温度、即ち一般的には２００〜２５０°Ｃ程度
に加熱して、半田ペースト１５を溶融させる。溶融され
た半田ペーストは、図２（ｂ）に示されるように、表面
張力によりＯＬＢホール３ａ内のリード４全面に半田層
が形成され、ＩＬＢ側の部分のリード４と、ＯＬＢ側の
部分のリード４のメッキの材料および膜厚が異なったフ
ィルムキャリアテープが得られる。
【００２５】次に、図３（ａ）および（ｂ）は、本発明
の第２の実施例における工程順に示される半導体装置の
平面図ならびに縦断面図である。
の第２の実施例における工程順に示される半導体装置の
平面図ならびに縦断面図である。
【００２６】本実施例においては、半田ペースト層１５
を印刷法により形成するまでの工程については、前述の
第１の実施例の場合と同様であるが、それ以降の工程に
ついては差異がある。図３（ａ）に示されるように、半
田ペースト層１５はＯＬＢを行うリード４上においての
み形成される。また、図３（ｂ）に示されるように、半
田ペースト層１５を形成した後に、半田ペーストを溶融
することなく、リード４の一方の面のみに形成する方法
である。
を印刷法により形成するまでの工程については、前述の
第１の実施例の場合と同様であるが、それ以降の工程に
ついては差異がある。図３（ａ）に示されるように、半
田ペースト層１５はＯＬＢを行うリード４上においての
み形成される。また、図３（ｂ）に示されるように、半
田ペースト層１５を形成した後に、半田ペーストを溶融
することなく、リード４の一方の面のみに形成する方法
である。
【００２７】フイルムキャリアテープのＯＬＢのピッチ
またはリード４の幅が小さくなると、リード４上に形成
される半田ペースト層１５を溶融する際に、リード４の
ピッチが小さいと隣接するリード４との間に半田プリッ
ジが発生し、フィルムキャリアテープの製造歩留りが低
下する。また、リード４の幅が小さい場合にはリード４
の表面張力が不十分となり、リード４と隣接するリード
間に形成される半田ペースト層１５が、リード４の周囲
に集まらずにリード４から脱落してしまい、リード４表
面の半田の量が不十分となる。また、リード４のピッチ
が一定でない場合には、リード４間の半田の量が異なっ
てくるために、リード４により各リード上の半田の量に
差異を生じることも考えられる。このような場合におい
ても、本実施例によれば、上記問題点は一切発生せず、
安定した半田量の半田ペースト層１５をリード４上に形
成することができる。
またはリード４の幅が小さくなると、リード４上に形成
される半田ペースト層１５を溶融する際に、リード４の
ピッチが小さいと隣接するリード４との間に半田プリッ
ジが発生し、フィルムキャリアテープの製造歩留りが低
下する。また、リード４の幅が小さい場合にはリード４
の表面張力が不十分となり、リード４と隣接するリード
間に形成される半田ペースト層１５が、リード４の周囲
に集まらずにリード４から脱落してしまい、リード４表
面の半田の量が不十分となる。また、リード４のピッチ
が一定でない場合には、リード４間の半田の量が異なっ
てくるために、リード４により各リード上の半田の量に
差異を生じることも考えられる。このような場合におい
ても、本実施例によれば、上記問題点は一切発生せず、
安定した半田量の半田ペースト層１５をリード４上に形
成することができる。
【００２８】また、本実施例においては、全てＯＬＢを
行う部分の絶縁フィルムには当該ＯＬＢホールが形成さ
れているが、印刷法により、半田ペースト１５を形成す
る際にはリード４の変形等が発生し易いために、ＯＬＢ
ホール３ａを形成しないフィルムキャリアテープの方
が、リード４の変形等もなく、安定したフィルムキャリ
アテープの製造を行うことができる。
行う部分の絶縁フィルムには当該ＯＬＢホールが形成さ
れているが、印刷法により、半田ペースト１５を形成す
る際にはリード４の変形等が発生し易いために、ＯＬＢ
ホール３ａを形成しないフィルムキャリアテープの方
が、リード４の変形等もなく、安定したフィルムキャリ
アテープの製造を行うことができる。
【００２９】
【発明の効果】以上説明したように、本発明は、リード
に形成される金属層の厚さおよび材料が、ＩＬＢ側とＯ
ＬＢ側において異なるように形成されるために、半導体
チップとリードおよび基板のボンディングパッドとリー
ドとを、何れも良好な状態に接合することが可能とな
り、信頼性の高いフィルムキャリアテープの製造方法を
提供することができるという効果がある。
に形成される金属層の厚さおよび材料が、ＩＬＢ側とＯ
ＬＢ側において異なるように形成されるために、半導体
チップとリードおよび基板のボンディングパッドとリー
ドとを、何れも良好な状態に接合することが可能とな
り、信頼性の高いフィルムキャリアテープの製造方法を
提供することができるという効果がある。
【図１】本発明の第１の実施例における半導体装置の縦
断面図である。
断面図である。
【図２】本発明の第１の実施例における半導体装置の平
面図および縦断面図である。
面図および縦断面図である。
【図３】本発明の第２の実施例における半導体装置の平
面図および縦断面図である。
面図および縦断面図である。
【図４】従来例における半導体装置の平面図および縦断
面図である。
面図である。
【図５】従来例における半導体装置の縦断面図である。
１ 絶縁フィルム １ａ、８ｂ 接着剤 ２ スプロケットホール ３ デバイスホール ３ａ ＯＬＢホール ４ リード ５ 電気選別用パッド ６ サスペンダー ７ 半導体チップ ７ａ バンプ ８ａ 樹脂 ９ ボンディングパッド １０ プリント基板 １１ 金属箔 １２ａ、１２ｂ レジスト膜 １３ 金メッキ層 １４ メタルマスク １５ 半田ペースト層
Claims (3)
- 【請求項１】 絶縁性を有するフィルム上に、少なくと
も搬送および位置決め用のスプロケットホールおよび所
定形状のリードを形成する工程と、 半導体チップとの接合を行うインナーリード部のみに、
選択的に第１の金属層をメッキ法により形成する工程
と、 アウターリードボンディングを行うリードの一方の面
に、第２の金属層を印刷法により形成する工程と、 を含むことを特徴とするフィルムキャリアテープの製造
方法。 - 【請求項２】 前記第２の金属層を印刷法により形成し
た後に、当該第２の金属層をリフローさせる工程を含む
請求項１記載のフィルムキャリアテープの製造方法。 - 【請求項３】 前記第１の金属層が、金、錫および半田
の何れかの金属により形成され、前記第２の金属層が半
田により形成される請求項１および２記載のフィルムキ
ャリアテープの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001179A JPH05235108A (ja) | 1992-01-08 | 1992-01-08 | フィルムキャリアテープの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001179A JPH05235108A (ja) | 1992-01-08 | 1992-01-08 | フィルムキャリアテープの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235108A true JPH05235108A (ja) | 1993-09-10 |
Family
ID=11494225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001179A Withdrawn JPH05235108A (ja) | 1992-01-08 | 1992-01-08 | フィルムキャリアテープの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926720A3 (en) * | 1997-12-16 | 2000-01-12 | Shinko Electric Industries Co. Ltd. | Tape carrier manufacture |
| US20140313683A1 (en) * | 2011-11-09 | 2014-10-23 | Lg Innotek Co., Ltd. | Tape carrier package and method of manufacturing the same |
-
1992
- 1992-01-08 JP JP4001179A patent/JPH05235108A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926720A3 (en) * | 1997-12-16 | 2000-01-12 | Shinko Electric Industries Co. Ltd. | Tape carrier manufacture |
| US6192579B1 (en) | 1997-12-16 | 2001-02-27 | Shinko Electric Industries Co., Ltd. | Tape carrier and manufacturing method therefor |
| US20140313683A1 (en) * | 2011-11-09 | 2014-10-23 | Lg Innotek Co., Ltd. | Tape carrier package and method of manufacturing the same |
| US9674955B2 (en) * | 2011-11-09 | 2017-06-06 | Lg Innotek Co., Ltd. | Tape carrier package, method of manufacturing the same and chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237607A (en) | Method of assembling semiconductor integrated circuit | |
| US6214156B1 (en) | Semiconductor device mounted on board by flip-chip and method for mounting the same | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| EP0482940B1 (en) | Method of forming an electrical connection for an integrated circuit | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH05235108A (ja) | フィルムキャリアテープの製造方法 | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH05243327A (ja) | フィルムキャリア半導体装置 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JP2882130B2 (ja) | 半導体装置の製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH02252248A (ja) | 半導体装置の製造方法 | |
| JPH0485944A (ja) | フィルムキャリアテープ及びその製造方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH0513500A (ja) | テープキヤリアパツケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |