JPH05232509A

JPH05232509A - 液晶表示装置

Info

Publication number: JPH05232509A
Application number: JP3527992A
Authority: JP
Inventors: Ryuji Nishikawa; 龍司西川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1992-02-21
Filing date: 1992-02-21
Publication date: 1993-09-10

Abstract

(57)【要約】【目的】補助容量電極（１３）の大きさをゲートライ
ンＧＬ（２）のゲート信号入力側で大きくし、遠端で小
さく形成し、均一な表示ができる液晶表示装置を提供す
る。【構成】行列状に配列されたドレインラインＤＬとゲ
ートラインＧＬと、両ライン間にマトリックス状に配列
された画素電極とを備え、ゲ−ト信号の入力側で大きく
し、遠端で小さくして充電特性および寄生容量によるカ
ップリングダウンΔＶの変化分を補償して、各画素電極
のカップリングダウンΔＶを均一になるように構成され
ている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置、特にゲー
ト信号の充電特性やカップリング減衰によるフリッカ−
を抑制した液晶表示装置に関する。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）を用いたア
クティブマトリックス方式の液晶表示装置は、ディスプ
レイとして携帯テレビ、ビデオモニター、液晶プロジェ
クタとして利用化されている。この技術動向を詳細に説
明したものとして、日経ＢＰ社が発行している「フラッ
トパネル・ディスプレイ１９９１」がある。この中に
は、種々の構造の液晶表示装置が記載されているが、こ
こではＴＦＴを用いたアクティブマトリックス液晶表示
装置を説明する。

【０００３】このアクティブ・マトリックス液晶表示装
置は、例えば図３の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板（１１）がある。このガラス
基板（１１）上には、ＴＦＴの一構成要素となるゲート
（１２）および補助容量電極（１３）が、例えばＭｏ−
Ｔａ合金等より形成されている。更に全面にはＳｉＮｘ
から成る膜（１４）が積層されている。続いて前記ゲー
ト（１２）に対応するＳｉＮｘ膜（１４）上には、ノン
ドープのアモルファス・シリコン膜（１５）およびＮ⁺
型のアモルファス・シリコン膜（１６）が積層され、こ
の２層のアモルファス・シリコン膜（１５）（１６）の
間には、半導体保護膜（１７）が設けられている。続い
てＮ⁺型のアモルファス・シリコン膜（１６）上には、
それぞれソース電極（１８）およびドレイン電極（１
９）が、例えばＭｏとＡｌの積層体で設けられている。
更には前記補助容量電極（１３）に対応する前記ＳｉＮ
ｘ膜（１４）上に、例えばＩＴＯより成る画素電極（２
０）が設けられ、前記ソース電極（１８）と電気的に接
続されている。さらに全面に保護のため、ＳｉＮ_X膜
（２１）をパッシベーションし、その上に配向膜（２
２）を付着している。

【０００４】前記ガラス基板（１１）と対向して、別の
ガラス基板（２３）が設けられ、このガラス基板（２
３）上に対向電極（２５）が設けられている。ＴＦＴに
対向する部分に遮光膜（２４）を設け、全面に共通の対
向電極（２５）を形成し、その上に配向膜（２６）を付
着する。そしてこの一対のガラス基板（１１）（２３）
間に液晶（２７）が注入され、液晶表示装置と成る。

【０００５】かかる液晶表示装置の各画素は図４に示す
ように、行列状に配列されたドレインラインＤＬとゲー
トラインＧＬにＴＦＴのドレインとゲートを接続してマ
トリックス状に配列されている。斜線を付した液晶容量
Ｃ_LCは画素電極（２０）と対向電極（２５）間で形成さ
れ、斜線のない補助容量Ｃ_SCは画素電極（２０）と補助
容量電極（１３）間で形成され、寄生容量Ｃ_GSはゲ−ト
（１２）とソ−ス電極（１８）間で形成されている。

【０００６】

【発明が解決しようとする課題】かかる液晶表示装置で
は、１本のゲートラインＧＬに多数の画素が接続されて
表示を行うので、ゲートラインＧＬから供給されるゲー
ト信号が入力側と遠端では、充電特性や寄生容量Ｃ_GSに
よるカップリングダウンにより輝度傾斜や部分的フリッ
カ−を生じる問題点があった。

【０００７】具体的には、液晶パネルの大型化が進む
と、ゲ−トラインＧＬが長くなり、そのライン抵抗が遠
端では大きくなる。このために図５に示すように、実線
で示すパルス形状のゲ−ト信号はその入力側ではシャ−
プな形となっていますが、ゲ−トラインＧＬの遠端では
その抵抗と容量成分によりその波形が減衰されてしま
う。即ち、点線で示すように遠端の画素電極では十分な
充電を行えない。この結果、例えばノーマリホワイトの
とき、ゲートラインＧＬの入力側では画素が黒であった
ものが、端部では同じ黒の信号でも灰色がかってしま
う。

【０００８】また、カップリングダウン電位 ΔＶは、

【０００９】

【数１】

【００１０】で与えられる。前述したように、ゲ−ト信
号の減衰が遠端ほど大きくなるため、ゲ−ト信号の電圧
振幅値 ΔＶ_Gがゲ−トラインＧＬの入力側より遠端で
は小さくなるので、ΔＶは数１より明らかなように入力
側と遠端でその値が変化する。その結果、図５に示す最
適な対向電極電位が入力側と遠端とで一致せず、部分的
フリッカ−が生じる。

【００１１】

【課題を解決するための手段】本発明は斯る諸々の問題
点に鑑みてなされ、補助容量電極の大きさをゲ−ト信号
の入力側と遠端で変えることにより、充電特性を大幅に
改善した液晶表示装置を実現するものである。

【００１２】

【作用】本発明によれば、補助容量電極の大きさをゲ−
ト信号の入力側で大きくし、遠端で小さくするので、補
助容量Ｃ_SCが入力側で大きくなり、遠端で小さくなる。
この結果、遠端でのゲ−ト信号の振幅値ΔＶ_Gが低下す
る分を補助容量Ｃ_SCを小さくして充電特性やΔＶを補正
する。

【００１３】

【実施例】以下に本発明の実施例を図１〜図２を参照し
て説明する。図１は、本発明の液晶表示装置の等価回路
図である。ゲートラインＧＬは横軸方向に多数本配列さ
れ、ドレインラインＤＬはゲ−トラインＧＬに直交する
ように多数本配列されている。従って、ゲートラインＧ
ＬとドレインラインＤＬとは絶縁されて行列状、あるい
は格子状に配列され、その間に形成された正方形状の空
間に１画素が形成されている。１画素には、スイッチン
グ素子（１）および画素電極（２０）が形成されてい
る。

【００１４】スイッチング素子（１）はＴＦＴで形成さ
れ、ドレインをドレインラインＤＬに接続され、ゲート
をゲートラインＧＬに接続され、ソースを画素電極（２
０）に接続されている。斜線を付した液晶容量Ｃ_LCは画
素電極（２０）と対向電極（２５）間で形成され、斜線
のない補助容量Ｃ_SCは画素電極（２０）と補助容量電極
（１３）間で形成されている。

【００１５】本発明の特徴とする点は補助容量Ｃ_SCの大
きさにあります。図１を参照すれば、補助容量をゲ−ト
信号の入力側から、Ｃ_SCA、Ｃ_SCB、Ｃ_SCCと表してお
り、その大きさをＣ_SCA＞Ｃ_SCB＞Ｃ_SCCとなるように
設計している。次に図２を参照して、具体的に液晶表示
装置の構造について説明する。断面構造は図３に示す従
来のものと同一であるので、ここでは図３の符号を用い
て平面構造を説明する。

【００１６】ガラス基板上には斜線を付したゲートライ
ンＧＬ（２）を多数本、横軸方向に平行に設け、ゲート
ラインＧＬ（２）に沿って補助容量ライン（３）とそれ
に接続された補助容量電極（１３）を平行に設けてい
る。ゲートラインＧＬ（３）および補助容量電極（１
３）は、Ｍｏ−Ｔａ合金等の蒸着で形成され、その表面
を陽極酸化膜（２８）で被覆している。

【００１７】この上を全面にＳｉＮ_Xからなる絶縁膜
（１４）で覆う。この絶縁膜（１４）上にアモルファス
・シリコン膜（１５）およびＮ⁺型のアモルファス・シ
リコン膜（１６）を積層する。その後、両アモルファス
・シリコン膜（１５）（１６）をエッチングして、チャ
ンネル領域を形成するアモルファス・シリコン膜（１
５）を残し、そのチャンネル領域上には半導体保護膜
（１７）を設け、Ｎ⁺型のアモルファス・シリコン膜
（１６）を半導体保護膜（１７）上で離間して、ソース
領域（５）およびドレイン領域（６）を形成する。ソー
ス領域（５）およびドレイン領域（６）上には、Ｍ_Oと
Ａｌの積層構造のソース電極（１８）とドレイン電極
（１９）が形成されている。絶縁膜（１４）の残余部分
にはＩＴＯよりなる画素電極（２０）が設けられ、ソー
ス電極（１８）によりソース領域（５）と接続されてい
る。なおドレインラインＤＬ（４）はドレイン電極（１
９）を形成するときに同時に形成され、ゲートラインＧ
Ｌ（２）と直交するように配列されている。またゲート
ラインＧＬ（２）はスイッチング素子（１）のゲートを
構成するように突出してそれぞれのチャンネル領域下に
延在されている。

【００１８】さらに補助容量電極（１３）は補助容量ラ
イン（３）から画素電極（２０）の下に延在され、その
大きさはゲ−ト信号の入力側では大きくし、中間では入
力側より小さくし、遠端では一番小さく形成している。
またこの大きさの変化は、２から３の段階的な変化でも
よく、あるいは各画素ごとに順次その大きさを漸減して
もよい。この結果、画素電極（２０）と補助容量電極
（１３）の重畳部に形成される補助容量は、Ｃ_SCA＞Ｃ
_SCB＞Ｃ_SCCの関係に形成され、遠端でゲ−ト信号が減衰
しても充電特性やカップリングダウンΔＶを補償でき
る。

【００１９】なお本実施例のドレインラインＤＬ（４）
をソースラインと呼ぶ場合もありますが、本発明の実施
の範囲内であることは明らかである。

【００２０】

【発明の効果】本発明によれば、補助容量電極（１３）
の大きさをゲ−トラインＧＬのゲ−ト信号の入力側を大
きく形成し、遠端を小さく形成することにより、充電特
性を補償し、寄生容量Ｃ_GSによるカップリングダウン電
位ΔＶを均一にできる。この結果、大型液晶表示装置で
も輝度傾斜、部分的フリッカ−を抑制でき、均一な表示
を得られる。

【００２１】さらに本発明によれば、補助容量電極（１
３）の変更のみで実現でき、現行の液晶表示装置へもす
ぐに応用できる。

【図面の簡単な説明】

【図１】本発明に依る液晶表示装置の等価回路図を説明
する回路図である。

【図２】本発明に依る液晶表示装置の画素の構造を説明
する平面図である。

【図３】従来の液晶表示装置を説明する断面図である。

【図４】従来の液晶表示装置の等価回路図を説明する回
路図である。

【図５】従来の液晶表示装置の動作原理を説明する波形
図である。

【符号の説明】

１スイッチング素子２ゲートラインＧＬ３補助容量ライン４ドレインラインＤＬ５ソース領域６ドレイン領域１１ガラス基板１２ゲート１３補助容量電極１４絶縁膜１５アモルファス・シリコン膜１６Ｎ⁺型のアモルファス・シリコン膜１７半導体保護膜１８、１９ソース電極、ドレイン電極２０画素電極２７液晶

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/784

Claims

【特許請求の範囲】

【請求項１】行列状に配列されたドレインラインとゲ
ートラインと、両ライン間にマトリックス状に配列され
た画素電極と、前記画素電極下に延在された補助容量電
極と、前記ドレインラインにドレインを前記ゲートライ
ンにゲートを前記画素電極にソースを接続したスイッチ
ング素子と、前記画素電極と対向電極の間に設けた液晶
材料とを具備した液晶表示装置において、前記補助容量
電極をゲ−ト信号の入力側より遠端の大きさを小さく形
成することを特徴とする液晶表示装置。
【請求項２】行列状に配列されたドレインラインとゲ
ートラインと、両ライン間にマトリックス状に配列され
た画素電極と、前記画素電極下に延在された補助容量電
極と、前記ドレインラインにドレインを前記ゲートライ
ンにゲートを前記画素電極にソースを接続したスイッチ
ング素子と、前記画素電極と対向電極の間に設けた液晶
材料とを具備した液晶表示装置において、前記ゲ−トラ
インに平行に前記補助容量電極が接続された補助容量ラ
インを設け、各々の前記補助容量電極をゲ−ト信号の入
力側より遠端へ行くに従いその大きさを小さく形成する
ことを特徴とする液晶表示装置。