[go: up one dir, main page]

JPH05226349A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH05226349A
JPH05226349A JP4027870A JP2787092A JPH05226349A JP H05226349 A JPH05226349 A JP H05226349A JP 4027870 A JP4027870 A JP 4027870A JP 2787092 A JP2787092 A JP 2787092A JP H05226349 A JPH05226349 A JP H05226349A
Authority
JP
Japan
Prior art keywords
region
insulating film
semiconductor device
semiconductor substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4027870A
Other languages
Japanese (ja)
Inventor
Tomohito Nakamura
智史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4027870A priority Critical patent/JPH05226349A/en
Publication of JPH05226349A publication Critical patent/JPH05226349A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】工程が簡略で、製造コストを低くすることがで
きるとともに、微細化が容易である半導体装置およびそ
の製造方法を提供する。 【構成】第1シリコン酸化膜26に等方性エッチングを行
い、開口部28aを形成する。開口部28aにエミッタ3をエ
ピタキシャル成長させる。ボロンイオンを打込むと、膜
厚が厚い部分Tについては、シリコン基板2内にほとん
ど注入されず、膜厚が薄い部分Sについては、多く注入
される。また、エミッタ3で覆われた部分についても、
シリコン基板2内に注入されるが、膜厚が薄い部分Sに
比べると、エミッタ3でトラップされる分だけ、注入さ
れる濃度は薄く、かつ基板表面からの深さも浅くなる。
これにより、層厚の薄いベース4およびP+型の外部ベ
ース5が容易に形成できる(同図イ)。 【効果】ベース4および外部ベース5の形成用のマスク
が不要となり、製造工程においてアライメントマージン
の見込みが不要となる。
(57) [Summary] [Object] To provide a semiconductor device having a simple process, capable of reducing manufacturing cost, and easily miniaturized, and a manufacturing method thereof. [Structure] The first silicon oxide film 26 is isotropically etched to form an opening 28a. The emitter 3 is epitaxially grown in the opening 28a. When boron ions are implanted, the thick portion T is hardly implanted into the silicon substrate 2, and the thin portion S is largely implanted. Also, regarding the part covered with the emitter 3,
Although implanted into the silicon substrate 2, compared with the portion S having a small film thickness, the implanted concentration is thin and the depth from the substrate surface is shallow due to the amount trapped by the emitter 3.
As a result, the base 4 having a small layer thickness and the P + -type external base 5 can be easily formed (FIG. 9A). [Effect] A mask for forming the base 4 and the external base 5 is not necessary, and an alignment margin is not expected in the manufacturing process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置の構造お
よびその製造に関するものであり、特に製造工程の簡略
化に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device structure and its manufacture, and more particularly to simplification of the manufacturing process.

【0002】[0002]

【従来の技術】従来のトランジスタ1の製造方法を図4
に示す。まず、N型であるシリコン基板2の表面にフォ
トレジスト6aを塗布し、それをパターンニングし、開
口部8aを形成する。開口部8a、およびフォトレジスト
6a全面に、P型の不純物であるボロンイオンを打込
む。これにより、P型のベース4が形成される(同図
ア)。つぎに、同図アのフォトレジスト6aを除去し、
新たにシリコン基板2の表面に、フォトレジスト6bを
塗布し、図イのようにパターンニングし、開口部8bを
形成する。開口部8b、およびフォトレジスト6bの全面
に、N型の不純物であるリンイオンを打込む。これによ
り、P型のベース4内部にN型のエミッタ3が形成され
る(同図イ)。
2. Description of the Related Art A conventional method for manufacturing a transistor 1 is shown in FIG.
Shown in. First, a photoresist 6a is applied to the surface of the N-type silicon substrate 2 and patterned to form an opening 8a. Boron ions, which are P-type impurities, are implanted into the opening 8a and the entire surface of the photoresist 6a. As a result, the P-type base 4 is formed (FIG. 9A). Next, the photoresist 6a shown in FIG.
A photoresist 6b is newly applied to the surface of the silicon substrate 2 and patterned as shown in FIG. 1A to form an opening 8b. Phosphorus ions, which are N-type impurities, are implanted into the opening 8b and the entire surface of the photoresist 6b. As a result, the N-type emitter 3 is formed inside the P-type base 4 (a in the figure).

【0003】つぎに、同図イのフォトレジスト6bを除
去し、新たにシリコン基板2の表面に、フォトレジスト
6cを塗布し、同図ウのようにパターンニングし、開口
部8cを形成する。開口部8c、およびフォトレジスト6
cの全面に、ボロンイオンを打込む。これにより、同図
アで形成したベース4より高不純物濃度の外部ベース5
が形成される(同図ウ)。
Next, the photoresist 6b shown in FIG. 1B is removed, a photoresist 6c is newly applied to the surface of the silicon substrate 2, and patterning is performed as shown in FIG. 1C to form an opening 8c. Opening 8c and photoresist 6
Implant boron ions on the entire surface of c. As a result, the external base 5 having a higher impurity concentration than the base 4 formed in FIG.
Are formed (Fig. 3C).

【0004】つぎに、フォトレジスト6cを除去し、シ
リコン基板2の表面に、減圧化学気相成長法(LPCVD)を
用いて、シリコン酸化膜14を形成する。その後、フォト
レジストを塗布しパターンニングし、シリコン酸化膜14
のエッチングを行う。そして、エミッタ3およびベース
4用の電極形成のためコンタクトホール8dを形成する
(同図エ)。形成したコンタクトホール8dに、電極形
成用のポリシリコン10a,10b,10cを形成する。アルミで
ベース電極13a,13c、エミッタ電極13bを形成する。シリ
コン基板2の裏面に白金でコレクタ電極12を形成して、
トランジスタ1が完成する(同図オ)。
Next, the photoresist 6c is removed, and a silicon oxide film 14 is formed on the surface of the silicon substrate 2 by low pressure chemical vapor deposition (LPCVD). After that, a photoresist is applied and patterned to form a silicon oxide film 14
Etching is performed. Then, a contact hole 8d is formed to form electrodes for the emitter 3 and the base 4 (FIG. 8D). Polysilicon 10a, 10b, 10c for forming electrodes is formed in the formed contact hole 8d. The base electrodes 13a and 13c and the emitter electrode 13b are formed of aluminum. Form the collector electrode 12 of platinum on the back surface of the silicon substrate 2,
Transistor 1 is completed (figure E).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
ようなトランジスタ1の製造方法には、次のような問題
があった。ベース4、エミッタ3、および外部ベース5
の形成工程にて計三回のフォトレジスト工程が必要であ
った。したがって、工程が複雑であった。また、三回分
のアライメントマージンを見込む必要があり、微細化が
困難であった。
However, the method of manufacturing the transistor 1 as described above has the following problems. Base 4, Emitter 3, and External Base 5
The photoresist formation process was required three times in total in the formation process. Therefore, the process was complicated. In addition, it is necessary to consider the alignment margin for three times, which makes it difficult to miniaturize.

【0006】この発明は、上記のような問題点を解決
し、工程が簡略で、製造コストを低くすることができる
とともに、アライメントマージンを見込む必要がなく微
細化が容易である半導体装置およびその製造方法を提供
することを目的とする。
The present invention solves the above problems, simplifies the process, reduces the manufacturing cost, and facilitates miniaturization without the need for an alignment margin, and the manufacturing thereof. The purpose is to provide a method.

【0007】[0007]

【課題を解決するための手段】請求項1にかかる半導体
装置の製造方法は、半導体基板表面から突出するように
第1導電型の第1領域を形成する第1領域形成工程、前
記第1領域の上方からイオン注入を行うことにより、第
2導電型の第2領域を形成する第2領域形成工程を備え
たことを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising a first region forming step of forming a first region of a first conductivity type so as to project from a surface of a semiconductor substrate, and the first region. A second region forming step of forming a second region of the second conductivity type by performing ion implantation from above.

【0008】請求項2にかかる半導体装置の製造方法
は、半導体基板上に絶縁膜を形成する第1の工程、前記
絶縁膜の一部をエッチングにより取り除き、取り除かれ
た部分に、半導体基板表面から突出する第1導電型の第
1領域を形成するとともに、絶縁膜と第1領域の境界近
傍付近に、半導体基板へのイオン注入効率が周囲よりも
高い効率透過部を形成する第2の工程、前記第1領域の
上方から半導体基板上にイオン注入を行うことにより、
第2導電型の第2領域を形成する第3の工程、を備えた
ことを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a first step of forming an insulating film on a semiconductor substrate; a part of the insulating film is removed by etching; A second step of forming a protruding first region of the first conductivity type and forming an efficient transmission part near the boundary between the insulating film and the first region, where the efficiency of ion implantation into the semiconductor substrate is higher than that of the surroundings; By performing ion implantation on the semiconductor substrate from above the first region,
And a third step of forming a second region of the second conductivity type.

【0009】請求項3にかかる半導体装置の製造方法
は、さらに前記第2工程の絶縁膜の一部を取り除くエッ
チングについては等方性エッチングを用いるとともに、
効率透過部の形成については、エッチング工程により取
り除かれた部分に、絶縁膜とわずかに重なるか又は重な
らないように第1領域を形成することを特徴とする。
In the method of manufacturing a semiconductor device according to a third aspect, isotropic etching is further used for etching for removing a part of the insulating film in the second step, and
Regarding the formation of the efficient transmission portion, the first region is formed in the portion removed by the etching process so as to slightly overlap or not overlap with the insulating film.

【0010】請求項4にかかる半導体装置は、第1領域
が、半導体基板表面から突出するよう設けられていると
ともに、絶縁膜は、第1領域との境界近傍付近では膜厚
が薄く、遠ざかると膜厚が厚くなるよう形成されている
ことを特徴とする。
According to another aspect of the semiconductor device of the present invention, the first region is provided so as to project from the surface of the semiconductor substrate, and the insulating film has a small film thickness in the vicinity of the boundary with the first region. It is characterized in that it is formed so as to have a thick film thickness.

【0011】請求項5にかかる半導体装置は、さらに絶
縁膜と第1領域の境界近傍付近の絶縁膜の薄膜部分は、
等方性エッチングにより形成されることを特徴とする。
According to a fifth aspect of the semiconductor device, the thin film portion of the insulating film near the boundary between the insulating film and the first region further comprises:
It is characterized by being formed by isotropic etching.

【0012】[0012]

【作用】請求項1にかかる半導体装置の製造方法は、半
導体基板表面から突出するように第1導電型の第1領域
を形成する第1領域形成工程、前記第1領域の上方から
イオン注入を行うことにより、第2導電型の第2領域を
形成する第2領域形成工程を備えたことを特徴とする。
したがって、第1領域の上方からイオン注入を行う場合
に、第1領域を自己整合的に用いることができる。
According to the first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising a first region forming step of forming a first region of a first conductivity type so as to project from a surface of a semiconductor substrate, and ion implantation from above the first region. The method is characterized by including a second region forming step of forming a second region of the second conductivity type.
Therefore, when ion implantation is performed from above the first region, the first region can be used in a self-aligned manner.

【0013】請求項2にかかる半導体装置の製造方法
は、半導体基板上に絶縁膜を形成する第1の工程、前記
絶縁膜の一部をエッチングにより取り除き、取り除かれ
た部分に、半導体基板表面から突出する第1導電型の第
1領域を形成するとともに、絶縁膜と第1領域の境界近
傍付近に、半導体基板へのイオン注入効率が周囲よりも
高い効率透過部を形成する第2の工程、前記第1領域の
上方から半導体基板上にイオン注入を行うことにより、
第2導電型の第2領域を形成する第3の工程を備えたこ
とを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a first step of forming an insulating film on a semiconductor substrate; a part of the insulating film is removed by etching; A second step of forming a protruding first region of the first conductivity type and forming an efficient transmission part near the boundary between the insulating film and the first region, where the efficiency of ion implantation into the semiconductor substrate is higher than that of the surroundings; By performing ion implantation on the semiconductor substrate from above the first region,
A third step of forming a second region of the second conductivity type is provided.

【0014】したがって、第1領域の上方からイオン注
入を行う場合に、第1領域を自己整合的に用いることが
できるとともに、層厚の薄い低濃度層および低濃度層を
挟み込むように形成されている層厚の厚い高濃度層から
形成される第2領域を容易に得ることができる。
Therefore, when the ion implantation is performed from above the first region, the first region can be used in a self-aligned manner, and the low concentration layer having a small layer thickness and the low concentration layer are formed so as to be sandwiched therebetween. The second region formed of the high-concentration layer having a large layer thickness can be easily obtained.

【0015】請求項3にかかる半導体装置の製造方法
は、さらに前記第2工程の絶縁膜の一部を取り除くエッ
チングについては等方性エッチングを用いるとともに、
効率透過部の形成については、エッチング工程により取
り除かれた部分に、絶縁膜とわずかに重なるか又は重な
らないように第1領域を形成することを特徴とする。し
たがって、効率透過部の形成が容易となる。
In the method of manufacturing a semiconductor device according to a third aspect, isotropic etching is further used for the etching for removing a part of the insulating film in the second step, and
Regarding the formation of the efficient transmission portion, the first region is formed in the portion removed by the etching process so as to slightly overlap or not overlap with the insulating film. Therefore, the formation of the efficient transmission part becomes easy.

【0016】請求項4にかかる半導体装置は、第1領域
が、半導体基板表面から突出するよう設けられていると
ともに、絶縁膜は、第1領域との境界近傍付近では膜厚
が薄く、遠ざかると膜厚が厚くなるよう形成されている
ことを特徴とする。したがって、第1領域の上方からイ
オン注入を行う場合に、第1領域を自己整合的に用いる
ことができるとともに、絶縁膜と第1領域の境界近傍付
近に、第2領域および絶縁膜よりで覆われた部分よりも
効率的にイオン注入を行うことができる。
According to another aspect of the semiconductor device of the present invention, the first region is provided so as to project from the surface of the semiconductor substrate, and the insulating film has a small film thickness in the vicinity of the boundary with the first region. It is characterized in that it is formed so as to have a thick film thickness. Therefore, when ion implantation is performed from above the first region, the first region can be used in a self-aligned manner, and the vicinity of the boundary between the insulating film and the first region can be covered with the second region and the insulating film. Ion implantation can be performed more efficiently than the broken portion.

【0017】請求項5にかかる半導体装置は、さらに絶
縁膜と第1領域の境界近傍付近の絶縁膜の薄膜部分は、
等方性エッチングにより形成されることを特徴とする。
したがって、効率透過部の形成が容易となる。
According to a fifth aspect of the semiconductor device, the thin film portion of the insulating film near the boundary between the insulating film and the first region further comprises:
It is characterized by being formed by isotropic etching.
Therefore, the formation of the efficient transmission part becomes easy.

【0018】[0018]

【実施例】本発明の一実施例を図面に基づいて説明す
る。まず、図2アに示すように、N型であるシリコン基
板2表面に絶縁膜である第1シリコン酸化膜26を形成す
る。本実施例においては減圧化学気相成長(LPCVD)を用
い、SiH4とN2Oで800℃で熱分解することにより形成し
た。エミッタ形成用のマスクを用いてフォトレジスト29
をパターンニングする(同図イ)。フッ酸を用いて等方
性エッチングを行い(同図ウ)、開口部28aを形成し
(同図エ)、フォトレジスト29を取り除く。
An embodiment of the present invention will be described with reference to the drawings. First, as shown in FIG. 2A, a first silicon oxide film 26, which is an insulating film, is formed on the surface of the N-type silicon substrate 2. In this example, low pressure chemical vapor deposition (LPCVD) was used, and it was formed by thermal decomposition with SiH 4 and N 2 O at 800 ° C. Photoresist using mask for emitter formation 29
Pattern (a in the figure). Isotropic etching is performed using hydrofluoric acid (FIG. 3C) to form an opening 28a (FIG. 3D), and the photoresist 29 is removed.

【0019】つぎに、図1アに示すように、開口部28a
に第1導電型の第1領域であるエミッタ3をシリコン基
板2から突出するよう形成する。本実施例においては、
SiH2Cl2とH2およびドーパントとしてPH3を供給し、1100
℃でエピタキシャル成長させることにより、N型のエミ
ッタ3を形成した。
Next, as shown in FIG. 1A, the opening 28a is formed.
An emitter 3 which is a first region of the first conductivity type is formed so as to project from the silicon substrate 2. In this embodiment,
Supply SiH 2 Cl 2 and H 2 and PH 3 as dopant,
The N type emitter 3 was formed by epitaxial growth at a temperature of ° C.

【0020】なお、本実施例においては、上記エピタキ
シャル成長は、エミッタ3が、第1シリコン酸化膜26に
接触した段階で中止したが、エミッタ3が、第1シリコ
ン酸化膜26とわずかに重なるか又は重ならないよう成長
させた段階で中止してもよい。
In the present embodiment, the epitaxial growth was stopped when the emitter 3 contacted the first silicon oxide film 26, but the emitter 3 slightly overlaps the first silicon oxide film 26 or You may stop at the stage of growing so that they do not overlap.

【0021】つぎに、エミッタ3、および第1シリコン
酸化膜26の全面に、ボロンイオンを打込む。打込まれた
ボロンイオンは、第1シリコン酸化膜26の膜厚が厚い部
分Tについては、第1シリコン酸化膜26にトラップさ
れ、シリコン基板2内にほとんど注入されない。これに
対し、効率透過部である膜厚が薄い部分Sについては、
第1シリコン酸化膜26にトラップされないため、ボロン
イオンが多く注入される。また、エミッタ3で覆われた
部分については、エミッタ3でトラップされながらシリ
コン基板2内に注入される。しかし、膜厚が薄い部分S
に比べると、エミッタ3でトラップされる分だけ、注入
される濃度は薄く、かつ基板表面からの深さも浅くな
る。
Next, boron ions are implanted into the entire surface of the emitter 3 and the first silicon oxide film 26. The implanted boron ions are trapped in the first silicon oxide film 26 in the portion T where the first silicon oxide film 26 is thick, and are hardly implanted into the silicon substrate 2. On the other hand, for the portion S having a small film thickness, which is the efficient transmission portion,
Since it is not trapped in the first silicon oxide film 26, a large amount of boron ions are implanted. The portion covered with the emitter 3 is injected into the silicon substrate 2 while being trapped by the emitter 3. However, the thin portion S
Compared with the above, the concentration to be injected is thin and the depth from the substrate surface is also shallow due to the amount trapped by the emitter 3.

【0022】これにより、層厚の薄い低濃度層であるP
型のベース4および低濃度層を挟み込むように形成され
ている層厚の厚い高濃度層であるP+型の外部ベース5
が容易に形成することができる(同図イ)。このよう
に、本実施例においては、P型ベース4およびP+型の
外部ベース5で、第2導電型の第2領域が形成される。
As a result, P, which is a low-concentration layer having a small layer thickness, is formed.
P + type external base 5 which is a thick high-concentration layer formed so as to sandwich the base 4 and the low-concentration layer.
Can be easily formed (Fig. 1A). Thus, in this embodiment, the P-type base 4 and the P + -type external base 5 form the second region of the second conductivity type.

【0023】このように、本実施例においては、P型ベ
ース4およびP+型の外部ベース5の形成において、エ
ミッタ3を自己整合的に用いることができる。したがっ
て、ベース4および外部ベース5の形成用のマスクが不
要となる。これにより、製造工程においてアライメント
マージンを見込む必要がなく、微細化が容易となる。
As described above, in this embodiment, the emitter 3 can be used in a self-aligned manner in forming the P-type base 4 and the P + -type external base 5. Therefore, a mask for forming the base 4 and the external base 5 becomes unnecessary. Thereby, it is not necessary to consider the alignment margin in the manufacturing process, and the miniaturization is facilitated.

【0024】さらに、第1シリコン酸化膜26の膜厚が薄
い部分Sについては、エミッタ3との境界近傍付近では
膜厚が薄く、遠ざかると膜厚が厚くなるよう形成されて
いる。したがってボロンイオンを打込むことにより、ベ
ース4およびP+型の外部ベース5を容易に形成するこ
とができる。
Further, the portion S where the thickness of the first silicon oxide film 26 is thin is formed such that the thickness is thin near the boundary with the emitter 3 and becomes thicker as it goes away. Therefore, by implanting boron ions, the base 4 and the P + -type external base 5 can be easily formed.

【0025】なお、打込まれたボロンイオンは、エミッ
タ3でトラップされるため、エミッタ3のN+濃度に影響
を与える。したがって、それを見越して、十分なN+濃度
でエミッタ3を形成しておけばよい。
It should be noted, the implanted boron ions are to be trapped by the emitter 3, affecting the N + concentration of the emitter 3. Therefore, in consideration of this, the emitter 3 may be formed with a sufficient N + concentration.

【0026】その後、打込んだボロンをアニールにより
活性化させた後、SiH4とN2Oで800℃で熱分解して、第2
シリコン酸化膜27を形成する(同図ウ)。エミッタ3お
よびベース4用の電極形成のためコンタクトホール20を
形成する。形成したコンタクトホール20に、電極形成用
のポリシリコン10a,10b,10cを形成する。アルミでベー
ス電極13a,13c、エミッタ電極13bを形成する。シリコン
基板2の裏面に白金でコレクタ電極12を形成して、トラ
ンジスタ21が完成する。
After that, the implanted boron is activated by annealing and then thermally decomposed with SiH 4 and N 2 O at 800 ° C.
A silicon oxide film 27 is formed (Fig. 3C). Contact holes 20 are formed to form electrodes for the emitter 3 and the base 4. Polysilicon 10a, 10b, 10c for forming electrodes is formed in the formed contact hole 20. The base electrodes 13a and 13c and the emitter electrode 13b are formed of aluminum. The collector electrode 12 is formed of platinum on the back surface of the silicon substrate 2 to complete the transistor 21.

【0027】なお、本実施例においては、エピタキシャ
ル成長させることによりエミッタ3を形成したが、CV
D法で形成してもよい。この場合は、エミッタ3は多結
晶シリコンで形成されることとなる。
In this embodiment, the emitter 3 is formed by epitaxial growth, but CV
It may be formed by the D method. In this case, the emitter 3 is made of polycrystalline silicon.

【0028】また、本実施例においては、効率透過部の
形成は、第1シリコン酸化膜26を等方性エッチングする
ことにより行った。しかし、第1シリコン酸化膜26とエ
ミッタ3の境界近傍付近に、半導体基板へのイオン注入
効率が周囲よりも高くなるよう形成できればどのような
ものであってもよく、たとえば、図3アに示すように、
第1シリコン酸化膜26とエミッタ3が、わずかに重なら
ないようにして効率透過部を形成してもよい。また、同
図イに示すようにエミッタ3の端部が薄くなるよう形成
してもよく、同図ウに示すように第1シリコン酸化膜26
の1部が薄くなるよう形成してもよい。
Further, in the present embodiment, the formation of the efficient transmission portion is carried out by isotropically etching the first silicon oxide film 26. However, any material may be used as long as it can be formed in the vicinity of the boundary between the first silicon oxide film 26 and the emitter 3 so that the ion implantation efficiency into the semiconductor substrate is higher than that in the surroundings. For example, as shown in FIG. like,
The efficient transmission part may be formed so that the first silicon oxide film 26 and the emitter 3 do not slightly overlap each other. Alternatively, the emitter 3 may be formed to have a thin end portion as shown in FIG. 9A, and the first silicon oxide film 26 may be formed as shown in FIG.
May be formed so as to be thin.

【0029】なお、本実施例においては、npnトランジ
スタにて説明したが、pnpトランジスタに採用してもよ
い。
In this embodiment, the npn transistor has been explained, but it may be adopted as a pnp transistor.

【0030】[0030]

【発明の効果】請求項1にかかる半導体装置の製造方法
は、半導体基板表面から突出するように第1導電型の第
1領域を形成する第1領域形成工程、前記第1領域の上
方からイオン注入を行うことにより、第2導電型の第2
領域を形成する第2領域形成工程を備えたことを特徴と
する。したがって、第1領域の上方からイオン注入を行
う場合に、第1領域を自己整合的に用いることができ、
マスクの回数を減らすことができる。これにより、工程
が簡略で、製造コストを低くすることができる。さら
に、製造工程においてアライメントマージンを見込む必
要がなく、微細化が容易である半導体装置を提供するこ
とができる。
According to the first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising a first region forming step of forming a first region of a first conductivity type so as to project from a surface of a semiconductor substrate, and ions are formed from above the first region. By performing the injection, the second conductivity type second
A second region forming step of forming a region is provided. Therefore, when the ion implantation is performed from above the first region, the first region can be used in a self-aligned manner,
The number of masks can be reduced. As a result, the process is simple and the manufacturing cost can be reduced. Furthermore, it is not necessary to consider the alignment margin in the manufacturing process, and it is possible to provide a semiconductor device that can be easily miniaturized.

【0031】請求項2にかかる半導体装置の製造方法
は、半導体基板上に絶縁膜を形成する第1の工程、前記
絶縁膜の一部をエッチングにより取り除き、取り除かれ
た部分に、半導体基板表面から突出する第1導電型の第
1領域を形成するとともに、絶縁膜と第1領域の境界近
傍付近に、半導体基板へのイオン注入効率が周囲よりも
高い効率透過部を形成する第2の工程、前記第1領域の
上方から半導体基板上にイオン注入を行うことにより、
第2導電型の第2領域を形成する第3の工程を備えたこ
とを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a first step of forming an insulating film on a semiconductor substrate; a part of the insulating film is removed by etching; A second step of forming a protruding first region of the first conductivity type and forming an efficient transmission part near the boundary between the insulating film and the first region, where the efficiency of ion implantation into the semiconductor substrate is higher than that of the surroundings; By performing ion implantation on the semiconductor substrate from above the first region,
A third step of forming a second region of the second conductivity type is provided.

【0032】したがって、第1領域の上方からイオン注
入を行う場合に、第1領域を自己整合的に用いることが
できるとともに、層厚の薄い低濃度層および低濃度層を
挟み込むように形成されている層厚の厚い高濃度層から
形成される第2領域を容易に得ることができる。これに
より、マスクの回数を減らすことができ、工程が簡略
で、製造コストを低くすることができる。さらに、製造
工程においてアライメントマージンを見込む必要がな
く、微細化が容易である半導体装置を提供することがで
きる。
Therefore, when the ion implantation is performed from above the first region, the first region can be used in a self-aligned manner, and the low concentration layer having a small layer thickness and the low concentration layer are formed so as to be sandwiched therebetween. The second region formed of the high-concentration layer having a large layer thickness can be easily obtained. As a result, the number of masks can be reduced, the process can be simplified, and the manufacturing cost can be reduced. Furthermore, it is not necessary to consider the alignment margin in the manufacturing process, and it is possible to provide a semiconductor device that can be easily miniaturized.

【0033】請求項3にかかる半導体装置の製造方法
は、さらに前記第2工程の絶縁膜の一部を取り除くエッ
チングについては等方性エッチングを用いるとともに、
効率透過部の形成については、エッチング工程により取
り除かれた部分に、絶縁膜とわずかに重なるか又は重な
らないように第1領域を形成することを特徴とする。し
たがって、効率透過部の形成が容易となる。これによ
り、マスクの回数を減らすことができ、工程が簡略で、
製造コストを低くすることができる。さらに、製造工程
においてアライメントマージンを見込む必要がなく、微
細化が容易である半導体装置を提供することができる。
In the method for manufacturing a semiconductor device according to a third aspect, isotropic etching is further used for etching for removing a part of the insulating film in the second step, and
Regarding the formation of the efficient transmission portion, the first region is formed in the portion removed by the etching process so as to slightly overlap or not overlap with the insulating film. Therefore, the formation of the efficient transmission part becomes easy. This reduces the number of masks, simplifies the process,
Manufacturing costs can be reduced. Furthermore, it is not necessary to consider the alignment margin in the manufacturing process, and it is possible to provide a semiconductor device that can be easily miniaturized.

【0034】請求項4にかかる半導体装置は、第1領域
が、半導体基板表面から突出するよう設けられていると
ともに、絶縁膜は、第1領域との境界近傍付近では膜厚
が薄く、遠ざかると膜厚が厚くなるよう形成されている
ことを特徴とする。したがって、第1領域の上方からイ
オン注入を行う場合に、第1領域を自己整合的に用いる
ことができるとともに、絶縁膜と第1領域の境界近傍付
近に、第2領域および絶縁膜よりで覆われた部分よりも
効率的にイオン注入を行うことができる。
According to another aspect of the semiconductor device of the present invention, the first region is provided so as to protrude from the surface of the semiconductor substrate, and the insulating film has a small film thickness near the boundary with the first region and is separated away. It is characterized in that it is formed so as to have a thick film thickness. Therefore, when ion implantation is performed from above the first region, the first region can be used in a self-aligned manner, and the vicinity of the boundary between the insulating film and the first region can be covered with the second region and the insulating film. Ion implantation can be performed more efficiently than the broken portion.

【0035】これにより、マスクの回数を減らすことが
でき、工程が簡略で、製造コストを低くすることができ
る。また、これにより、マスクの回数を減らすことがで
き、工程が簡略で、製造コストを低くすることができ
る。さらに、製造工程においてアライメントマージンを
見込む必要がなく、微細化が容易である半導体装置を提
供することができる。
As a result, the number of masks can be reduced, the process can be simplified, and the manufacturing cost can be reduced. Further, this can reduce the number of masks, simplify the process, and reduce the manufacturing cost. Furthermore, it is not necessary to consider the alignment margin in the manufacturing process, and it is possible to provide a semiconductor device that can be easily miniaturized.

【0036】請求項5にかかる半導体装置は、さらに絶
縁膜と第1領域の境界近傍付近の絶縁膜の薄膜部分は、
等方性エッチングにより形成されることを特徴とする。
したがって、効率透過部の形成が容易となる。これによ
り、マスクの回数を減らすことができる。さらに、製造
工程においてアライメントマージンを見込む必要がな
く、微細化が容易である半導体装置を提供することがで
きる。
According to a fifth aspect of the semiconductor device, the thin film portion of the insulating film near the boundary between the insulating film and the first region further comprises:
It is characterized by being formed by isotropic etching.
Therefore, the formation of the efficient transmission part becomes easy. As a result, the number of masks can be reduced. Furthermore, it is not necessary to consider the alignment margin in the manufacturing process, and it is possible to provide a semiconductor device that can be easily miniaturized.

【図面の簡単な説明】[Brief description of drawings]

【図1】トランジスタ21の製造工程を示す図である。FIG. 1 is a diagram showing a manufacturing process of a transistor 21.

【図2】トランジスタ21の製造工程において、等方性エ
ッチングによって開口部28aが形成される工程を示す図
である。
FIG. 2 is a diagram showing a process of forming an opening portion 28a by isotropic etching in a manufacturing process of the transistor 21.

【図3】トランジスタ21の効率透過部の形状の一例を示
す図である。
FIG. 3 is a diagram showing an example of a shape of an efficient transmission part of a transistor 21.

【図4】従来のトランジスタ1の製造工程を示す図であ
る。
FIG. 4 is a diagram showing a manufacturing process of a conventional transistor 1.

【符号の説明】[Explanation of symbols]

2・・・シリコン基板 3・・・エミッタ 4・・・ベース 5・・・外部ベース 26・・・第1シリコン酸化膜 2 ... Silicon substrate 3 ... Emitter 4 ... Base 5 ... External base 26 ... First silicon oxide film

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】半導体基板表面から突出するように第1導
電型の第1領域を形成する第1の工程、 前記第1領域の上方からイオン注入を行うことにより、
半導体基板内に第2導電型の第2領域を形成する第2の
工程、 を備えたことを特徴とする半導体装置の製造方法。
1. A first step of forming a first region of a first conductivity type so as to project from a surface of a semiconductor substrate, and by performing ion implantation from above the first region,
A second step of forming a second region of the second conductivity type in the semiconductor substrate, and a method for manufacturing a semiconductor device.
【請求項2】半導体基板上に絶縁膜を形成する第1の工
程、 前記絶縁膜の一部をエッチングにより取り除き、取り除
かれた部分に、半導体基板表面から突出する第1導電型
の第1領域を形成するとともに、絶縁膜と第1領域の境
界近傍付近に、半導体基板へのイオン注入効率が周囲よ
りも高い効率透過部を形成する第2の工程、 前記第1領域の上方から半導体基板上にイオン注入を行
うことにより、第2導電型の第2領域を形成する第3の
工程、 を備えたことを特徴とする半導体装置の製造方法。
2. A first step of forming an insulating film on a semiconductor substrate, a part of the insulating film is removed by etching, and the removed part has a first conductivity type first region protruding from the surface of the semiconductor substrate. And forming an efficient transmission part near the boundary between the insulating film and the first region in which the efficiency of ion implantation into the semiconductor substrate is higher than the surroundings. From above the first region to above the semiconductor substrate. A third step of forming a second region of the second conductivity type by implanting ions into the semiconductor device, the method of manufacturing a semiconductor device.
【請求項3】請求項2の半導体装置の製造方法におい
て、 前記第2工程の絶縁膜の一部を取り除くエッチングにつ
いては等方性エッチングを用いるとともに、効率透過部
の形成については、エッチング工程により取り除かれた
部分に、絶縁膜とわずかに重なるか又は重ならないよう
に第1領域を形成することを特徴とする半導体装置の製
造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein isotropic etching is used for etching for removing a part of the insulating film in the second step, and etching is performed for forming the efficient transmission portion. A method of manufacturing a semiconductor device, wherein the first region is formed in the removed portion so as to slightly overlap or not overlap with the insulating film.
【請求項4】半導体基板、 半導体基板内に形成されるとともに、層厚の薄い低濃度
層および低濃度層を挟み込むように形成されている層厚
の厚い高濃度層を有する第2導電型の第2領域、 第2領域の上部に設けられている第1導電型の第1領
域、 半導体基板表面、第1領域、および第2領域を覆う絶縁
膜、 第2領域の高濃度層と接続された第2領域用の電極、 を備えた半導体装置において、 第1領域は、半導体基板表面から突出するよう設けられ
ているとともに、 絶縁膜は、第1領域との境界近傍付近では膜厚が薄く、
遠ざかると膜厚が厚くなるよう形成されていること、 を特徴とする半導体装置。
4. A semiconductor substrate, a second-conductivity-type semiconductor substrate having a thin high-concentration layer formed so as to sandwich the low-concentration layer and a low-concentration layer formed in the semiconductor substrate. The second region, the first region of the first conductivity type provided above the second region, the semiconductor substrate surface, the insulating film that covers the first region and the second region, and the high concentration layer of the second region are connected. In the semiconductor device including the electrode for the second region, the first region is provided so as to project from the surface of the semiconductor substrate, and the insulating film has a thin film thickness in the vicinity of the boundary with the first region. ,
A semiconductor device, characterized in that the film is formed so that the film thickness becomes thicker as it is farther away.
【請求項5】請求項4の半導体装置において、 絶縁膜と第1領域の境界近傍付近の絶縁膜の薄膜部分
は、等方性エッチングにより形成されること、 を特徴とする半導体装置。
5. The semiconductor device according to claim 4, wherein the thin film portion of the insulating film near the boundary between the insulating film and the first region is formed by isotropic etching.
JP4027870A 1992-02-14 1992-02-14 Semiconductor device and manufacturing method thereof Pending JPH05226349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4027870A JPH05226349A (en) 1992-02-14 1992-02-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4027870A JPH05226349A (en) 1992-02-14 1992-02-14 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH05226349A true JPH05226349A (en) 1993-09-03

Family

ID=12232936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4027870A Pending JPH05226349A (en) 1992-02-14 1992-02-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH05226349A (en)

Similar Documents

Publication Publication Date Title
JP2530784B2 (en) Method of manufacturing self-aligned epitaxial base transistor
JPH02125623A (en) Method of manufacturing self-aligned transistors
JP2925008B2 (en) Method for manufacturing semiconductor device
JP3172031B2 (en) Method for manufacturing semiconductor device
CN101167167A (en) Bipolar transistor and method of fabricating the same
JPH025432A (en) Manufacturing method of semiconductor device
JPH10112507A (en) Method for manufacturing semiconductor device
JPH0831478B2 (en) Bipolar transistor and manufacturing method thereof
JP3283458B2 (en) Method for manufacturing semiconductor device
JP2662879B2 (en) Method of manufacturing insulated gate field effect transistor
JPH05226349A (en) Semiconductor device and manufacturing method thereof
CN100511708C (en) Semiconductor device and method of fabricating semiconductor device
JP3456864B2 (en) Semiconductor device and manufacturing method thereof
JPH021934A (en) Manufacture of bipolar semiconductor device
JPH07235547A (en) Method for manufacturing semiconductor integrated circuit
JP2000252290A (en) Semiconductor device and manufacturing method thereof
JP2842075B2 (en) Method for manufacturing semiconductor device
KR100497221B1 (en) Method For Manufacturing Semiconductor Devices
KR940010517B1 (en) Method for manufacturing high-speed bipolar device using single polycrystalline silicon
JPH05226355A (en) Method for manufacturing heterojunction bipolar transistor
KR100286349B1 (en) Method of fabricating a semiconductor device
JP4213298B2 (en) Manufacturing method of semiconductor device
JP2546650B2 (en) Method of manufacturing bipolar transistor
JPH05226353A (en) Manufacture of semiconductor device
JPH05235016A (en) Heterojunction semiconductor device and manufacture thereof