JPH0522201A - Reception diversity circuit - Google Patents
Reception diversity circuitInfo
- Publication number
- JPH0522201A JPH0522201A JP3199897A JP19989791A JPH0522201A JP H0522201 A JPH0522201 A JP H0522201A JP 3199897 A JP3199897 A JP 3199897A JP 19989791 A JP19989791 A JP 19989791A JP H0522201 A JPH0522201 A JP H0522201A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- selection
- circuit
- antenna
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【目的】 データ通信における離れて配置された複数の
アンテナによるダイバーシチ受信機の設置数を1台に
し、しかも、情報の伝送効率の低下を回避することを目
的とする。
【構成】 複数のアンテナ1,2の出力を選択切替える
選択回路3と、選択出力の受信レベルを検出するレベル
検出回路5と、選択出力を復調するとともに受信信号の
フレームタイミングクロックを抽出出力する受信機4
と、抽出されたフレームタイミングクロックに従って受
信レベルをとり込みフレーム単位に次のフレームのアン
テナ選択を決めて選択回路3を切替え制御する論理回路
6とにより構成したことを特徴とする。
(57) [Abstract] [Purpose] An object of the present invention is to reduce the transmission efficiency of information by reducing the number of installed diversity receivers to one by a plurality of antennas arranged apart from each other in data communication. A selection circuit 3 for selectively switching outputs of a plurality of antennas 1 and 2, a level detection circuit 5 for detecting a reception level of the selection output, a demodulation of the selection output, and a reception for extracting and outputting a frame timing clock of a reception signal. Machine 4
And a logic circuit 6 which takes in a reception level according to the extracted frame timing clock, determines the antenna selection of the next frame in frame units, and controls switching of the selection circuit 3.
Description
【0001】[0001]
【産業上の利用分野】本発明は、伝達情報がディジタル
化されたデータ通信の無線受信機に用いられ、その受信
品質を改善する目的に供せられる受信ダイバーシチ回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reception diversity circuit which is used in a radio receiver for data communication in which transmission information is digitized and is used for the purpose of improving the reception quality.
【0002】[0002]
【従来の技術】上記受信ダイバーシチ回路として従来
は、検波後選択ダイバーシチ式が用いられている。その
一構成例を図4に示す。図4において41,43は受信
アンテナ、42,44は受信機、45は受信アンテナ4
1,43の出力を入力としてそのレベルを比較した結果
を出力するレベル検出・比較回路、46は上記レベル検
出・比較回路45の出力によって上記受信機42,44
の出力のいずれかを選択する選択回路である。2. Description of the Related Art Conventionally, a post-detection selection diversity system is used as the reception diversity circuit. An example of the configuration is shown in FIG. In FIG. 4, 41 and 43 are receiving antennas, 42 and 44 are receivers, and 45 is a receiving antenna 4.
A level detection / comparison circuit that outputs the result of comparing the levels of the outputs of 1, 43 as an input, and 46 is an output of the level detection / comparison circuit 45.
It is a selection circuit for selecting any one of the outputs.
【0003】[0003]
【発明が解決しようとする課題】しかし、上記従来の方
式では、受信機の構成が2系統となり、装置の規模が大
きくなりダイバーシチなしの場合の約2倍となる。ま
た、従来の他のダイバーシチ回路として、アンテナ部の
みを複数とし、アンテナ出力を切替えて1つの受信機に
入力する切替ダイバーシチが提案されている(赤岩芳
彦:「ディジタル移動通信用アンテナ選択ダイバーシチ
方式」1989年電子情報通信学会春季全国大会B−85
6)。However, in the above-mentioned conventional system, the configuration of the receiver is two systems, the scale of the device is large, and it is about twice as large as that without diversity. Further, as another conventional diversity circuit, there has been proposed a switching diversity in which only a plurality of antenna parts are provided and the antenna output is switched and input to one receiver (Yoshihiko Akaiwa: "Antenna selection diversity system for digital mobile communication"). 1989 IEICE Spring National Convention B-85
6).
【0004】しかし、この方式では、複数のアンテナの
どれが最も通信品質が良好であるかを検査するための試
験信号をフレームに付加して伝送する必要があり、デー
タ通信のフレーム長が短くなるに従って情報の伝送効率
が低下するという問題点がある。However, in this method, it is necessary to add a test signal to the frame for transmission to check which of the plurality of antennas has the best communication quality, and to transmit the test signal, which shortens the frame length of data communication. Accordingly, there is a problem in that the information transmission efficiency decreases.
【0005】本発明は、バースト通信の無線受信機にお
いて、前記従来の方法を用いることにより生ずる装置規
模拡大の問題、あるいは情報伝送効率低下の問題を解決
した受信ダイバーシチ回路を提供することが目的であ
る。It is an object of the present invention to provide a reception diversity circuit in a radio receiver for burst communication, which solves the problem of device scale expansion or the problem of information transmission efficiency deterioration caused by using the conventional method. is there.
【0006】[0006]
【課題を解決するための手段】本発明の受信ダイバーシ
チ回路は、1つの無線受信機で単位時間毎のフレームに
区切られたデータで変調された電波をダイバーシチ受信
するために、離れて配置された複数の受信アンテナと、
該複数の受信アンテナ出力を切替信号に従ってそのうち
の1つを選択して出力する選択回路と、該選択回路から
の信号を復調して出力するとともに復調結果から受信フ
レームのタイミングクロックを抽出して出力する受信機
と、前記選択回路の出力信号から前記選択された1つの
受信アンテナの受信レベルを検出して受信レベル信号を
出力するレベル検出回路と、前記タイミングクロックに
従って、前記受信レベル信号を入力し、過去及び現在の
受信フレーム毎の受信レベルの変化及び受信アンテナの
選択の履歴から次の受信フレームのアンテナ選択を決定
して前記切替信号を出力する論理回路とを備えたことを
特徴とするものである。The reception diversity circuit of the present invention is separately arranged for diversity reception of a radio wave modulated by data divided into frames for each unit time by one radio receiver. Multiple receiving antennas,
A selection circuit that selects and outputs one of the plurality of reception antenna outputs according to a switching signal, demodulates and outputs the signal from the selection circuit, and extracts and outputs a timing clock of a reception frame from the demodulation result. Receiver, a level detection circuit that detects the reception level of the selected one reception antenna from the output signal of the selection circuit and outputs a reception level signal, and the reception level signal is input according to the timing clock. A logic circuit for determining the antenna selection of the next reception frame from the past and present reception level changes for each reception frame and the history of selection of the reception antenna and outputting the switching signal. Is.
【0007】[0007]
【実施例】図1は本発明による受信ダイバーシチ回路の
一構成例図である。図において、1,2は受信アンテ
ナ、3は上記受信アンテナ1,2の出力のうち1つを選
択する選択回路、4は上記選択回路3からの受信信号を
復調して出力するとともに復調結果から受信フレームの
タイミングクロックを抽出する受信機、5は上記選択回
路3からの受信信号のレベルを検出して受信レベル信号
を出力するレベル検出回路、6は上記レベル検出回路5
からの受信レベル信号と上記受信機4からの受信フレー
ムのタイミングクロックを入力として上記選択回路3の
切替動作を制御する論理回路。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 is a block diagram of a receiving diversity circuit according to the present invention. In the figure, 1 and 2 are reception antennas, 3 is a selection circuit for selecting one of the outputs of the reception antennas 1 and 2, and 4 is a demodulation result of the reception signal from the selection circuit 3 and outputs the demodulation result. A receiver for extracting the timing clock of the reception frame, 5 is a level detection circuit for detecting the level of the reception signal from the selection circuit 3 and outputs a reception level signal, and 6 is the level detection circuit 5
A logic circuit for controlling the switching operation of the selection circuit 3 with the reception level signal from the receiver and the timing clock of the reception frame from the receiver 4 as inputs.
【0008】[作用]図1において、1及び2のアンテ
ナで受信した信号は、選択回路3によって選択される。
選択回路3の出力はレベル検出回路5と受信機4に入力
される。レベル検出回路5は、受信中の選択されたアン
テナの受信レベルを検出し、論理回路6に出力する。受
信機4は選択回路3からの受信信号を復調して出力する
とともに、復調結果から受信フレームのタイミングクロ
ックを抽出して論理回路6に与える。論理回路6ではレ
ベル検出回路5からの受信レベル信号から、次のフレー
ムで選択すべきアンテナを決定し、受信機4からの受信
フレームのタイミングクロックに従い選択回路3の切替
を制御する。[Operation] In FIG. 1, the signals received by the antennas 1 and 2 are selected by the selection circuit 3.
The output of the selection circuit 3 is input to the level detection circuit 5 and the receiver 4. The level detection circuit 5 detects the reception level of the selected antenna during reception and outputs it to the logic circuit 6. The receiver 4 demodulates and outputs the reception signal from the selection circuit 3, and extracts the timing clock of the reception frame from the demodulation result and supplies it to the logic circuit 6. The logic circuit 6 determines the antenna to be selected in the next frame from the reception level signal from the level detection circuit 5, and controls the switching of the selection circuit 3 according to the timing clock of the reception frame from the receiver 4.
【0009】次に、本発明の要部をなす論理回路6の動
作を図2を用いて詳しく説明する。図2は論理回路6の
動作アルゴリズムの一例を示すフローチャートである。
まず最初に、ステップ21において、論理回路内で用い
られる変数、アンテナ1,2の受信レベル(それぞれL
1 ,L2 とする)、切替判断用のレベルしきい値(Lth
とする)を初期化する。Next, the operation of the logic circuit 6 forming the essential part of the present invention will be described in detail with reference to FIG. FIG. 2 is a flowchart showing an example of the operation algorithm of the logic circuit 6.
First, in step 21, the variables used in the logic circuit, the reception levels of the antennas 1 and 2 (each L
1 and L 2 ) and the level threshold value for switching judgment (L th
And)) is initialized.
【0010】次にステップ22<イニシャル後または切
替後>において、前フレームでの切替の有無を記憶する
フラグをONにする。ステップ23<受信及びレベル検
出・更新>では、現在選択しているアンテナ(例えばア
ンテナ1)で1フレーム分の受信を行い、受信機4に入
力されている受信信号のレベルで上記L1 を更新する。Next, in step 22 <after initial or after switching>, a flag for storing the presence / absence of switching in the previous frame is turned on. In step 23 <Reception and level detection / update>, one frame is received by the currently selected antenna (eg, antenna 1), and the above L 1 is updated by the level of the received signal input to the receiver 4. To do.
【0011】続いてステップ24<受信レベルとしきい
値の比較>に進み、受信レベルL1 としきい値Lthを比
較する。L1 がLth以上の時は現在選択しているアンテ
ナで受信を続けると判断してステップ25へ進む。逆
に、L1 がLth未満の場合はステップ28に進む。ステ
ップ25<受信レベルがしきい値以上の場合>では、現
在選択しているアンテナで受信を続けるが、切替フラグ
のON/OFFによりしきい値更新の有無を判断する。
切替フラグがONの場合はしきい値更新処理ステップ2
6へ進み、切替えフラグがOFFの場合はしきい値更新
を行なわず現在選択しているアンテナでの受信処理ステ
ップ23で次のフレームの受信を行なう。ステップ26
<しきい値の更新>に進んだ場合、現在の受信レベルか
ら所定のマージンを差し引いたレベルを新しいしきい値
とするしきい値更新を行ないステップ27へ進む。上記
しきい値更新において、受信レベルが大きい場合は大き
いマージンを差し引き、受信レベルが小さい場合には小
さいマージンを差し引くことにより、より適切な切換動
作が行われる。ステップ27では、切替フラグをOFF
にしたのち現在選択中の受信アンテナでの受信処理ステ
ップ23で次のフレームの受信へ移る。Then, in step 24 <Comparison of reception level and threshold value>, the reception level L 1 is compared with the threshold value L th . When L 1 is equal to or greater than L th , it is determined that the currently selected antenna will continue receiving, and the process proceeds to step 25. Conversely, when L 1 is less than L th , the process proceeds to step 28. In step 25 <when the reception level is equal to or higher than the threshold value>, reception is continued by the currently selected antenna, but whether the threshold value is updated or not is determined by turning on / off the switching flag.
If the switching flag is ON, the threshold value updating process step 2
When the switching flag is OFF, the threshold value is not updated and the next frame is received in the reception processing step 23 at the currently selected antenna. Step 26
When the operation goes to <Update of threshold value>, the threshold value is updated using a level obtained by subtracting a predetermined margin from the current reception level as a new threshold value, and the process proceeds to step 27. In the above threshold value updating, a more appropriate switching operation is performed by subtracting a large margin when the reception level is high and subtracting a small margin when the reception level is low. In step 27, the switching flag is turned off
After that, the process proceeds to reception of the next frame in the reception processing step 23 at the currently selected reception antenna.
【0012】一方、ステップ24からステップ28<受
信レベルがしきい値以下の場合>へ進んだ場合は、ステ
ップ28において切替フラグのON/OFF状態を調
べ、切替フラグがONの時は現在選択中の受信アンテナ
とは異なる他の受信アンテナから切替った直後と判断し
ステップ29へ進む。また、切替フラグがOFFの時は
ステップ30に進み、現在選択中の受信アンテナで受信
中に受信レベルがしきい値以下に下がったものと判断
し、次のフレームタイミングに同期して切替を行ない、
他の受信アンテナに選択を切替える。ステップ29<受
信レベルがしきい値未満で切替フラグがONの場合>で
は、現在選択中の受信アンテナのレベルL1 と他の受信
アンテナで得られたレベルL2 (記憶値)を比較し、L
1 がL2 以上の場合は現在選択中のアンテナでの受信を
継続するものとしステップ27へ進む。L1 がL2 未満
の時は次のフレームタイミングに同期して切替を行な
い、他の受信アンテナに選択を切替えステップ30へ進
む。ステップ30<切替直後>では、受信アンテナが切
替った直後は切替フラグをONにし、受信アンテナ2に
おいて上記のステップ23〜29と同等の処理を行な
う。On the other hand, when the process proceeds from step 24 to step 28 <when the reception level is less than the threshold value>, the ON / OFF state of the switching flag is checked in step 28, and when the switching flag is ON, it is currently selected. It is judged that it is just after switching from another receiving antenna different from the receiving antenna of No. 2, and the process proceeds to step 29. When the switching flag is OFF, the process proceeds to step 30, and it is determined that the reception level has dropped below the threshold during reception by the currently selected receiving antenna, and switching is performed in synchronization with the next frame timing. ,
Switch the selection to another receiving antenna. In step 29 <when the reception level is less than the threshold value and the switching flag is ON>, the level L 1 of the currently selected reception antenna is compared with the level L 2 (stored value) obtained by another reception antenna, L
If 1 is L 2 or more, it is assumed that the reception by the currently selected antenna is continued, and the process proceeds to step 27. When L 1 is less than L 2 , switching is performed in synchronization with the next frame timing, and the selection is switched to another receiving antenna, and the process proceeds to step 30. In step 30 <immediately after switching>, the switching flag is turned on immediately after the receiving antenna is switched, and the receiving antenna 2 performs the same processing as steps 23 to 29.
【0013】図3は本発明による受信ダイバーシチの効
果を示すシミュレーション結果の一例を示す特性図であ
り、ダイバーシチを用いない場合と併せて示す。図3に
おいて横軸は平均Eb /N0 (信号1ビットあたりの送
信電力と雑音電力密度の比)、縦軸は平均ビット誤り率
である。このシミュレーションは、移動通信時分割多重
方式,2ブランチ受信ダイバーシチ,π/4シフトQP
SK変調,128シンボル/スロット,フェージング速
度は2-14 (フェージングピッチ/シンボルレート)の
条件下で行なった。図3では、本発明によるダイバーシ
チ効果は、ダイバーシチなしの場合に比較して4dB以
上の利得が得られている。以上の実施例は、アンテナが
2つの場合について説明したが複数の場合にも応用する
ことができる。FIG. 3 is a characteristic diagram showing an example of a simulation result showing the effect of the reception diversity according to the present invention, and is shown together with the case where the diversity is not used. In FIG. 3, the horizontal axis is the average E b / N 0 (ratio of transmission power per signal bit to noise power density), and the vertical axis is the average bit error rate. This simulation is based on mobile communication time division multiplexing, 2-branch reception diversity, π / 4 shift QP.
The SK modulation, 128 symbols / slot, and the fading speed were 2-14 (fading pitch / symbol rate). In FIG. 3, as for the diversity effect according to the present invention, a gain of 4 dB or more is obtained as compared to the case without diversity. The above embodiment has been described for the case of two antennas, but can be applied to the case of a plurality of antennas.
【0014】[0014]
【発明の効果】以上詳細に説明したように、本発明によ
れば、アンテナと1つのレベル検出回路、及び簡単な論
理回路によってダイバーシチ回路を構成することができ
るため、受信機の規模を従来と比較して大幅に小さくで
きる。また、アンテナ切替を制御するにあたり、フレー
ムに付加する試験信号が不要であるため、情報の伝送効
率を低下させることがないなどの利点がある。As described above in detail, according to the present invention, since the diversity circuit can be configured by the antenna, one level detection circuit, and a simple logic circuit, the scale of the receiver can be reduced from the conventional one. It can be made significantly smaller than the comparison. Further, when controlling the antenna switching, there is no need for a test signal added to the frame, so that there is an advantage that the transmission efficiency of information is not reduced.
【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】本発明の要部をなす論理回路の動作アルゴリズ
ムの一例を示すフローチャートである。FIG. 2 is a flowchart showing an example of an operation algorithm of a logic circuit forming a main part of the present invention.
【図3】本発明の効果を示す特性図である。FIG. 3 is a characteristic diagram showing the effect of the present invention.
【図4】従来の構成例図である。FIG. 4 is a diagram illustrating a conventional configuration example.
1 受信アンテナ 2 受信アンテナ 3 選択回路 4 受信機 5 レベル検出回路 6 論理回路 41 受信アンテナ 42 受信機 43 受信アンテナ 44 受信機 45 レベル検出・比較回路 46 選択回路 21〜30 ステップ番号 1 reception antenna 2 reception antenna 3 selection circuit 4 receiver 5 level detection circuit 6 logic circuit 41 reception antenna 42 receiver 43 reception antenna 44 receiver 45 level detection / comparison circuit 46 selection circuit 21 to 30 step number
Claims (1)
ムに区切られたデータで変調された電波をダイバーシチ
受信するために、 離れて配置された複数の受信アンテナと、 該複数の受信アンテナ出力を切替信号に従ってそのうち
の1つを選択して出力する選択回路と、 該選択回路からの信号を復調して出力するとともに復調
結果から受信フレームのタイミングクロックを抽出して
出力する受信機と、 前記選択回路の出力信号から前記選択された1つの受信
アンテナの受信レベルを検出して受信レベル信号を出力
するレベル検出回路と、 前記タイミングクロックに従って、前記受信レベル信号
を入力し、過去及び現在の受信フレーム毎の受信レベル
の変化及び受信アンテナの選択の履歴から次の受信フレ
ームのアンテナ選択を決定して前記切替信号を出力する
論理回路とを備えた受信ダイバーシチ回路。Claim: What is claimed is: 1. A plurality of receiving antennas, which are arranged apart from each other, for diversity reception of a radio wave modulated by data divided into frames for each unit time by one radio receiver. A selection circuit that selects and outputs one of the plurality of reception antenna outputs according to a switching signal, demodulates and outputs a signal from the selection circuit, and extracts and outputs a timing clock of a reception frame from the demodulation result. A receiver, a level detection circuit that detects a reception level of the selected one reception antenna from the output signal of the selection circuit and outputs a reception level signal, and the reception level signal is input according to the timing clock. , The selection of the antenna for the next received frame from the history of changes in the received level for each received frame in the past and present and the selection of the received antenna. And a logic circuit which determines the selection and outputs the switching signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19989791A JP3176656B2 (en) | 1991-07-16 | 1991-07-16 | Receive diversity circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19989791A JP3176656B2 (en) | 1991-07-16 | 1991-07-16 | Receive diversity circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0522201A true JPH0522201A (en) | 1993-01-29 |
JP3176656B2 JP3176656B2 (en) | 2001-06-18 |
Family
ID=16415426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19989791A Expired - Fee Related JP3176656B2 (en) | 1991-07-16 | 1991-07-16 | Receive diversity circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3176656B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6628733B1 (en) | 1998-11-10 | 2003-09-30 | Fujitsu Limited | Diversity receiving device and method thereof |
FR3016260A1 (en) * | 2014-01-06 | 2015-07-10 | Commissariat Energie Atomique | TIME-SYNCHRONIZATION MULTI-ANTENNA RECEIVER COMMON TO THE DIFFERENT RECEIVE CHAINS |
-
1991
- 1991-07-16 JP JP19989791A patent/JP3176656B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6628733B1 (en) | 1998-11-10 | 2003-09-30 | Fujitsu Limited | Diversity receiving device and method thereof |
FR3016260A1 (en) * | 2014-01-06 | 2015-07-10 | Commissariat Energie Atomique | TIME-SYNCHRONIZATION MULTI-ANTENNA RECEIVER COMMON TO THE DIFFERENT RECEIVE CHAINS |
US9197310B2 (en) | 2014-01-06 | 2015-11-24 | Commissariat à l'énergie atomique et aux énergies alternatives | Multi-antenna receiver with a time synchronization common to the different receiver chains |
Also Published As
Publication number | Publication date |
---|---|
JP3176656B2 (en) | 2001-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1274208B1 (en) | Communication device and transmission mode selecting method | |
US6128355A (en) | Selective diversity combining | |
US5692019A (en) | Communication device having antenna switch diversity, and method therefor | |
US20050213674A1 (en) | Radio communication method and radio communication apparatus using adaptive modulation system | |
US5157672A (en) | Interference detection apparatus for use in digital mobile communications system | |
US7830997B2 (en) | Diversity receiving device | |
US6463042B1 (en) | Mobile station having power saving mode for packet data | |
US5774810A (en) | Mobile radio communication device | |
US6721550B1 (en) | Diversity receiver | |
JP2928224B1 (en) | Antenna switching diversity receiving apparatus and receiving method | |
US6856795B2 (en) | Data unit detection including antenna diversity | |
US20090323832A1 (en) | Wireless Communication System, Wireless Communication Terminal, Base Station, Wireless Communication Method and Computer Program of Wireless Communication Method | |
JPH07154441A (en) | Method and device for digital radio reception | |
EP1081904A2 (en) | Dual mode receiver | |
JP3176656B2 (en) | Receive diversity circuit | |
JPH0715380A (en) | Demodulation method selection reception diversity circuit | |
JP3104617B2 (en) | Diversity receiving method and apparatus for high speed data transmission system in high speed mobile communication | |
JPH09321678A (en) | Diversity reception circuit | |
JPH06204925A (en) | Diversity receiver | |
JPH0529992A (en) | Diversity circuit in time division multiple access, single frequency alternate communication system for mobile communication | |
JP3624838B2 (en) | Diversity transceiver circuit | |
US6865378B2 (en) | Radio reception apparatus and high speed equalization processing method therefor | |
JP3274781B2 (en) | Time diversity receiver | |
JP2002152174A (en) | Ofdm system receiver | |
JP3957626B2 (en) | Synchronization method and receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |