[go: up one dir, main page]

JPH05218644A - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法

Info

Publication number
JPH05218644A
JPH05218644A JP1810892A JP1810892A JPH05218644A JP H05218644 A JPH05218644 A JP H05218644A JP 1810892 A JP1810892 A JP 1810892A JP 1810892 A JP1810892 A JP 1810892A JP H05218644 A JPH05218644 A JP H05218644A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
multilayer printed
plating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1810892A
Other languages
English (en)
Inventor
Kiyoshi Hyodo
清志 兵頭
Toyomitsu Amada
豊光 天田
Hitoshi Ogawa
小川  均
Koichi Ishida
浩一 石田
Makoto Ishihara
真 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1810892A priority Critical patent/JPH05218644A/ja
Publication of JPH05218644A publication Critical patent/JPH05218644A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】本発明は有機系樹脂から形成された層間絶縁膜
と密着性に優れた導体層を有する多層プリント配線板の
製造方法を提供することを目的とする。 【構成】有機系樹脂を層間絶縁膜14,24として用い
る多層プリント配線板の製造方法において、各層間絶縁
膜14,24上に導体層を形成する際に、導体層のめっ
き下地膜16,26として層間絶縁膜14,24上に無
電解パラジウムめっき16,26を析出させるように構
成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は一般的に多層プリント配
線板の製造方法に関し、特に誘電率の低いポリイミド樹
脂等を層間絶縁膜として使用する多層プリント配線板の
製造方法に関する。
【0002】プリント配線板は、半導体の発展と共に今
後大幅な伸長が期待されており、電子機器、装置類の小
型化、高性能化及び多機能化の要求に伴い、それらに用
いられるプリント配線板にも高密度化、高集積化、微細
回路化が要求され、これらの要求に対応するプリント配
線板製造技術が必要となってきている。
【0003】具体的にプリント配線板を高密度化、高集
積化する方法としては、複数の配線層を積層し、各配線
層をスルーホール、ビアホールで接続する多層化の方向
と、外層回路を微細化し、表裏の接続に小径ビアホール
を用いる方法とがある。
【0004】多層プリント配線板のうち誘電率の低いポ
リイミド樹脂等を層間絶縁膜として使用する多層プリン
ト配線板の製造方法においては、高速回路実装パッケー
ジの要求から、銅ポリイミド配線技術、特に導体層形成
技術や層間接続用ビアホールの形成技術が重要な課題と
なっている。
【0005】
【従来の技術】ポリイミド樹脂等の有機系樹脂を層間絶
縁膜として用いる従来の多層プリント配線板の製造方法
においては、無電解めっき法、又は蒸着法、スパッタリ
ング法を用いて導体層のめっき下地膜を形成していた。
【0006】無電解めっき法においては、セラミック基
板上に第1層目のポリイミド層を形成し、ポリイミド層
上にめっき下地膜としての無電解銅めっき膜を0.2〜
0.3μmの厚さで析出させる。次いで、無電解銅めっ
き膜上に電解銅めっき膜を一様に形成し、パターニング
をして不要部分の銅めっきを除去する。
【0007】次いで、第2層目のポリイミド層を一様に
形成した後、パターニングをして銅めっき膜上の第2層
目のポリイミド層を除去する。さらに、第2層目の無電
解銅めっき膜を一様に析出させた後、第2層目の電解銅
めっき膜を形成することにより、第1層目の電解銅めっ
き膜と第2層目の電解銅めっき膜とをビアホール部分で
接続する。
【0008】無電解銅めっき法により製造された多層プ
リント配線板が図4(A)に示されている。2はセラミ
ック基板、3は第1層目のポリイミド層、4は第1層目
の電解銅めっき膜、5は第2層目のポリイミド層、6は
第2層目の電解銅めっき膜、7は層間接続用ビアホール
である。
【0009】蒸着法を用いた従来の多層プリント配線板
の製造方法では、クロム又はニッケルのめっき下地膜を
ポリイミド層上に蒸着する。蒸着法により製造された多
層プリント配線板が図4(B)に示されており、図4
(A)と実質的に同一構成部分については同一符号が付
されている。7′は層間接続用ビアホールである。
【0010】
【発明が解決しようとする課題】無電解銅めっき法を用
いた従来の多層プリント配線板の製造方法においては、
無電解銅めっきのめっき応力が大きいため、特に導体を
ビアホール部分で積層したときに、図4(A)に示すよ
うに、導体とポリイミド層3との間で密着不良8が発生
するという問題があった。
【0011】また、蒸着法を用いた多層プリント配線板
の製造方法においては、図4(B)に示すように層間接
続用のビアホール部分7′でクロム又はニッケルの蒸着
膜の付き回りが不十分となり、接続不良部9が発生する
という問題があった。
【0012】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、有機系樹脂から形
成された層間絶縁膜と密着性に優れた導体層を有する多
層プリント配線板の製造方法を提供することである。
【0013】
【課題を解決するための手段】本発明は、上述した目的
を達成するために、有機系樹脂を層間絶縁膜として用い
る多層プリント配線板の製造方法において、各層間絶縁
膜上に導体層を形成する際に、導体層のめっき下地膜と
して層間絶縁膜上に無電解パラジウムめっきを析出させ
ることを特徴とする多層プリント配線板の製造方法を提
供する。
【0014】
【作用】無電解パラジウムめっきは、従来法の無電解銅
めっきに比較してめっき応力が非常に小さいため、有機
系樹脂と強い密着力が得られる。その結果、従来の無電
解銅めっき法のように導体形成時に有機系樹脂との密着
不良が生じることがない。
【0015】また、有機系樹脂は化学的にアルカリに対
して弱いが、無電解パラジウムめっき浴は弱酸性のた
め、従来の強アルカリ無電解銅めっき浴に比べ有機系樹
脂への耐薬品性が向上する。
【0016】
【実施例】以下、本発明の実施例に係る多層プリント配
線板の製造プロセスを図1を参照して詳細に説明する。
【0017】まず、図1(a)に示すように、セラミッ
ク基板12上にスピンクオータを使用して第1ポリイミ
ド層14を塗布し、約400℃に加熱して第1ポリイミ
ド層14を硬化させる。
【0018】次いで、第1ポリイミド層14の表面粗化
をした後、無電解パラジウムめっき16を約2μmの厚
さで一様に析出させ、その上にフォトレジスト18を塗
布する。フォトレジスト18として、ドライフィルムを
ラミネートするようにしてもよい。次いで、マスクを用
いてパターニングを行うと、図1(b)に示す状態が得
られる。
【0019】次いで、フォトレジスト18を除去した部
分に電解銅めっき膜20を約25μmの厚さで析出さ
せ、その上に電解ニッケルめっき膜22を薄く形成す
る。電解ニッケルめっき膜22を形成した状態が、図1
(c)に示されている。
【0020】銅めっき膜20上にニッケルめっき膜22
を形成するのは、後述するステップで塗布する第2ポリ
イミド層の剥離をこの部分で向上させるためである。次
いで、フォトレジスト18を剥離し、さらに無電解パラ
ジウムめっき膜16をエッチングにより除去する。この
状態が図1(d)に示されている。
【0021】次いで、スピンクオータを使用して第2ポ
リイミド層24を一様に塗布し、約160℃で第2ポリ
イミド層24を半硬化させた状態で第2ポリイミド層2
4のパターニングを行うと、図1(e)に示す状態が得
られる。
【0022】第2ポリイミド層24の表面粗化をした
後、第2の無電解パラジウムめっき膜26を約2μmの
厚さで一様に析出させ、その上にフォトレジスト28を
一様に塗布する。マスクを用いてフォトレジスト28の
パターニングを行うと、図1(f)の状態が得られる。
【0023】この状態で、フォトレジスト28の除去さ
れた部分に電解銅めっき膜30を約25μmの厚さで析
出させ、フォトレジスト28を剥離する。この状態が図
1(g)に示されている。
【0024】最後に、無電解パラジウムめっき膜26を
エッチングにより除去することにより、図1(h)に示
すようなビアホール32部分で導体層が互いに接続され
た二層プリント配線板を製造することができる。図1
(h)の拡大図が図2に示されている。
【0025】三層以上のプリント配線板は、以上のステ
ップを繰り返すことにより容易に製造することができ
る。尚三層以上の導体層の接続は同一ビアホール部分で
行うのではなく、層間接続用ビアホールを段階的に離れ
た場所に形成し、各ビアホールでは二層の導体層を接続
するようにするのが望ましい。
【0026】上述した実施例では、図1(c)のステッ
プで、電解銅めっき膜20及び電解ニッケル膜22を形
成しているが、本発明はこれに限定されるものではな
く、それぞれ無電解銅めっき膜及び無電解ニッケルめっ
き膜を析出させるようにしてもよい。同様に、図1
(g)のステップで析出させる電解銅めっき膜30に代
えて、無電解銅めっき膜を析出させるようにしてもよ
い。
【0027】次に図3を参照して、本発明の他の実施例
による多層プリント配線板の製造方法について説明す
る。この実施例では、まずセラミック基板42上に第1
ポリイミド層44を形成し、アディティブ法を用いて第
1の無電解パラジウムめっき膜46を第1ポリイミド層
44上に形成する。
【0028】さらに、第2ポリイミド層48を一様に塗
布してパターニングをした後、第2の無電解パラジウム
めっき膜50を同じくアディティブ法で形成して、第1
の無電解パラジウムめっき膜46と第2の無電解パラジ
ウムめっき膜50とを接続する。
【0029】無電解パラジウムめっき浴は弱酸性のた
め、ポリイミド樹脂に対し化学的に安定している。従っ
て、本実施例のようにポリイミド樹脂上に厚付めっきす
ることが可能となり、無電解パラジウムめっきのみで導
体層を形成することができる。
【0030】本実施例によれば、アディティブ法で導体
層を形成しているため、エッチング工程が不要となると
いう利点がある。上述した実施例では、層間絶縁膜とし
てポリイミド樹脂を採用した実施例について説明した
が、本発明の層間絶縁膜はこれに限定されるものではな
く、テフロン樹脂等の他の有機系樹脂を採用することも
できる。
【0031】
【発明の効果】本発明は導体層のめっき下地膜としてめ
っき応力が非常に小さい無電解パラジウムめっきを利用
しているため、ポリイミド樹脂との密着力が優れ、導体
層の剥離を防止できるという効果を奏する。
【0032】また、無電解パラジウムめっきは弱酸性の
ため、ポリイミド樹脂に対し化学的に安定している。従
って、ポリイミド樹脂に厚付めっきすることが可能とな
り、無電解パラジウムめっきのみで導体層を形成するこ
とができる。
【図面の簡単な説明】
【図1】本発明実施例の製造プロセスを示す図である。
【図2】図1(h)の拡大図である。
【図3】他の実施例を示す図である。
【図4】従来例の問題点説明図である。
【符号の説明】
12 セラミック基板 14 第1ポリイミド層 16,26 無電解パラジウムめっき膜 20 銅めっき膜 22 ニッケルめっき膜 24 第2ポリイミド層 30 銅めっき膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 浩一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石原 真 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 有機系樹脂を層間絶縁膜(14,24) として
    用いる多層プリント配線板の製造方法において、 各層間絶縁膜(14,24) 上に導体層を形成する際に、導体
    層のめっき下地膜(16,26) として層間絶縁膜(14,24) 上
    に無電解パラジウムめっき(16,26) を析出させることを
    特徴とする多層プリント配線板の製造方法。
  2. 【請求項2】 導体層が無電解パラジウムめっき(16,2
    6) 上に銅めっき(20,30) を施した二層構成であること
    を特徴とする請求項1記載の多層プリント配線板の製造
    方法。
  3. 【請求項3】 導体層が銅めっき(20)上にさらにニッケ
    ルめっき(22)を施した三層構成であることを特徴とする
    請求項2記載の多層プリント配線板の製造方法。
  4. 【請求項4】 有機系樹脂がポリイミド樹脂であること
    を特徴とする請求項1〜3のいずれかに記載の多層プリ
    ント配線板の製造方法。
  5. 【請求項5】 無電解パラジウムめっき浴が酸性である
    ことを特徴とする請求項1〜4のいずれかに記載の多層
    プリント配線板の製造方法。
JP1810892A 1992-02-04 1992-02-04 多層プリント配線板の製造方法 Pending JPH05218644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1810892A JPH05218644A (ja) 1992-02-04 1992-02-04 多層プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1810892A JPH05218644A (ja) 1992-02-04 1992-02-04 多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH05218644A true JPH05218644A (ja) 1993-08-27

Family

ID=11962426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1810892A Pending JPH05218644A (ja) 1992-02-04 1992-02-04 多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH05218644A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127433A (ja) * 1999-10-26 2001-05-11 Hitachi Chem Co Ltd プリント配線板とその製造方法
JP2007016283A (ja) * 2005-07-08 2007-01-25 C Uyemura & Co Ltd ダイレクトプレーティング方法及びパラジウム導電体層形成溶液
US20140021491A1 (en) * 2012-07-18 2014-01-23 Carsem (M) Sdn. Bhd. Multi-compound molding
US8992756B2 (en) 2006-11-06 2015-03-31 C. Uyemura & Co., Ltd. Direct plating method and solution for palladium conductor layer formation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167096A (ja) * 1983-03-11 1984-09-20 日本電気株式会社 回路基板
JPH01270398A (ja) * 1988-04-22 1989-10-27 Nec Corp 多層配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167096A (ja) * 1983-03-11 1984-09-20 日本電気株式会社 回路基板
JPH01270398A (ja) * 1988-04-22 1989-10-27 Nec Corp 多層配線基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127433A (ja) * 1999-10-26 2001-05-11 Hitachi Chem Co Ltd プリント配線板とその製造方法
JP2007016283A (ja) * 2005-07-08 2007-01-25 C Uyemura & Co Ltd ダイレクトプレーティング方法及びパラジウム導電体層形成溶液
TWI424099B (zh) * 2005-07-08 2014-01-21 Uyemura C & Co Ltd A direct plating method and a palladium conductor layer to form a solution
US8992756B2 (en) 2006-11-06 2015-03-31 C. Uyemura & Co., Ltd. Direct plating method and solution for palladium conductor layer formation
US20140021491A1 (en) * 2012-07-18 2014-01-23 Carsem (M) Sdn. Bhd. Multi-compound molding
CN103579015A (zh) * 2012-07-18 2014-02-12 嘉盛马来西亚公司 半导体封装和形成半导体封装的方法

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US5266446A (en) Method of making a multilayer thin film structure
US5665650A (en) Method for manufacturing a high density electronic circuit assembly
US5891795A (en) High density interconnect substrate
US5185502A (en) High power, high density interconnect apparatus for integrated circuits
US20060196691A1 (en) Printed circuit board with embedded capacitors therein and manufacturing process thereof
US3691632A (en) Method of making multi layer circuit boards
JP3229286B2 (ja) プリント回路基板の製造方法
JPH0923065A (ja) 薄膜多層配線基板及びその製法
JP2001007468A (ja) 配線基板,多層配線基板およびその製造方法
US8008188B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
US5568682A (en) Orthogonal grid circuit interconnect method
US20050251997A1 (en) Method for forming printed circuit board
US5127986A (en) High power, high density interconnect method and apparatus for integrated circuits
EP0557278B1 (en) A method of making a multilayer thin film structure
JPH05218644A (ja) 多層プリント配線板の製造方法
JPH1187865A (ja) プリント配線板およびその製造方法
KR20130031592A (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
GB2030781A (en) Multilayer printed circuit
JPS63182886A (ja) プリント配線板およびその製法
JP3948105B2 (ja) 多層配線回路基板の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP4160813B2 (ja) 多層回路基板の製造法
JPH0786737A (ja) 薄膜多層回路基板の製造方法
KR20130051124A (ko) 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970408