JPH05218430A - Polycrystal silicon film transistor and manufacturing method thereof - Google Patents
Polycrystal silicon film transistor and manufacturing method thereofInfo
- Publication number
- JPH05218430A JPH05218430A JP2296492A JP2296492A JPH05218430A JP H05218430 A JPH05218430 A JP H05218430A JP 2296492 A JP2296492 A JP 2296492A JP 2296492 A JP2296492 A JP 2296492A JP H05218430 A JPH05218430 A JP H05218430A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- silicon thin
- film transistor
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 高い電界効果易動度と低いリーク電流の電気
的特性を有する高性能な多結晶シリコン薄膜トランジス
タを得る。
【構成】 多結晶シリコン薄膜からなるチャンネル領
域,ドレイン領域およびソース領域を構成する多結晶シ
リコン薄膜の膜厚を250Å〜750Åとし、その水素
含有濃度を5×1020 atom cm-3以上とする。ま
た、CVD法で得られた多結晶シリコン薄膜を溶融再結
晶化したのち、水素プラズマ処理を施し、この後は40
0℃以上の加熱温度が加わられないようにする。
(57) [Summary] [Objective] To obtain a high-performance polycrystalline silicon thin film transistor having high electric field effect mobility and low leakage current electrical characteristics. [Structure] The thickness of the polycrystalline silicon thin film forming the channel region, the drain region and the source region made of the polycrystalline silicon thin film is 250 Å to 750 Å, and the hydrogen content concentration is 5 × 10 20 atom cm −3 or more. Further, the polycrystalline silicon thin film obtained by the CVD method is melted and recrystallized and then subjected to hydrogen plasma treatment.
Do not apply heating temperature above 0 ° C.
Description
【0001】[0001]
【産業上の利用分野】本発明は、高性能の多結晶シリコ
ン薄膜トランジスタおよびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high performance polycrystalline silicon thin film transistor and a method of manufacturing the same.
【0002】[0002]
【従来の技術】多結晶シリコンをチャンネル領域とする
多結晶シリコン薄膜トランジスタは、液晶ディスプレイ
の駆動素子や集積回路などの幅広い応用範囲を有するも
のである。このような種々の素子などに多結晶シリコン
薄膜トランジスタを適用するには、高い電界効果易動度
を得ることやリーク電流の低減化をはかることなどが重
要となってくる。2. Description of the Related Art Polycrystalline silicon thin film transistors having polycrystalline silicon as a channel region have a wide range of applications such as driving elements for liquid crystal displays and integrated circuits. In order to apply a polycrystalline silicon thin film transistor to such various elements, it is important to obtain high field effect mobility and reduce leakage current.
【0003】従来、このような特性の良好な多結晶シリ
コン薄膜トランジスタの例として、特開昭64−469
68号公報に記載のものが知られている。このものは、
多結晶シリコン薄膜をレーザ照射などにより溶融したの
ち再度固化し、引き続き水素プラズマ処理を施すことに
より、捕獲電荷密度が8×1011cm-2以下である多結
晶シリコン薄膜を作り、これをチャンネル領域となし
て、高相互コンダクタンスの多結晶シリコン薄膜トラン
ジスタを得るものである。Conventionally, as an example of a polycrystalline silicon thin film transistor having such good characteristics, Japanese Patent Laid-Open No. 64-469 has been used.
The one described in Japanese Patent No. 68 is known. This one is
The polycrystalline silicon thin film is melted by laser irradiation, solidified again, and then subjected to hydrogen plasma treatment to form a polycrystalline silicon thin film having a trapped charge density of 8 × 10 11 cm -2 or less, which is used as a channel region. Thus, a polycrystalline silicon thin film transistor with high transconductance is obtained.
【0004】すなわち、この従来技術では、図4に示す
ような捕獲電荷密度と電界効果易動度との関係から、捕
獲電荷密度を低くして電界効果易動度を高め、これによ
り相互コンダクタンスを高めようとするものである。That is, in this conventional technique, from the relationship between the trapped charge density and the field effect mobility as shown in FIG. 4, the trapped charge density is lowered to increase the field effect mobility, thereby increasing the mutual conductance. It is an attempt to raise it.
【0005】しかしながら、図4に示すような捕獲電荷
密度と電界効果易動度との関係は、完成後の多結晶シリ
コン薄膜トランジスタの電気的特性を評価することによ
りはじめて把握できるものである。また、捕獲電荷密度
の値の算出は仮定に基づく計算式を必要とするため、多
結晶シリコン薄膜トランジスタの種々多様な特性を加味
すると、必ずしも一意的な捕獲電荷密度の値を得ること
ができない。このような理由により、多結晶シリコン薄
膜トランジスタの製造工程の途中において多結晶シリコ
ン薄膜の物性を調べ、膜質を制御し、完成された多結晶
シリコン薄膜トランジスタの電気的特性を予測すること
はできない。However, the relationship between the trapped charge density and the field effect mobility as shown in FIG. 4 can be grasped for the first time by evaluating the electrical characteristics of the completed polycrystalline silicon thin film transistor. Further, the calculation of the value of the trapped charge density requires a calculation formula based on an assumption, so that a unique value of the trapped charge density cannot always be obtained in consideration of various characteristics of the polycrystalline silicon thin film transistor. For these reasons, it is impossible to investigate the physical properties of the polycrystalline silicon thin film during the manufacturing process of the polycrystalline silicon thin film transistor, control the film quality, and predict the electrical characteristics of the completed polycrystalline silicon thin film transistor.
【0006】また、多結晶シリコン薄膜トランジスタの
チャンネル領域を構成する多結晶シリコン薄膜の膜厚が
異なると、捕獲電荷密度が同じでも電界効果易動度が異
なり、一般に、膜厚が厚くなると電界効果易動度と共に
捕獲電荷密度も大きくなり、駆動電圧の低減化が図れな
くなることが知られている。なぜならば、多結晶シリコ
ン薄膜を厚く形成するとシリコン結晶粒の平均粒経が大
きくなり電界効果易動度が増加し、その一方で結晶粒間
の溝が深まり、粒界の捕獲電荷密度が増加するためであ
る。このため、捕獲電荷密度は大きいが電界易動度も高
いということが起こりえることになる。したがって、多
結晶シリコン薄膜の捕獲電荷密度のみを制御しても、チ
ャンネル領域を構成する多結晶シリコン薄膜の適正な膜
厚を設定しなければ高性能の多結晶シリコン薄膜トラン
ジスタを得ることはできない。Further, when the thickness of the polycrystalline silicon thin film forming the channel region of the polycrystalline silicon thin film transistor is different, the field effect mobility is different even if the trapped charge density is the same. It is known that the trapped charge density increases with the mobility, and the drive voltage cannot be reduced. This is because when a polycrystalline silicon thin film is formed thickly, the average grain size of silicon crystal grains increases and the field effect mobility increases, while the grooves between crystal grains deepen and the trapped charge density at grain boundaries increases. This is because. Therefore, it is possible that the trapped charge density is high but the electric field mobility is also high. Therefore, even if only the trapped charge density of the polycrystalline silicon thin film is controlled, a high-performance polycrystalline silicon thin film transistor cannot be obtained unless an appropriate film thickness of the polycrystalline silicon thin film forming the channel region is set.
【0007】また、前記従来技術に記載されたチャンネ
ル領域となる多結晶シリコン薄膜を一旦溶融せしめた後
に再度固化させる工程と、引き続き水素プラズマ処理を
加える工程のみでは、多結晶シリコン薄膜中の捕獲電荷
密度を制御することはできない。特に、液晶ディスプレ
イなどの駆動装置として、多結晶シリコン薄膜トランジ
スタを作製する場合は、水素プラズマ処理後の加熱を伴
う工程の温度の管理が重要である。その理由は、水素プ
ラズマ処理の後に、400℃以上の加熱を伴う工程が加
わると、多結晶シリコン薄膜中の水素が離脱し捕獲電荷
密度が増加してしまうからである。Further, the trapped charges in the polycrystalline silicon thin film can be obtained only by the steps of once melting and then solidifying the polycrystalline silicon thin film which becomes the channel region described in the above-mentioned prior art, and the step of subsequently performing hydrogen plasma treatment. It is not possible to control the density. In particular, when manufacturing a polycrystalline silicon thin film transistor as a driving device for a liquid crystal display or the like, it is important to control the temperature of a process involving heating after hydrogen plasma treatment. The reason is that if a step involving heating at 400 ° C. or higher is added after the hydrogen plasma treatment, hydrogen in the polycrystalline silicon thin film is released and the trapped charge density increases.
【0008】このため、高性能な多結晶シリコン薄膜ト
ランジスタを構成する高品質な多結晶シリコン薄膜を得
るためには、溶融と再度の固化の後に、400℃以上の
加熱を伴う工程を水素プラズマ処理の前に行い、水素プ
ラズマ処理後は、400℃以上の加熱を伴う工程を排除
する必要がある。Therefore, in order to obtain a high-quality polycrystalline silicon thin film that constitutes a high-performance polycrystalline silicon thin film transistor, a step involving heating at 400 ° C. or higher is performed after the step of melting and re-solidifying, and then performing a hydrogen plasma treatment. It is necessary to exclude the step which is performed before and after the hydrogen plasma treatment, which involves heating at 400 ° C. or higher.
【0009】[0009]
【発明が解決しようとする課題】よって、本発明の課題
は、上記従来技術の欠点を解消し、高い電界効果易動度
と低いリーク電流の電気的特性を有する高性能な多結晶
シリコン薄膜トランジスタを得ることにある。Therefore, an object of the present invention is to solve the above-mentioned drawbacks of the prior art and to provide a high-performance polycrystalline silicon thin film transistor having high electric field effect mobility and low leakage current electrical characteristics. To get.
【0010】[0010]
【課題を解決するための手段】かかる課題は、多結晶シ
リコン薄膜の膜厚を250Å〜750Åとし、チャンネ
ル領域とドレイン領域及びソース領域中に存在する水素
濃度を5×1020 atom cm-3以上とすること、
および気相化学推積法によりチャンネル領域とドレイン
領域およびソース領域となる多結晶シリコン薄膜を製膜
する工程と、この多結晶シリコン薄膜を一旦溶融せしめ
た後に再度固化させる工程と、この多結晶シリコン薄膜
に水素プラズマ処理を施す工程と、この水素プラズマ処
理工程後は400℃以上の加熱を伴わない工程によって
製造することより解決される。[Means for Solving the Problems] The problem is that the thickness of the polycrystalline silicon thin film is set to 250 Å to 750 Å and the hydrogen concentration existing in the channel region, the drain region and the source region is 5 × 10 20 atom cm -3 or more. What to do,
And a step of forming a polycrystalline silicon thin film to be a channel region, a drain region and a source region by a vapor phase chemical vapor deposition method, a step of melting the polycrystalline silicon thin film once and then solidifying it again, and This can be solved by manufacturing the thin film by a step of subjecting the thin film to hydrogen plasma treatment, and a step of not heating at 400 ° C. or higher after the step of hydrogen plasma treatment.
【0011】以下、本発明の一実施例を図面に基づき説
明する。なお、以下の実施例においては、レーザ再結晶
化法により一旦溶融せしめた後再度固化した多結晶シリ
コン薄膜の諸特性を示している。An embodiment of the present invention will be described below with reference to the drawings. The following examples show various characteristics of a polycrystalline silicon thin film that was once melted by the laser recrystallization method and then solidified again.
【0012】図1は、多結晶シリコン薄膜トランジスタ
のチャンネル領域とソース及びドレイン両電極領域を構
成する多結晶シリコン薄膜中の水素濃度をSIMS(Se
condary Ion Mass Spectrometry)分析によって調べた
ものである。完成した多結晶シリコン薄膜トランジスタ
のゲート絶縁膜より上に積層した膜をすべて除去した
後、ゲート絶縁膜から多結晶シリコン薄膜そして絶縁基
体に至る水素濃度の分析を行なった。このような分析
は、多結晶シリコン薄膜トランジスタの製造工程の多結
晶シリコン薄膜形成後はいつでも容易に行なうことがで
きる。FIG. 1 shows the hydrogen concentration in a polycrystalline silicon thin film forming a channel region and both source and drain electrode regions of a polycrystalline silicon thin film transistor by SIMS (Se).
Condary Ion Mass Spectrometry). After removing all the films laminated above the gate insulating film of the completed polycrystalline silicon thin film transistor, the hydrogen concentration from the gate insulating film to the polycrystalline silicon thin film and the insulating substrate was analyzed. Such an analysis can be easily performed at any time after forming the polycrystalline silicon thin film in the manufacturing process of the polycrystalline silicon thin film transistor.
【0013】図1に示すように、サンプルAおよびサン
プルBの多結晶シリコン薄膜(多結晶シリコン領域)中
の水素濃度は、著しく異っている。サンプルAは、多結
晶シリコン薄膜トランジスタ完成後に水素プラズマ処理
を加えたもので、多結晶シリコン薄膜中の水素濃度は5
×1020 atom cm-3で膜厚は500Åである。他
方、サンプルBの多結晶シリコン薄膜には水素プラズマ
処理を行なっていない。このように水素濃度の異なる多
結晶シリコン薄膜を用いて構成された多結晶シリコン薄
膜トランジスタの電気的特性を示したのが図2である。As shown in FIG. 1, the hydrogen concentrations in the polycrystalline silicon thin films (polycrystalline silicon regions) of Sample A and Sample B are remarkably different. Sample A was obtained by performing hydrogen plasma treatment after the completion of the polycrystalline silicon thin film transistor, and the hydrogen concentration in the polycrystalline silicon thin film was 5
The film thickness is 500Å at × 10 20 atom cm −3 . On the other hand, the polycrystalline silicon thin film of Sample B was not subjected to hydrogen plasma treatment. FIG. 2 shows the electrical characteristics of the polycrystalline silicon thin film transistor configured by using the polycrystalline silicon thin films having different hydrogen concentrations as described above.
【0014】図2から明らかなように、含有水素濃度が
高い多結晶シリコン膜を用いて構成されたサンプルAの
多結晶シリコン薄膜トランジスタの電気的特性は、水素
プラズマ処理を施していないサンプルBのそれと比べ、
明らかに二つの点で優れている。第1には高電界効果易
動度を示す高い動作電流、第2には、リーク電流が低く
大きなオン・オフ比が容易にえられること。つまり、多
結晶シリコン薄膜中に5×1020 atom cm-3以上
の水素を含有させると、シリコン結晶粒界だけでなくシ
リコン結晶粒中の捕獲電荷密度が減少し、電位障壁を低
下させ、電界効果易動度を増加させるだけでなく、ドレ
イン電極近傍において、トラップ準位を介して発生する
リーク電流を減少させる効果を生むことが分かる。この
ような、高性能多結晶シリコン薄膜トランジスタは、駆
動電圧を小さくして使用することが可能であるから、消
費電力も減少させることができる。As is apparent from FIG. 2, the electrical characteristics of the polycrystalline silicon thin film transistor of sample A formed by using the polycrystalline silicon film having a high hydrogen concentration are the same as those of sample B not subjected to the hydrogen plasma treatment. compared,
Obviously it has two advantages. First, a high operating current showing high field effect mobility, and second, a low leak current and a large on / off ratio can be easily obtained. That is, when hydrogen of 5 × 10 20 atom cm −3 or more is contained in the polycrystalline silicon thin film, not only the silicon crystal grain boundary but also the trapped charge density in the silicon crystal grain is reduced, the potential barrier is lowered, and the electric field is reduced. It can be seen that not only the effect mobility is increased, but also the effect of reducing the leak current generated via the trap level near the drain electrode is produced. Since such a high performance polycrystalline silicon thin film transistor can be used with a low driving voltage, power consumption can also be reduced.
【0015】図3は、水素プラズマ処理によって加えら
れた多結晶シリコン中の水素含有濃度が同じでも、多結
晶シリコン薄膜トランジスタのチャンネル領域を構成す
る多結晶シリコン薄膜の膜厚が異なると、電気的特性が
異なりえることを示したものである。図3に示したサン
プル A,C,D,Eの多結晶シリコン薄膜トランジス
タのチャンネル領域の多結晶シリコン薄膜の膜厚は、そ
れぞれ500Å,750Å,1000Å,200Åであ
る。FIG. 3 shows that even if the hydrogen content concentration in the polycrystalline silicon added by the hydrogen plasma treatment is the same, if the film thickness of the polycrystalline silicon thin film forming the channel region of the polycrystalline silicon thin film transistor is different, the electrical characteristics are changed. It can be said that they can be different. The film thickness of the polycrystalline silicon thin film in the channel region of the polycrystalline silicon thin film transistors of Samples A, C, D and E shown in FIG. 3 are 500Å, 750Å, 1000Å and 200Å, respectively.
【0016】これらのサンプルA,C,D,Eの電気的
特性から明らかなように、チャンネル領域を構成する多
結晶シリコンの膜厚が厚くなるほど、リーク電流が増加
する。適正な動作を保証するためには、リーク電流が低
いほうが良いが、膜厚200Åの多結晶シリコン薄膜よ
り構成されたトランジスタの動作電流は、膜厚500Å
の多結晶シリコン薄膜よりなるトランジスタの動作電流
に比べ低くなっている。この原因は、多結晶シリコン薄
膜中の捕獲電荷密度が同じでも、多結晶シリコン薄膜の
膜厚が250Åより小さくなると、ソース及びドレイン
電極領域のシート抵抗や配線材料との接触抵抗が著しく
大きくなり、チャンネル領域に印加される実効的なドレ
イン・ソース電極間電圧(VDS)が減少してしまうから
である。As is clear from the electrical characteristics of these samples A, C, D and E, the leak current increases as the thickness of the polycrystalline silicon forming the channel region increases. In order to ensure proper operation, it is better that the leak current is low, but the operating current of a transistor composed of a polycrystalline silicon thin film with a film thickness of 200Å is 500Å
It is lower than the operating current of the transistor made of the polycrystalline silicon thin film. This is because even if the trapped charge density in the polycrystalline silicon thin film is the same, if the thickness of the polycrystalline silicon thin film is smaller than 250 Å, the sheet resistance of the source and drain electrode regions and the contact resistance with the wiring material become remarkably large. This is because the effective drain-source electrode voltage (VDS) applied to the channel region decreases.
【0017】したがって、多結晶シリコン薄膜の膜厚を
250Åより小さくすると充分なオン・オフ比を得るこ
とができなくなる。また、多結晶シリコン薄膜トランジ
スタのチャンネル領域を構成する多結晶シリコン薄膜の
膜厚が250Å以上の場合、膜厚が厚くなると動作電流
が減少する。これは、多結晶シリコン薄膜中に含有水素
濃度が同じであっても、終端化されていないシリコンの
結合手によって構成される電荷による伝導キャリヤの散
乱が、膜厚が厚い程結晶粒界や結晶中において起りやす
くなるためである。チャンネル幅と実効チャンネル長が
10μmの多結晶シリコン薄膜トランジスタでゲート印
加電圧が10Vのとき、1μA以上の動作電流を得るに
は、多結晶シリコン薄膜の膜厚を750Å以下にする必
要がある。以上の理由により、高性能多結晶シリコン薄
膜トランジスタの能動領域を構成する多結晶シリコン薄
膜の膜厚は250Å以上750Å以下で、その含有水素
濃度は5×1020 atom cm-3以上であることが適
正であると言える。Therefore, if the thickness of the polycrystalline silicon thin film is smaller than 250 Å, a sufficient on / off ratio cannot be obtained. When the thickness of the polycrystalline silicon thin film forming the channel region of the polycrystalline silicon thin film transistor is 250 Å or more, the operating current decreases as the thickness increases. This is because even if the concentration of hydrogen contained in the polycrystalline silicon thin film is the same, the scattering of conduction carriers due to the charges formed by the unterminated silicon bond causes the increase in the thickness of the crystal grain boundary or crystal. This is because it easily occurs inside. In the case of a polycrystalline silicon thin film transistor having a channel width and an effective channel length of 10 μm and a gate applied voltage of 10 V, in order to obtain an operating current of 1 μA or more, the thickness of the polycrystalline silicon thin film needs to be 750 Å or less. For the above reasons, it is appropriate that the thickness of the polycrystalline silicon thin film forming the active region of the high-performance polycrystalline silicon thin film transistor is 250 Å or more and 750 Å or less, and the hydrogen concentration thereof is 5 × 10 20 atom cm −3 or more. It can be said that
【0018】次に、このような多結晶シリコン薄膜トラ
ンジスタを製造する方法について説明する。この製法
は、基板上に周知の化学気相推積法(CVD法)により
チャンネル領域,ドレイン領域およびソース領域となる
多結晶シリコン薄膜を形成し、ついでこの多結晶シリコ
ン薄膜をレーザ再結晶化法や電子ビーム再結晶法などの
溶融再結晶法により、一旦溶融し、再度固化せしめる。
この再固化後の多結晶シリコン薄膜の膜厚が250Å〜
750Åの範囲となるようにする。こののち、この再度
固化して再結晶化した多結晶シリコン薄膜に水素プラズ
マ処理を施して、多結晶シリコン薄膜中の含有水素の濃
度を5×1020 atom cm-3以上とする。Next, a method of manufacturing such a polycrystalline silicon thin film transistor will be described. In this manufacturing method, a polycrystalline silicon thin film to be a channel region, a drain region and a source region is formed on a substrate by a well-known chemical vapor deposition method (CVD method), and then this polycrystalline silicon thin film is subjected to a laser recrystallization method. It is once melted and then solidified again by a melt recrystallization method such as an electron beam recrystallization method.
The film thickness of the polycrystalline silicon thin film after re-solidification is 250Å ~
It should be in the range of 750Å. After that, the solidified and recrystallized polycrystalline silicon thin film is subjected to a hydrogen plasma treatment so that the concentration of contained hydrogen in the polycrystalline silicon thin film is 5 × 10 20 atom cm −3 or more.
【0019】そして、この水素プラズマ処理工程後の種
々の工程においては、400℃以上の加熱を行なわない
ことが極めて重要な要件となる。すなわち、水素プラズ
マ処理後の多結晶シリコン薄膜を400℃以上に加熱す
ると、水素が多結晶シリコン薄膜から離脱し、水素含有
濃度が5×1020 atom cm-3未満となるためであ
り、水素の離脱を防止するためである。したがって、水
素プラズマ処理後に、この多結晶シリコン薄膜が形成さ
れた基板を何んらかの理由で加熱する際には、その加熱
温度を400℃以下に、好ましくは350℃以下に抑え
る必要がある。このため、一連の製造工程において40
0℃以上に加熱せねばならない場合は、水素プラズマ処
理工程の前に行うべきである。これによって、含有水素
濃度を5×1020 atom cm-3以上に保持すること
ができ、高電界効果易動度を持たせることが可能とな
る。In various steps after this hydrogen plasma treatment step, it is a very important requirement not to heat above 400 ° C. That is, when the polycrystalline silicon thin film after the hydrogen plasma treatment is heated to 400 ° C. or higher, hydrogen is released from the polycrystalline silicon thin film and the hydrogen content concentration becomes less than 5 × 10 20 atom cm −3 . This is to prevent separation. Therefore, when the substrate on which the polycrystalline silicon thin film is formed is heated for some reason after the hydrogen plasma treatment, it is necessary to suppress the heating temperature to 400 ° C. or lower, preferably 350 ° C. or lower. .. For this reason, 40
If it must be heated above 0 ° C., it should be done before the hydrogen plasma treatment step. As a result, the contained hydrogen concentration can be maintained at 5 × 10 20 atom cm −3 or more, and high field effect mobility can be provided.
【0020】[0020]
【発明の効果】以上説明したように、本発明によれば、
レーザ再結晶化法などの溶融再結晶化法によって形成し
た膜厚が250Å以上750Å以下の多結晶シリコン薄
膜を用い、多結晶シリコン薄膜トランジスタのチャンネ
ル領域中の含有水素濃度を5×1020 atom cm-3
以上とすることより、高い電界効果易動度と低いリーク
電流の電気的特を有する高性能な多結晶シリコン薄膜ト
ランジスタを実現することができる。また、捕獲電荷密
度のみによって多結晶シリコン薄膜の膜質を制御するも
のと異なり、多結晶シリコン薄膜形成後であれば、多結
晶シリコン薄膜トランジスタ製造工程中いつでも可能な
SIMS分析により含有水素濃度を把握することによっ
て、多結晶シリコン薄膜の膜質を管理することが可能と
なる。このため多結晶シリコン薄膜の膜厚と含有水素濃
度の最適化により完成後のトランジスタの電気的特性を
予測できることから、高性能多結晶シリコン薄膜トラン
ジスタを作製するための工程管理を容易にし得る。ま
た、水素プラズマ処理後の工程の最高温度を400℃よ
り低く保つことにより、含有水素の離脱を防ぎ多結晶シ
リコン薄膜トランジスタの信頼性を向上させる効果も有
する。As described above, according to the present invention,
Thickness formed by melt recrystallization method such as laser recrystallization method using a 750Å following the polycrystalline silicon thin film above 250 Å, polycrystalline silicon thin film transistor 5 × 10 the hydrogen concentration in the channel region 20 the atom cm - 3
As described above, a high-performance polycrystalline silicon thin film transistor having high electric field effect mobility and low leak current electrical characteristics can be realized. Further, unlike the case where the quality of the polycrystalline silicon thin film is controlled only by the trapped charge density, after the polycrystalline silicon thin film is formed, the contained hydrogen concentration can be grasped at any time during the polycrystalline silicon thin film transistor manufacturing process by SIMS analysis. This makes it possible to control the film quality of the polycrystalline silicon thin film. Therefore, the electrical characteristics of the completed transistor can be predicted by optimizing the film thickness of the polycrystalline silicon thin film and the concentration of hydrogen contained therein, which can facilitate process control for producing a high-performance polycrystalline silicon thin film transistor. In addition, by keeping the maximum temperature of the step after the hydrogen plasma treatment lower than 400 ° C., it is possible to prevent the contained hydrogen from being released and improve the reliability of the polycrystalline silicon thin film transistor.
【図1】多結晶シリコン薄膜中のSIMS分析の結果を
示したグラフである。FIG. 1 is a graph showing the results of SIMS analysis in a polycrystalline silicon thin film.
【図2】含有水素濃度の異なる多結晶シリコン薄膜を能
動領域とする薄膜トランジスタの電気的特性を示すグラ
フである。FIG. 2 is a graph showing electrical characteristics of a thin film transistor in which polycrystalline silicon thin films having different contained hydrogen concentrations are used as active regions.
【図3】膜厚の異なる多結晶シリコン薄膜を能動領域と
する薄膜トランジスタの電気的特性を示したグラフであ
る。FIG. 3 is a graph showing electrical characteristics of a thin film transistor having polycrystalline silicon thin films having different thicknesses as active regions.
【図4】従来技術における多結晶シリコン薄膜トランジ
スタの電界効果易動度と捕獲電荷密度との関係を示した
グラフである。FIG. 4 is a graph showing the relationship between field effect mobility and trapped charge density of a polycrystalline silicon thin film transistor in the prior art.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 9056−4M H01L 29/78 311 H 9056−4M 311 Y ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication H01L 21/336 9056-4M H01L 29/78 311 H 9056-4M 311 Y
Claims (2)
ドレイン領域およびソース領域とする多結晶シリコン薄
膜トランジスタにおいて、 多結晶シリコン薄膜の膜厚が250Å〜750Åで、チ
ャンネル領域、ドレイン領域およびソース領域中に存在
する水素濃度が5×1020atom cm-3以上である
ことを特徴とする多結晶シリコン薄膜トランジスタ。1. A polycrystalline silicon thin film is used as a channel region,
In a polycrystalline silicon thin film transistor used as a drain region and a source region, the thickness of the polycrystalline silicon thin film is 250 Å to 750 Å and the hydrogen concentration existing in the channel region, the drain region and the source region is 5 × 10 20 atom cm -3 or more. And a polycrystalline silicon thin film transistor.
ドレイン領域およびソース領域となる多結晶シリコン薄
膜を製膜する工程と、この多結晶シリコン薄膜を一旦溶
融せしめた後に再度固化させる工程と、この多結晶シリ
コン薄膜に水素プラズマ処理を施す工程と、この水素プ
ラズマ処理工程後は400℃以上の加熱を伴わない工程
を有することを特徴とする多結晶シリコン薄膜トランジ
スタの製造方法。2. A step of forming a polycrystalline silicon thin film which becomes a channel region, a drain region and a source region by a vapor phase chemical vapor deposition method, and a step of once melting the polycrystalline silicon thin film and then solidifying it again. A method of manufacturing a polycrystalline silicon thin film transistor, comprising: a step of subjecting this polycrystalline silicon thin film to hydrogen plasma treatment; and a step without heating at 400 ° C. or higher after this hydrogen plasma treatment step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2296492A JPH05218430A (en) | 1992-02-07 | 1992-02-07 | Polycrystal silicon film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2296492A JPH05218430A (en) | 1992-02-07 | 1992-02-07 | Polycrystal silicon film transistor and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05218430A true JPH05218430A (en) | 1993-08-27 |
Family
ID=12097271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2296492A Pending JPH05218430A (en) | 1992-02-07 | 1992-02-07 | Polycrystal silicon film transistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05218430A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5174328A (en) * | 1989-03-16 | 1992-12-29 | Kabushiki Kaisha Komatsu Seisakusho | Pressure control valve |
JPH08148686A (en) * | 1994-11-22 | 1996-06-07 | Nec Corp | Thin film transistor and manufacturing method thereof |
US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59204275A (en) * | 1983-05-06 | 1984-11-19 | Seiko Epson Corp | Manufacture of thin film transistor |
JPS60136259A (en) * | 1983-12-24 | 1985-07-19 | Sony Corp | Manufacturing method of field effect transistor |
JPS61116873A (en) * | 1985-09-20 | 1986-06-04 | Shunpei Yamazaki | semiconductor equipment |
JPS6446968A (en) * | 1987-08-17 | 1989-02-21 | Nippon Telegraph & Telephone | Polycrystalline silicon thin film transistor and manufacture thereof |
JPH01169962A (en) * | 1987-12-24 | 1989-07-05 | Ricoh Co Ltd | Semiconductor device |
-
1992
- 1992-02-07 JP JP2296492A patent/JPH05218430A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59204275A (en) * | 1983-05-06 | 1984-11-19 | Seiko Epson Corp | Manufacture of thin film transistor |
JPS60136259A (en) * | 1983-12-24 | 1985-07-19 | Sony Corp | Manufacturing method of field effect transistor |
JPS61116873A (en) * | 1985-09-20 | 1986-06-04 | Shunpei Yamazaki | semiconductor equipment |
JPS6446968A (en) * | 1987-08-17 | 1989-02-21 | Nippon Telegraph & Telephone | Polycrystalline silicon thin film transistor and manufacture thereof |
JPH01169962A (en) * | 1987-12-24 | 1989-07-05 | Ricoh Co Ltd | Semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5174328A (en) * | 1989-03-16 | 1992-12-29 | Kabushiki Kaisha Komatsu Seisakusho | Pressure control valve |
JPH08148686A (en) * | 1994-11-22 | 1996-06-07 | Nec Corp | Thin film transistor and manufacturing method thereof |
US5888856A (en) * | 1994-11-22 | 1999-03-30 | Nec Corporation | Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen |
US6087206A (en) * | 1994-11-22 | 2000-07-11 | Nec Corporation | Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen |
US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0513590B1 (en) | Thin-film transistor and method for manufacturing it | |
JP2536426B2 (en) | Method for manufacturing semiconductor device | |
KR100863446B1 (en) | Doping method of semiconductor layer, manufacturing method of thin film semiconductor device, and thin film semiconductor device | |
JP2005175476A (en) | Method for manufacturing polycrystalline silicon thin film and method for manufacturing transistor using the same | |
JP3146113B2 (en) | Method of manufacturing thin film transistor and liquid crystal display device | |
US5172203A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
US5242844A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
JPH05218430A (en) | Polycrystal silicon film transistor and manufacturing method thereof | |
JP2570179B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JPH0296374A (en) | Semiconductor device and manufacture thereof | |
JPH09129889A (en) | Method for manufacturing semiconductor device | |
EP0152625B1 (en) | Method for fabricating a semiconductor device having a polycrystalline silicon-active region. | |
JPH04313272A (en) | Manufacture of thin-film transistor | |
JPH0329189B2 (en) | ||
Furuta et al. | Reliability of low-temperature poly-Si thin film transistors with lightly doped drain structures | |
JP2616034B2 (en) | Semiconductor integrated circuit device | |
JPS5968975A (en) | Semiconductor device and manufacture thereof | |
JPH0465132A (en) | Manufacturing method of double diffusion type MOS FET | |
JPS61184882A (en) | Thin film transistor | |
JPS622705B2 (en) | ||
JP2000114541A (en) | Manufacture of semiconductor element | |
JPS61225838A (en) | Forming method for electrode wirings | |
JPH04214672A (en) | Semiconductor device and its manufacturing method | |
JPS61242077A (en) | Manufacturing method of thin film transistor | |
JPS60234364A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970415 |