JPH0521828A - 光入力型半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】低抵抗の電極を有し、かつ光電変換効率のよい
光入力型半導体装置を提供する。 【構成】Ｎ⁺ ドレイン基板１の上部の表面上にはＮ^- エ
ピタキシャル膜３が設けられ、その表層部にはＰウエル
領域５が設けられ、Ｐウエル領域５およびＮ⁺ ソース領
域７の一部上には、アルミニウム製のソース電極１３が
設けられる。Ｎ⁺ドレイン基板１の下部表面には、ドレ
イン電極１５が設けられる。Ｐウエル領域５の両端部近
傍の表層部には、Ｎ⁺ ソース領域７が設けられ、隣接す
る２つのＰウエル領域５の間の領域の上には、ゲート絶
縁膜９を介してゲート電極１１が設けられる。ゲート電
極１１上には、絶縁膜１７を介して光起電力素子１９が
設けられる。光起電力素子１９はソース電極１３とは重
ならない領域に個別に形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光信号によりスイッチ
ング動作を行う光入力型半導体装置に関する。

【０００２】

【従来の技術】従来より、工場等においては、製造設備
や搬送設備のオートメーション化が進められていて、加
工機械，搬送装置，ロボット等の機器がインタフェース
を介してコンピュータに電気的に接続され、コンピュー
タにより動作制御が行われるようになっている。

【０００３】ところが、加工機械，搬送装置，ロボット
等の機器の信号レベルは、１００〜数百ボルトであるの
に対し、これらの機器を制御するコンピュータの信号レ
ベルは、数ボルトであるので、加工機械等で発生したノ
イズがコンピュータに影響を与え、コンピュータが誤動
作を起こすことがあった。

【０００４】これを防止するために、加工機械等とコン
ピュータとの間でやり取りされる信号として、光信号を
用い、光信号によりオンオフ制御を行うことが実施され
ている。また、このような動作制御を行うために、光電
変換素子と電界効果トランジスタ（ＦＥＴ）とを組み合
せて構成された光入力型の半導体素子や半導体装置が提
案されている（特開昭６３−２９３８８７号公報，特開
平１−２３５２８２号公報等）。このような半導体装置
等では、光電変換素子の一端が該トランジスタのゲート
電極に接続され、他端がソース電極に接続されていて、
光電変換素子に入力される光信号に応じて、電界効果ト
ランジスタがオンオフする。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置等では、光電変換素子は、ＦＥＴの
ソース電極の上に形成されており、光電変換素子はＦＥ
Ｔのソース電極を形成した後に形成されるため、ソース
電極の耐熱温度よりも低い温度で光電変換素子を形成し
なければならない。ソース電極としては、低抵抗性から
アルミニウムを用いることが望ましいが、アルミニウム
の耐熱温度である約６６０℃以下では、光電変換効率の
よい光電変換素子を作ることは困難であった。

【０００６】本発明は、低抵抗の電極を有し、かつ変換
効率のよい光入力型半導体装置を提供することを目的と
する。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体基板と、前記半導体基板の表面上
に絶縁膜を介して形成されたゲート電極と、前記半導体
基板の表面上に形成され、前記ゲート電極近傍に形成さ
れたソース領域に接続されたソース電極と、前記半導体
基板に形成されたドレイン領域に接続されたドレイン電
極とを有し、前記ゲート電極に印加される電圧により、
前記ソース領域とドレイン領域との間の導通が制御され
る絶縁ゲートトランジスタと、前記半導体基板の表面上
に形成され、前記ゲート電極と前記ソース電極とに接続
された光電変換素子とを有する光入力型半導体装置にお
いて、前記ソース電極は、低抵抗金属からなり、前記光
電変換素子は、前記半導体基板上の前記ソース電極の形
成された領域とは異なる領域に個別に形成されたことを
特徴とする光入力型半導体装置を要旨とする。

【０００８】

【作用および効果】本発明では、光電変換素子は、半導
体基板上のソース電極の形成された領域とは異なる領域
に個別に形成されている。従って、光電変換素子をソー
ス電極よりも先に形成するようにすれば、ソース電極の
耐熱性に影響を受けることなく、光電変換素子を形成す
ることができる。また、ソース電極として、耐熱性の大
小に関係なく抵抗の低い金属を用いることができる。こ
の結果、低抵抗の電極を有し、かつ光電変換効率のよい
光入力型半導体装置を提供することができる。

【０００９】

【実施例】図１は、本発明の第１の実施例の光入力型半
導体装置を示す平面図である。図２は、図１に示す線Ａ
−Ａに沿う断面図である。図３は、図１に示す線Ｂ−Ｂ
に沿う断面図である。次に、図１ないし図３を参照し
て、第１の実施例の光入力型半導体装置の構成について
説明する。

【００１０】図２に示すように、光入力型半導体装置１
０を構成するＮ⁺ドレイン基板１の上部の表面上にはＮ^-
エピタキシャル膜３が設けられる。Ｎ^-エピタキシャル
膜３の表層部にはＰウエル領域５が所定の間隔毎に設け
られる。このＰウエル領域５の中央部を除く両端部近傍
の表層部には、Ｎ⁺ソース領域７が設けられる。隣接す
る２つのＰウエル領域５の間のＮ^-エピタキシャル膜３
およびＰウエル領域５の端部ならびにＮ⁺ソース領域７
の一部の上には、ゲート絶縁膜９を介してゲート電極１
１が設けられる。このゲート電極１１は、図３からわか
るように、図１における線Ｂ−Ｂに沿って縦方向に延在
するとともに、後で説明するソース電極１３の部分１３
ｂの下で横方向に延在し、格子状の形状となっている。

【００１１】図２に示すように、Ｐウエル領域５および
Ｎ⁺ソース領域７の一部上には、ソース電極１３が設け
られる。このソース電極１３は、図１に示すように、図
の縦方向に延在し、所定間隔毎に配置された部分１３ａ
と、それらと直交しかつ所定間隔毎に配置された部分１
３ｂとからなる格子状の形状をしている。上記部分１３
ｂは、ソース電極１３の直列抵抗（部分１３ａの延在す
る方向の抵抗）を減ずる働きをする。尚、図１に示す領
域１３ｃは、Ｐウエル領域５およびＮ⁺ソース領域７
と、ソース電極１３とがコンタクトする領域である。

【００１２】また、Ｎ⁺ドレイン基板１の下部表面に
は、ドレイン電極１５が設けられる。上述のゲート電極
１１，ゲート絶縁膜９，ソース電極１３，Ｐウエル領域
５，Ｎ⁺ソース領域７，Ｎ^-エピタキシャル膜３，Ｎ⁺ド
レイン基板１およびドレイン電極１５は、パワーＭＯＳ
ＦＥＴを構成する。

【００１３】また、ゲート電極１１上には、絶縁膜１７
を介して光電変換素子としての光起電力素子１９が設け
られる。光起電力素子１９はソース電極１３とは重なら
ない領域に形成される。本実施例では、図１に示すよう
に、縦方向に一列に並ぶ３個の光起電力素子１９が１つ
のユニットをなし、各ユニットがソース電極１３の各格
子の中に一つづつ配置されている。光起電力素子１９
は、例えば上部がＰ形であり、下部がＮ形である多結晶
シリコン膜からなるＰＮ接合素子である。図２に示す光
起電力素子１９の幅Ｌａは、ゲート電極の幅以下であ
り、図３に示すその長さＬｂは、フォトダイオードのセ
ルサイズで決まる値である。

【００１４】図３に示すように、上記各ユニットの隣接
する２つの光起電力素子１９の間には、光起電力素子用
電極２１が設けられ、３個の光起電力素子１９が、該電
極２１により直列に接続される。光起電力素子用電極２
１は、金属アルミニウムからなる。

【００１５】連続する３個の光起電力素子１９のＰ側の
終端は、パワーＭＯＳＦＥＴのしきい値電圧が正の場
合、絶縁膜１７に開けられた孔を介してゲート電極１１
から延びる接続部２３に接続され、Ｎ側の終端は、ソー
ス電極１３から延びる接続部２５に接続されている。接
続部２５は、図１に示すように、部分１３ｂに接続され
る。

【００１６】直列接続された３個の光起電力素子からな
る各ユニットは、Ｐ側，Ｎ側の終端が、それぞれ上記ゲ
ート電極１１，ソース電極１３に接続されることで、互
いに並列接続される。このように直列および並列に接続
された光起電力素子１９は後述の光起電力部をなす。

【００１７】更に、光起電力素子１９，光起電力素子用
電極２１，接続部２３，２５およびソース電極１３を覆
うようにして透明絶縁膜２７が設けられる。透明絶縁膜
２７は、例えば窒化シリコンからなる。透明絶縁膜２７
は、光起電力素子１９およびパワーＭＯＳＦＥＴを保護
するとともに、外部からの光信号を光起電力素子１９へ
導く働きをする。

【００１８】図４は、本実施例の光入力型半導体装置の
等価回路図である。図４において、本実施例では、上述
したように光起電力素子１９を直列接続と並列接続とを
組み合わせてなる光起電力部３３の高電位側が、パワー
ＭＯＳＦＥＴ３１のゲート（Ｇ）に接続され、低電位側
がソース（Ｓ）に接続される。パワーＭＯＳＦＥＴ３１
は、ゲート（Ｇ）に印加される電圧の大きさにより、ソ
ース（Ｓ）、ドレイン（Ｄ）間の導通状態が変わること
により、スイッチング動作を行う素子である。

【００１９】尚、本実施例では、３個の光起電力素子１
９を直列接続したが、直列接続する素子の数ｎは、一般
的に、パワーＭＯＳＦＥＴ３１のしきい値電圧をＶｔｈ
とし、光起電力素子１９の光起電力をＶｐｈとすると、
ｎ＝Ｖｔｈ／Ｖｐｈとなる。また、並列接続する素子の
数は、要求される光電流から決まる全素子面積と、上記
式で求めたｎ個の光起電力素子１９の素子面積とから求
めることができる。

【００２０】次に、本実施例の光入力型半導体装置１０
の動作について説明する。光起電力部３３の各光起電力
素子１９に光が入射すると、光起電力部３３は例えば数
Ｖ程度の起電力を発生する。この起電力がパワーＭＯＳ
ＦＥＴ３１のしきい値電圧Ｖｔｈよりも大きいときに
は、パワーＭＯＳＦＥＴ３１は、オンしする。そして、
光が遮断されると、光起電力部３３の起電力が０Ｖとな
り、パワーＭＯＳＦＥＴ３１は、オフする。

【００２１】図５ないし図７は、本実施例の光入力型半
導体装置の製造方法を説明する工程別の断面図である。
次に、図５ないし図７を参照して、本実施例の製造方法
について説明する。まず、図５（ａ）に示すように、Ｎ
⁺ドレイン基板１上に、Ｎ^-エピタキシャル膜３をエピタ
キシャル成長させる。Ｎ⁺ドレイン基板１およびＮ^-エピ
タキシャル膜３は、いずれも単結晶シリコンからなり、
ドーパントであるリンの濃度は、前者が、１０²⁰原子／
ｃｍ³であり、後者が、１０¹⁵原子／ｃｍ³である。

【００２２】次に、Ｎ^-エピタキシャル膜３の上にフォ
トレジストを塗布し、これを写真製版技術により、図５
（ｂ）に示すように、パターニングしてレジストパター
ン４１を形成し、レジストパターン４１をマスクとし
て、硼素をイオン注入して、Ｐウエル領域５を形成す
る。硼素の濃度は、２×１０¹⁶原子／ｃｍ³である。

【００２３】次に、一旦、レジストパターン４１を除去
した後、Ｎ^-エピタキシャル膜３の上にフォトレジスト
を塗布し、パターニングして、図５（ｃ）に示すレジス
トパターン４３を形成する。そして、レジストパターン
４３をマスクとして、リンをイオン注入して、Ｎ⁺ソー
ス領域７を形成する。リンの濃度は、１０²⁰原子／ｃｍ
³である。

【００２４】次に、レジストパターン４３を除去し、露
出した表面を熱酸化させる。この結果、図５（ｄ）に示
す絶縁膜４５が全面に形成される。次に、図５（ｅ）に
示すように、例えばＣＶＤ（化学堆積）法により、絶縁
膜４５上に多結晶シリコン膜４７が堆積される。そし
て、多結晶シリコン膜４７にリンが高濃度に拡散され
る。

【００２５】次に、多結晶シリコン膜４７および絶縁膜
４５は所定の形状にパターニングされ、図５（ｆ）に示
すゲート電極１１およびゲート絶縁膜９が形成される。
次に、図６（ａ）に示すように、全面にＰＢＳＧ（リン
ホウケイ酸ガラス）を堆積させ、絶縁膜１７を形成す
る。

【００２６】次に、図６（ｂ）に示すように、絶縁膜１
７をパターニングし、図１に示すコンタクト領域１３ｃ
の絶縁膜１７を開孔する。次に、図６（ｃ）に示すよう
に、真空蒸着法により、アモルファスシリコン４９を全
面に形成する。そして、６００℃で５時間アニールする
ことにより、Ｐウエル領域５およびＮ⁺ソース領域７を
シードとして結晶成長が行なわれ、アモルファスシリコ
ン４９は、ゲート電極１１上に絶縁膜１７を介して蒸着
された部分を含めて単結晶化される。この結果、図６
（ｄ）に示す単結晶シリコン層５１が形成される。

【００２７】次に、図６（ｅ）に示すように、単結晶化
したシリコン層５１の内、ゲート電極１１上に絶縁膜１
７を介して形成された部分の光起電力素子となる部分５
３を残して、シリコン層５１を除去する。そして、該部
分５３に硼素を１０¹⁷原子／ｃｍ³の不純物濃度となる
ようなドーズ量でイオン注入を行なう。次に、リンを１
０²⁰原子／ｃｍ³の不純物濃度となるようなドーズ量で
Ｎ層となる上部にのみイオン注入を行ない、約１０００
℃で熱処理して活性化させる。このようにして、光起電
力素子１９が形成される。

【００２８】次に、図７（ａ）に示すように、全面にア
ルミニウム膜５５が形成され、次に、図７（ｂ）に示す
ように、ソース電極１３および光起電力素子用電極２１
以外のアルミニウム膜がエッチングにより除去される。
次に、図７（ｃ）に示すように、全面に透明絶縁膜２７
を形成し、Ｎ⁺ドレイン基板１の裏面にドレイン電極１
５を形成する。

【００２９】尚、上述の実施例では、光起電力素子１９
の全ての列を同一の方向を向くように配置したが、図８
に示すように、図の横方向に延びる素子列１９１と、図
の縦方向に延在する素子列１９２とを組み合わせてもよ
い。また、光起電力素子１９を単結晶シリコンから構成
したが、多結晶シリコンから構成してもよい。更に、光
起電力素子として、アモルファスシリコンからなるＰ
層，Ｉ層，Ｎ層とで構成された太陽電池を用いてもよ
い。

【００３０】更に、上述の実施例では、光起電力素子１
９の上部と下部の導電型を変えて、ＰＮ接合を形成した
が、横方向の導電型を変えて、ＰＮ接合を形成してもよ
い。以上のように、本実施例によれば、ＭＯＳＦＥＴの
ソース電極１３の形成に先立って、光起電力素子１９を
形成できるので、光起電力素子１９をソース電極１３の
耐熱性とは無関係に、該光起電力素子にとって最適な条
件下で形成することができる。また、従来のように耐熱
電極を用いることなく低抵抗の金属電極を用いて半導体
装置を作ることができる。従って、光電変換効率が高
く、かつ発熱の少ない光入力型半導体装置を提供するこ
とができる。

【００３１】また、ソース電極１３と光起電力素子１９
とは、互いに重ならないように形成されるので、多層構
造が緩和される等、優れた効果を奏する。図９は、第２
の実施例を示す。第１の実施例では、光入力型半導体装
置のトランジスタはＭＯＳＦＥＴであったが、第２の実
施例では、トランジスタは絶縁ゲート型バイポーラトラ
ンジスタ（ＩＧＢＴ）であり、ドレイン基板１０１とし
て、硼素等のＰ形ドーパントが高濃度に拡散されたもの
が用いられる。

【００３２】光起電力素子１９により発生した電圧をゲ
ート（Ｇ）に印加するのは、第１の実施例と同様であ
る。図１０は第３の実施例を示す。第１の実施例では、
パワーＭＯＳＦＥＴは縦型構造であったが、図１０に示
すように横型構造でもよい。図１０において、Ｎ^-基板
２０１には、Ｐウエル領域２０５が設けられ、Ｐウエル
領域２０５には、Ｎ ⁺ソース領域２０７とＮ⁺ドレイン領
域２０８とが設けられる。Ｎ⁺ソース領域２０７には、
ソース電極２１３が接続され、Ｎ⁺ドレイン領域２０８
には、ドレイン電極２１５が接続される。ゲート電極２
１１は、Ｐウエル領域２０５とＮ⁺ソース領域２０７お
よびＮ^-ドレイン領域２０８の一部上にゲート絶縁膜２
０９を介して設けられる。光起電力素子２１９は、第１
の実施例と同様、ゲート電極２１１上に絶縁膜２１７を
介して設けられる。光起電力素子２１９上には、光起電
力素子用電極２２１が形成される。

【００３３】図１１は、上記実施例の光入力型半導体装
置の応用例の１つである光入力スイッチの概略構成を示
す。この光入力スイッチは、光入力型半導体装置と発光
素子とを組み合わせて構成したものである。図１１にお
いて、リードフレーム６１上に取り付けられた発光素子
６３から発生された光信号は透明合成樹脂製の光導波路
６５を通って、光入力型半導体装置１０の光起電力素子
１９に入射される。この信号に応じて、パワーＭＯＳＦ
ＥＴがオンオフして、スイッチング動作が行われる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の光入力型半導体装置を
示す平面図である。

【図２】図１に示す線Ａ−Ａに沿う断面図である。

【図３】図１に示す線Ｂ−Ｂに沿う断面図である。

【図４】本発明の第１の実施例の光入力型半導体装置の
等価回路図である。

【図５】本発明の第１の実施例の光入力型半導体装置の
製造ステップのうち、最初からゲート電極製造段階まで
を説明する工程別の断面図である。

【図６】第１の実施例の光入力型半導体装置の製造ステ
ップのうち、ゲート電極製造段階から光起電力素子製造
段階までを説明する工程別の断面図である。

【図７】第１の実施例の光入力型半導体装置の製造ステ
ップのうち、光起電力素子製造段階から最終段階までを
説明する工程別の断面図である。

【図８】光起電力素子を配向方向が互いに９０°異なる
ように組み合わせたパターンを示す図である。

【図９】本発明の第２の実施例を示す断面図である。

【図１０】本発明の第３の実施例を示す断面図である。

【図１１】本発明の光入力型半導体装置の応用例の１つ
である光入力スイッチの概略構成を示す図である。

【符号の説明】

１…Ｎ⁺ドレイン基板，３…Ｎ^-エピタキシャル膜，５…
Ｐウエル領域，７…Ｎ⁺ソース領域，９…ゲート絶縁
膜，１１…ゲート電極，１３…ソース電極，１５…ドレ
イン電極，１９…光起電力素子，２７…透明絶縁膜

フロントページの続き (72)発明者 原 邦彦 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内

Claims (1)

1. 【特許請求の範囲】 【請求項１】 半導体基板と、 前記半導体基板の表面上に絶縁膜を介して形成されたゲ
   ート電極と、前記半導体基板の表面上に形成され、前記
   ゲート電極近傍に形成されたソース領域に接続されたソ
   ース電極と、前記半導体基板に形成されたドレイン領域
   に接続されたドレイン電極とを有し、前記ゲート電極に
   印加される電圧により、前記ソース領域とドレイン領域
   との間の導通が制御される絶縁ゲートトランジスタと、 前記半導体基板の表面上に形成され、前記ゲート電極と
   前記ソース電極とに接続された光電変換素子とを有する
   光入力型半導体装置において、 前記ソース電極は、低抵抗金属からなり、 前記光電変換素子は、前記半導体基板上の前記ソース電
   極の形成された領域とは異なる領域に個別に形成された
   ことを特徴とする光入力型半導体装置。