JPH05210088A - 液晶表示装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は薄膜トランジスタ駆動方式液晶表示装
置の駆動方法に関し、特に映像信号線ドライバの駆動電
圧を低減し、かつ、高精細、大型又は多色液晶表示装置
に適用可能とする方法を提供することにある。 【構成】付加容量方式の画素において、走査信号線には
書き込みパルスと、これと同一パルス幅，パルス間隔、
これより低電圧振幅で常時加わる交流電圧パルスが印加
されており、これらの書き込みパルスと交流電圧パルス
は立上り、立ち下がりタイミングをずらした。また、対
向電極にも同様の交流電圧パルスを印加した。 【効果】走査信号線および対向電極に交流電圧パルスが
印加されているため書き込み時の映像信号線の電圧振幅
を低減しコストを低減できる。また、高精細，大型ある
いは多色TFTLCDにおいても表示性能を劣化させることが
ない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に関し、特
に薄膜トランジスタ駆動方式液晶表示装置の駆動方法に
関する。

【０００２】

【従来の技術】従来、液晶表示装置（Liquid Crystal D
isplay、以下ＬＣＤと略記）の一つとして非晶質Ｓｉ半
導体薄膜、あるいは、多結晶Ｓｉ半導体薄膜からなる薄
膜トランジスタ（Thin Film Transistor、以下ＴＦＴと
略記）を用いた薄膜トランジスタ駆動方式液晶表示装置
（TFTLCD）が公知である。この表示装置はガラスなどの
透明基板上に設けられたＴＦＴを用いて１画素（表示の
一単位）の液晶に加わる電圧を制御する方式のため、画
質が鮮明であるという特徴を有しており、ＯＡ機器用の
端末やＴＶなどに広く用いられつつある。

【０００３】図５は１画素の等価回路を示したものであ
る。走査信号線３１１と映像信号線３１２の交差部に薄
膜トランジスタTFT310が配置され、液晶容量３１３と保
持容量３１４が接続されている。走査信号線３１１の信
号によって薄膜トランジスタTFT310がＯＮ状態となる
と、映像信号線３１２の電位が画素電極３１５に書き込
まれ、液晶容量３１３と保持容量３１４に電荷が蓄積さ
れる。薄膜トランジスタTFT310がＯＦＦ状態となると液
晶容量３１３と保持容量３１４に蓄積された電荷は保持
される。液晶は直流電圧が印加されると劣化するため、
上記の書き込み及び保持は対向電極３１６の電位に対し
正及び負の極性に交互に行われる。このようにして画素
電極３１５に書き込まれ、保持された電位と対向電極３
１６の電位との電位差を時間平均することによって液晶
容量３１３に実効的に加わる電圧Vrmsが決まる。この実
効電圧Vrmsによって液晶の配向状態が決まり、液晶の光
透過率が制御されることとなる。

【０００４】走査信号線及び映像信号線を駆動するため
には通常シリコンチップに形成されたドライバＩＣが用
いられる。薄膜トランジスタＴＦＴは電流駆動能力が小
さいためドライバＩＣは高電圧で駆動され、例えば、走
査信号線側のドライバＩＣは通常２５Ｖ程度、映像信号
線側のドライバＩＣは通常１６Ｖ程度の高電圧が必要と
なる。このように高電圧のためドライバＩＣの耐圧も高
くする必要があり、このためチップサイズが大きくなり
コストが高くなる。また、ドライバＩＣを製造するため
に通常のシリコンＩＣ製造プロセスと異なった高耐圧プ
ロセスを用いる必要があるためさらに製造コストが高く
なる。特に、映像信号線側のドライバＩＣは使用個数が
多いため影響が大きく、駆動電圧の低減が望まれてい
た。

【０００５】そこで、特公平2−10955号などに記載のよ
うに、保持容量３１４の保持容量電極３１７を他の配線
とは独立の配線とする完全保持容量方式が知られてい
る。この方式によると、完全保持容量３１４及び液晶容
量３１３に対向する電極である対向電極３１６および保
持容量電極３１７を、映像信号線３１２の信号と同期し
て交流的に駆動し、書き込み時に映像信号線３１２の信
号電位と対向電極３１６の交流電位を重ね合わせて液晶
に加わる電位とすることにより、映像信号線312の信号
電位振幅を小さくし、ドライバＩＣの駆動電圧を低減す
ることができる。この交流駆動のパルス幅（１周期の１
／２）は通常１走査信号線の選択時間と同一に設定さ
れ、いわゆるライン反転駆動法が取られる。しかしなが
ら、この方式ではＴＦＴ基板上に完全保持容量の電極配
線を各画素ごとに新たに形成する必要があるため配線数
が増え、断線、ショートの確率が増加し、歩留まりが低
下するという問題があった。

【０００６】そこで、特開平2−913号に記載のように保
持容量の対向電極３１７を前段の走査信号線とする付加
容量方式とし、走査信号線に走査信号に加えて前述の対
向電極３１６の信号と同様の交流信号を印加することに
より、映像信号線３１２の信号電位振幅を小さくし、ド
ライバＩＣの駆動電圧を低減する付加容量方式ライン反
転駆動法が提示されている。中でも、特開平2−913号の
第１０図の構成及び第１１図の駆動方法は液晶容量３１
３の対向電極３１６をパネル全面について共通化した構
成におけるものであり、TFTLCDを低コスト，高歩留まり
で形成できる。この駆動法では書き込み時に書き込まれ
た液晶印加電位がほぼそのまま保持されるため液晶印加
電位の制御性に優れており、したがって階調制御性に優
れている。また、交流駆動のパルス幅は１走査信号線の
選択時間と同一でライン反転駆動であるため面フリッカ
が避けられる。

【０００７】

【発明が解決しようとする課題】しかしながら、前述の
公知の付加容量方式ライン反転駆動法においてはTFTLCD
パネルの高精細化，大型化及び多色化に伴う問題点、す
なわち、走査信号印加時間（書き込み時間）の低減とい
う問題に対応できなかった。すなわち、TFTLCDを高精細
化すると１走査信号線当たりの選択時間が短くなり書き
込みマージンが縮小するため、書き込み時間を更に短縮
すると輝度変化やフリッカの発生など様々の表示不良が
発生することになる。しかし、公知の付加容量方式ライ
ン反転駆動法においては変調信号を正常に印加するため
に書き込み時間は１走査信号線当たりの選択時間よりさ
らに走査信号線遅延時間相当分短い。すなわち、公知の
駆動法を適用すると書き込み時間がさらに低減するた
め、書き込み率の低下を増長し、前述のような不良を引
き起こすことになる。また、TFTLCDを大型化すると走査
信号線の遅延時間が大きくなるが、公知の方法では書き
込み時間は遅延時間相当分短いため前述の書き込み率低
下はさらに問題となる。さらに、TFTLCDの多色化を行う
ためにフレーム率制御法（Frame Rate Control，以下Ｆ
ＲＣと略記する）を採用する際、画面の部分的なちらつ
きを低減するためフレーム周波数を高くし、１走査信号
線当たりの選択時間を短くすることが必要になってくる
が、この場合前述の書き込み率低下はさらに深刻にな
る。

【０００８】また、公知の付加容量方式ライン反転駆動
法の本来の目的の一つであったドライバＩＣの駆動電圧
の低減、および、階調制御性についても公知の方法は不
十分であった。すなわち、公知の方法では書き込み終了
後に最初の変調電圧が加わる際、画素電極３１５に付加
容量Ｃａｄｄ３１４により接続された前段の走査信号線
３１７、および、液晶容量Ｃｌｃ３１３により接続され
た対向電極３１６の電位が変化するが、ＴＦＴのソース
ーゲート間容量Ｃｇｓ３１８により接続された自段の走
査信号線３１１は電位変化しないため、これらの容量比
に対応して画素電極３１５の電位変化量は減少する。つ
まり、変調電圧印加後、次の書き込みまでの画素電極３
１５と対向電極３１６間の電位（液晶印加電圧）は、書
き込み直後の液晶印加電圧より小さい。換言すれば、所
望の液晶印加電圧を得るためには、映像信号線３１２の
信号電位と対向電極３１６の交流電位を重ね合わせた電
位は、本来必要な電位より大きくする必要があるという
問題がある。また、前述のように書き込み終了後に液晶
印加電圧の変化があり、これは各容量の比率に依存する
ため、製造バラツキなどの影響を受けやすく階調制御が
困難であった。

【０００９】

【課題を解決するための手段】これらの問題点に対処す
るため、本発明においては、走査信号線と、前記走査信
号線にゲート電極が接続された薄膜トランジスタと、前
記薄膜トランジスタのドレイン電極に接続された映像信
号線と、前記薄膜トランジスタのソース電極に接続され
た画素電極と、前記画素電極と前記走査信号線の前段の
走査信号線との間に形成された付加容量素子と、前記ソ
ース電極と対向電極との間に形成された液晶容量素子と
からなる画素において、走査信号線には書き込みパルス
とこれと同一のパルス幅の交流電圧パルスが印加され、
書き込みパルスの立上り及び立下がりタイミングを交流
電圧パルスの立上り及び立下がりタイミングからずらし
た。また、対向電極にも交流電圧パルスを印加した。

【００１０】

【作用】走査信号線の書き込みパルスと交流電圧パルス
は立上り及び立下がりタイミングがずれているため、書
き込みパルス幅を縮小しなくとも変調電圧が印加でき
る。このため、書き込みパルス幅は１走査信号線当たり
の選択時間と同一とすることができ、これによって、高
精細化，大型化及び多色化により１走査信号線当たりの
選択時間が減少し書き込みマージンが縮小した場合で
も、書き込み率の低下が避けられ、同時にドライバＩＣ
の駆動電圧の低減が可能となる。また、画素電極に容量
結合された自段及び前段の走査信号線および対向電極に
は常に同一電圧の交流電圧パルスが印加されるため保持
状態での液晶印加電圧の変化がなく、このため駆動電圧
の低減が可能となり、また、階調制御性も良好となる。

【００１１】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。

【００１２】図５は本発明の駆動方法が適用されるTFTL
CDの一画素の等価回路を示したものである。TFT310のゲ
ート電極３１９は走査信号線３１１に接続され、ドレイ
ン電極３２０は映像信号線３１２に接続され、ソース電
極は画素電極３１５となっている。ここで、ソースおよ
びドレインは動作中にその役割を変えるためここでは映
像信号線に接続された電極をドレイン電極、画素電極側
をソース電極と便宜上呼ぶ。画素電極３１５には前段の
走査信号線３１７との間に付加容量Cadd314 が形成さ
れ、対向電極３１６との間に液晶容量Ｃｌｃ３１３が形
成されている。この他に、意図的に形成されたものでは
ないが、ゲート電極３１９と画素電極315との間にゲー
トソース間寄生容量Ｃｇｓ３１８，ドレイン電極３２０
と画素電極３１５との間にソースドレイン間寄生容量Ｃ
ｓｄ３２１が形成される。このうち、ソースドレイン間
寄生容量Ｃｓｄ３２１は通常の画素設計では非常に小さ
いため無視でき、画素電極に接続された容量としては付
加容量Ｃａｄｄ３１４，液晶容量Ｃｌｃ３１３及びゲー
トソース間寄生容量Ｃｇｓ３１８のみ考慮すればよい。
付加容量Ｃａｄｄ，液晶容量Ｃｌｃ，ゲートソース間寄
生容量Ｃｇｓの値は例えばＣａｄｄ＝０.７５ｐＦ ，Ｃ
ｌｃ＝０.２０ｐＦ ，Ｃｇｓ＝０.０７ｐＦ などといっ
た値に設定される。

【００１３】図６は画素を複数個配置した様子を示した
図である。各々の画素の付加容量Ｃａｄｄはそれぞれ前
段の走査信号線に接続され、全ての走査信号線は周辺の
走査側ドライバ４０１によって駆動される。なお、第一
ライン目の画素には前段の画素が存在しないため、これ
を補償する走査信号線４０２（以下第０ラインと呼ぶ）
が設けられる。また、映像信号線は図６の上及び下に引
き出され、周辺の映像側ドライバ４０３，４０４によっ
て駆動される。対向電極は通常液晶を挟んでＴＦＴ基板
に対向するカラーフィルタ側の電極であり、これは全て
の画素について共通の電極４０６となり、駆動回路４０
５によって駆動される。

【００１４】図１，図２及び図３，図４は本発明の駆動
波形を示したものである。図１，図２は奇フレームすな
わち正極性書き込みの波形であり、図３，図４は偶フレ
ームすなわち負極性書き込みの波形を示している。図
１，図３（ａ）は今注目している画素の前段の走査信号
線の波形、図１，図３（ｂ）は今注目している画素の走
査信号線の波形、図１，図３（ｃ）は対向電極の波形、
図１，図３（ｄ）は映像信号線の波形、図２，図４
（ｅ）は画素電極の波形を示している。走査信号線の波
形は３個の電圧レベルからなり、最も高い電圧Ｖｇｈが
印加されているときＴＦＴはＯＮとなり書き込みが行わ
れる。書き込みパルス幅Ｔｇは一走査信号線当たりの選
択時間に等しく、例えば、走査信号線数が４８０本、フ
レーム周波数６０Ｈｚの場合約３５μｓである。書き込
みパルスは各走査信号線に順次印加される。そのほかの
電圧印加時は保持状態であり、従来の交流電圧パルスを
印加しない場合は最も低い電圧Ｖｇｌに固定されていた
のに対し、本発明では最も低い電圧Ｖｇｌと中間の電圧
Ｖｇｍに交互に変動する交流電圧となる。交流電圧パル
ス幅およびパルス間隔は書き込みパルス幅Ｔｇと同一で
あり、全ての走査信号線について同期して印加されてい
る。本発明で重要な点は書き込みパルスと交流電圧パル
スがＴｇより短い時間Ｔｓだけずれているところにあ
る。図１（ｂ）に示したように、正極性書き込みの時は
書き込みパルスの立上りタイミングは中間電圧パルスの
立上りタイミングよりＴｓ遅れているため、書き込みパ
ルス立上り時は走査信号線の電圧はＶｇｍからＶｇｈ
へ、書き込みパルス立下がり時は走査信号線の電圧はＶ
ｇｈからＶｇｌへ変化する。また、図３（ｂ）に示した
ように、負極性書き込みの時は書き込みパルスの立上り
タイミングは中間電圧パルスの立下りタイミングよりＴ
ｓ遅れているため、書き込みパルス立上り時は走査信号
線の電圧はＶｇｌからＶｇｈへ、書き込みパルス立下り
時の走査信号線の電圧はＶｇｈからＶｇｍへ変化する。
図１，図２，図３，図４ではずれ時間ＴｓはＴｇの約１
／２程度の場合を示しており、例えば前出の例ではＴｓ
＝１７μｓといった値に設定されている。図１，図３
（ａ）に示したように前段の走査信号線は反対の極性の
書き込みが行われる。すなわち、ライン毎反転となって
いる。対向電極は走査信号線の交流電圧パルスと同じ電
圧振幅、パルス幅およびパルス間隔でこれと同期した交
流電圧パルスが加えられている。映像信号線の映像信号
パルスは書き込みパルスとほぼ同期しているが、通常通
り走査信号線の遅延時間τｇｄだけ書き込みパルスから
遅れている。

【００１５】このような駆動による画素電極の電位変化
は以下のようになる。

【００１６】図２（ｅ）には正極性書き込み時の画素電
極の電位変化が実線で、走査信号線，対向電極及び映像
信号線の電圧波形が点線で示されている。まず、時刻ｔ
１に前段の走査信号線に書き込みパルスが加わると付加
容量Ｃａｄｄによる容量結合により画素電極の電位はＶ
１からＶ２に増加する。次に、時刻ｔ２に対向電極の電
位がＶｃｏｍｌからＶｃｏｍｈに変化し、自段の走査信
号線がＶｇｌからＶｇｍに変化するため、液晶容量Ｃｌ
ｃおよびゲートソース間寄生容量Ｃｇｓによる容量結合
により画素電極の電位はＶ３まで増加する。次に、時刻
ｔ３に前段の走査信号線の書き込みが終わり、Ｖｇｈか
らＶｇｍへ電位が変化すると画素電極の電位はＶ４まで
低下する。このとき、前段の走査信号線がＶｇｈから中
間電位Ｖｇｍに変化するため、従来の駆動法でＶｇｈか
ら最も低い電圧Ｖｇｌに変化する場合に比べて画素電極
の電位Ｖ４は高い。従って、引き続いて行われる正極性
の書き込みが容易となり、書き込み率の増加が図れる。
時刻ｔ３に前段の走査信号線の電位がＯＦＦ状態となる
のと同時に自段の走査信号線はＶｇｍからＶｇｈに変化
し、ＯＮ状態となる。これによって正極性の書き込みが
始まり、画素電極の電位はＶ４から映像信号線の信号電
圧Ｖｓｉｇｈに近づき、書き込み時間Ｔｇ後の時刻ｔ５
にはほぼＶ５＝Ｖｓｉｇｈとなる。すなわち、ここでは
通常の設計通り書き込み時間Ｔｇ中に、例えば９５％以
上の十分な書き込みが行われるものとしている。対向電
極の交流電圧パルスは走査信号線の交流電圧パルスと同
期しており、書き込みパルスとずれているために書き込
み中の時刻ｔ４に対向電極の電位はＶｃｏｍｈからＶｃ
ｏｍｌに変化する。時刻ｔ５には液晶に印加されている
電圧はＶｓｉｇｈとＶｃｏｍｌの電位差となる。この時
液晶印加電圧は対向電極の交流電圧による液晶印加電圧
分Ｖｃ(＝(Ｖｃｏｍｈ−Ｖｃｏｍｌ)／２)と映像信号線
の信号電圧による液晶印加電圧分Ｖｓ（＝(Ｖｓｉｇｈ
−Ｖｓｉｇｌ)／２）の両者に分担されているため、映
像信号線のドライバＩＣの駆動電圧は対向電極の交流電
圧による液晶印加電圧Ｖｃ×２相当が低減される。ま
た、書き込み時間Ｔｇは一走査信号線当たりの選択時間
と同一で、これより減少することはないため、本発明の
駆動方法を適用しても書き込み率が低下することはな
い。時刻ｔ５に書き込みが終了し走査信号線の電位はＶ
ｇｈからＶｇｌに変化する。この時、画素電極の電位は
ゲートソース間容量Ｃｇｓによる容量結合によってＶ５
からＶ６に変化する。これはいわゆる飛込み電圧と呼ば
れ、液晶印加電圧は減少するが、後述するように負極性
側も同様の変化があるため、対向電極の電位全体をＶ５
からＶ６への変化相当分低電圧方向にシフトすることに
よって補償できる。次に、時刻ｔ６に前段及び自段の走
査信号線はＶｇｌからＶｇｍに変化し、対向電極はＶｃ
ｏｍｌからＶｃｏｍｈに変化する。これらの電位変化量
は等しく、画素電極に実質的に容量結合された電極のす
べてが同一量電位変化するため、画素電極も同一量電位
変化し、Ｖ７の電位になる。ここで、書き込みパルスと
交流電圧パルスはＴｓだけずれており、その値は例えば
書き込み時間Ｔｇの半分と大きいため、それぞれの電極
の波形変化時間が重なることはなく、走査信号線の電位
変化と画素の電位変化は正確に一致する。以下、正極性
の保持状態中は走査信号線及び対向電極の交流的電圧変
化に応じて画素電極の電位はＶ６とＶ７の間を変位す
る。この間、画素電極と対向電極の間の電圧、すなわ
ち、液晶印加電圧は飛込みによる電圧変化後の値から変
化しない。したがって、製造バラツキなどによる液晶印
加電圧の変化がなく、階調制御性に優れている。また、
画素電極と自段の走査信号線との間の電圧は保持状態中
変化しないため、ＴＦＴのソースゲート間電圧は従来の
交流電圧を加えない場合と同様であり、このため、ＴＦ
ＴのVthシフト量は従来と同様である。正極性の書き込
み時のゲート電圧は書き込み時間内に十分な書き込み率
が得られる必要がある。例えば、ゲート電圧Vgh−Vsigh
は４ｖ程度に設定すれば、通常のアモルファスシリコン
ＴＦＴおよび画素パラメータで十分な書き込み率が得ら
れる。

【００１７】図３，図４の負極性書き込みについても同
様な変化となる。すなわち、図４（ｅ）に示されている
ように、まず、時刻ｔ１′に前出の正極性の保持状態に
あり、電位Ｖ７であった画素電極の電位は、前段の走査
信号線に書き込みパルスが加わると付加容量Ｃａｄｄに
よる容量結合により画素電極の電位はＶ７からＶ８に増
加する。次に、時刻ｔ２′に対向電極の電位がＶｃｏｍ
ｈからＶｃｏｍｌに変化し、自段の走査信号線がＶｇｍ
からＶｇｌに変化するため、液晶容量Ｃｌｃおよびゲー
トソース間寄生容量Ｃｇｓによる容量結合により画素電
極の電位はＶ９に変化する。次に、時刻ｔ３′に前段の
走査信号線の書き込みが終わり、ＶｇｈからＶｇｌへ電
位が変化すると画素電極の電位はＶ１０まで低下する。
時刻ｔ３′に前段の走査信号線の電位がＯＦＦ状態とな
るのと同時に自段の走査信号線はＶｇｌからＶｇｈに変
化し、ＯＮ状態となる。これによって負極性の書き込み
が始まり、画素電極の電位はＶ１０から映像信号線の信
号電圧Ｖｓｉｇｌに近づき、書き込み時間Ｔｇ後の時刻
ｔ５′にはほぼＶ１１＝Ｖｓｉｇｌとなる。対向電極の
交流電圧パルスは走査信号線の交流電圧パルスと同期し
ており、書き込みパルスとずれているために書き込み中
の時刻ｔ４′に対向電極の電位はＶｃｏｍｌからＶｃｏ
ｍｈに変化する。時刻ｔ５′には液晶に印加されている
電圧はＶｓｉｇｌとＶｃｏｍｈの電位差となる。この
時、前述の正極性と同様に、液晶印加電圧は対向電極の
交流電圧による液晶印加電圧分Ｖｃ（＝（Ｖｃｏｍｈ−
Ｖｃｏｍｌ）／２）と映像信号線の信号電圧による液晶
印加電圧分Ｖｓ（＝（Ｖｓｉｇｈ−Ｖｓｉｇｌ）／２）
の両者に分担されているため、映像信号線のドライバＩ
Ｃの駆動電圧が低減される。また、書き込み時間Ｔｇは
一走査信号線当たりの選択時間と同一とでき、これより
減少することはないため、本発明の駆動方法を適用して
も書き込み率が大幅に低下することはない。時刻ｔ５′
に書き込みが終了し走査信号線の電位はＶｇｈからＶｇ
ｌに変化する。この時、画素電極の電位はゲートソース
間容量Ｃｇｓによる容量結合によってＶ１１からＶ１２
に変化する。この飛込み電圧は前述の正極性側とほぼ同
様の値のため、対向電極の電位をＶ２からＶ３への変化
相当分低電圧方向にシフトすることによって補償されて
いる。次に、時刻ｔ６′に前段及び自段の走査信号線は
ＶｇｍからＶｇｌに変化し、対向電極はＶｃｏｍｈから
Ｖｃｏｍｌに変化する。これらの電位変化量は等しく、
画素電極に実質的に容量結合された電極のすべてが同一
量電位変化するため、画素電極も同一量電位変化し、Ｖ
１３（＝Ｖ１）の電位になる。ここで、書き込みパルス
と交流電圧パルスはＴｓだけずれており、その値は例え
ば書き込み時間Ｔｇの半分と大きいため、それぞれの電
極の波形変化時間が重なることはなく、走査信号線の電
位変化と画素の電位変化は正確に一致する。以下、負極
性の保持状態中は正極性の場合と同様走査信号線及び対
向電極の交流的電圧変化に応じて画素電極の電位はＶ１
２とＶ１３の間を変位する。この間、画素電極と対向電
極の間の電圧、すなわち、液晶印加電圧は飛込みによる
電圧変化後の値から変化しない。したがって、製造バラ
ツキなどによる液晶印加電圧の変化がなく、階調制御性
に優れている。負極性の保持状態での画素電極の電位は
液晶印加電圧が最大の時でもＴＦＴがＯＦＦ状態を維持
するように設定される。例えば、通常の設計による画素
では飛込み電圧は２ｖ程度以下と考えてよいから、Ｖ１
１−Ｖｇｍ（＝Ｖｓｉｇｌ−Ｖｇｍ）は５ｖ程度に設定
すればＴＦＴはＯＦＦ状態を維持する。

【００１８】以上の実施例ではずれ時間ＴｓはＴｇのほ
ぼ１／２としているが、正確に１／２である場合は、書
き込みパルスと交流電圧パルスの立上り及び立ち下がり
は従来の半分のＴｇ／２のパルス幅を有するクロック信
号で与えることができるため、従来よりクロック信号数
を増やすことなしに駆動回路を形成できる。なお、回路
構成については後述する。

【００１９】図７はずれ時間ＴｓがＴｇより十分小さい
場合の実施例の駆動波形である。図７（ａ）は正極性書
き込み時の走査信号線の駆動波形、図７（ｂ）は負極性
書き込み時の走査信号線の駆動波形、図７（ｃ）は対向
電極の駆動波形である。この場合の画素電極の電位変化
は図１，図２，図３，図４と同様である。但し、本実施
例では、書き込みパルスが立ち下がった後で走査信号線
及び対向電極の電位が変化するまでの時間（ｔ４からｔ
５、あるいは、ｔ６からｔ７）が長い。このため、走査
信号線の遅延時間τｇｄ、τｇｄ′が長いパネルの場合
に好適である。但し、対向電極の電位が変化してから書
き込みが終了するまでの時間（ｔ３からｔ４、あるい
は、ｔ５からｔ６）が短いため、対向電極の電位の遅延
が短い方が好ましい。

【００２０】図８はずれ時間ＴｓがＴｇよりやや小さい
場合の実施例の駆動波形である。図８（ａ）は正極性書
き込み時の走査信号線の駆動波形、図８（ｂ）は負極性
書き込み時の走査信号線の駆動波形、図８（ｃ）は対向
電極の駆動波形である。この場合の画素電極の電位変化
は図１，図２，図３，図４と同様である。但し、本実施
例では、対向電極の電位が変化してから書き込みが終了
するまでの時間（ｔ３からｔ４、あるいは、ｔ５からｔ
６）が長いため、対向電極の電位の遅延時間τｃｄが長
い場合に好適である。但し、書き込みパルスが立ち下が
った後で走査信号線及び対向電極の電位が変化するまで
の時間（ｔ４からｔ５、あるいは、ｔ６からｔ７）が短
いため、走査信号線の遅延時間が短いパネルの方が好ま
しい。

【００２１】図９は走査信号線の中間電位パルス幅及び
対向電極の高電位パルス幅Ｔｇｍと、走査信号線の中間
電位パルス間隔及び対向電極の高電位パルス間隔Ｔｇｌ
が異なる場合の実施例を示している。図９（ａ）は正極
性書き込み時の走査信号線の駆動波形、図９（ｂ）は負
極性書き込み時の走査信号線の駆動波形、図９（ｃ）は
対向電極の駆動波形である。この場合の画素電極の電位
変化は図１，図２，図３，図４と同様である。Ｔｇｍ、
ＴｇｌはいずれもＴｇと異なるがこれらの和は２Ｔｇと
なっている。正極性書き込み時の中間電位パルス立上り
と書き込みパルス立上りのずれ時間をＴｓとすると、Ｔ
ｇｍはＴｓより大きく、Ｔｓ＋Ｔｇより小さくなるよう
に設定される。このように、本実施例ではパルス波形の
設定自由度が高い。ＴｇｍがＴｇより大きい場合は、走
査信号線の遅延時間が特に問題となる負極性側で走査信
号線と対向電極が電位変化するまでの時間が長いため、
走査信号線の遅延時間が長い場合に好適である。

【００２２】以上の実施例では対向電極は走査信号線の
交流電圧パルスと同期するため、これらは同一の信号源
で駆動できる。

【００２３】図１０，図１１は対向電極は走査信号線の
交流電圧パルスと同期しない場合の実施例を示してい
る。ここでは正極性書き込みの波形のみを図１，図２と
同様に示している。すなわち、図１０（ａ）は今注目し
ている画素の前段の走査信号線の波形、図１０（ｂ）は
今注目している画素の走査信号線の波形、図１０（ｃ）
は対向電極の波形、図１０（ｄ）は映像信号線の波形、
図１１（ｅ）は画素電極の波形を示している。前述の実
施例と異なる点は、対向電極の電圧変化が走査信号線交
流電圧パルスの電圧変化よりＴｇ−Ｔｓ以下の時間Ｔｆ
だけ進んで開始されることにある。この場合の画素電極
の電位変化を図１，図２と同様に図１１（ｅ）に示す。
まず、時刻ｔ１に前段の走査信号線に書き込みパルスが
加わると付加容量Ｃａｄｄによる容量結合により画素電
極の電位はＶ１からＶ２に増加する。次に、時刻ｔ２に
対向電極の電位がＶｃｏｍｌからＶｃｏｍｈに変化する
ため、液晶容量Ｃｌｃによる容量結合により画素電極の
電位はＶ３まで増加する。次に、時刻３に自段の走査信
号線がＶｇｌからＶｇｍに変化するため、ゲートソース
間寄生容量Ｃｇｓによる容量結合により画素電極の電位
はＶ４まで増加する。次に、時刻ｔ４に前段の走査信号
線の書き込みが終わり、ＶｇｈからＶｇｍへ電位が変化
すると画素電極の電位はＶ５まで低下する。これと同時
に自段の走査信号線はＶｇｍからＶｇｈに変化し、ＯＮ
状態となる。これによって正極性の書き込みが始まり、
画素電極の電位はＶ５から映像信号線の信号電圧Ｖｓｉ
ｇｈに近づき、書き込み時間Ｔｇ後の時刻ｔ７にはほぼ
Ｖ６＝Ｖｓｉｇｈとなる。対向電極の交流電圧パルスは
書き込み中の時刻ｔ５にはＶｃｏｍｈからＶｃｏｍｌに
変化する。時刻ｔ７には液晶に印加されている電圧はＶ
ｓｉｇｈとＶｃｏｍｌの電位差となる。時刻ｔ７に書き
込みが終了し走査信号線の電位はＶｇｈからVglに変化
する。この時、画素電極の電位はゲートソース間容量Ｃ
ｇｓによる容量結合によってＶ６からＶ７に変化する。
次に、時刻ｔ８に対向電極はＶｃｏｍｌからＶｃｏｍｈ
に変化する。この時、画素電極の電位は液晶容量Ｃｌｃ
による容量結合によりＶ８まで増加する。次に、時刻ｔ
９に前段及び自段の走査信号線はＶｇｌからＶｇｍに変
化するため、付加容量Ｃａｄｄおよびゲートソース間寄
生容量Ｃｇｓによる容量結合により画素電極の電位はＶ
９まで増加する。次に、時刻ｔ１０に対向電極はＶｃｏ
ｍｈからＶｃｏｍｌに変化するため、液晶容量Clcによ
る容量結合によりＶ１０まで減少する。次に、時刻ｔ１
１に前段及び自段の走査信号線はＶｇｍからＶｇｌに変
化するため、付加容量Ｃａｄｄおよびゲートソース間寄
生容量Ｃｇｓによる容量結合により画素電極の電位はＶ
１１(＝Ｖ７)まで減少する。以下、正極性の保持状態中
は走査信号線及び対向電極の交流的電圧変化に応じて画
素電極の電位はＶ７，Ｖ８，Ｖ９，Ｖ１０の間を変位す
る。ここで、前述までの実施例と大きく異なる点は、液
晶印加電圧は書き込み直後の値から変化することにあ
る。すなわち、時刻ｔ７からｔ８の間で書き込みパルス
遅延時間後の期間は前述までの実施例と同様に液晶印加
電圧は書き込み直後の値から変化しないが、時刻ｔ８か
らｔ９の間は対向電極のみ変化しているため液晶印加電
圧は書き込み直後の値からＶａ減少する。時刻ｔ９から
ｔ１０の間は走査信号線も変化しているため液晶印加電
圧は書き込み直後の値と同一になる。時刻ｔ１０からｔ
１１の間は対向電極のみ変化しているため液晶印加電圧
は書き込み直後の値からＶａ増加する。以下、同様の変
化を繰り返す。従って、保持状態中を平均化すると液晶
印加電圧は書き込み直後の値と同一になる。このため、
前述までの実施例と同様の効果がある。負極性について
も以上と同様な変化となる。また、本実施例の駆動法で
はずれ時間Ｔｓを小さく設定することにより走査信号線
の遅延及び対向電極の遅延があっても安定な電位変化が
得られる。また、対向電極を映像信号線の電位変化と同
期させれば対向電極を駆動するためのクロック信号を増
やす必要はない。

【００２４】以上のいずれの実施例においても正極性書
き込みと負極性書き込みが交互に行われるのはいうまで
もない。しかし、通常の表示装置の走査信号線数は４０
０，４８０，７６８，７８０，１０２４などのように偶
数になっている。このため交流電圧パルスを全走査信号
線に連続して印加し、最終ライン書き込み直後に第１ラ
イン書き込みを行う場合はフレームごとの正極，負極の
変換ができなくなる。そこで、本発明では図１２に示し
たように第１ラインの画素の付加電極に接続される第０
ラインにも同様な電圧を加え、総ライン数を奇数とする
ことによりフレームごとの正極，負極の変換を可能とす
る。無論、この他にも最終ライン書き込み後に帰線期間
を設けて、この時間中に調整することも可能である。

【００２５】図１３は本発明の走査信号線の波形を与え
るための走査信号線ドライバ回路の一実施例をブロック
単位で示したものである。この回路は通常の映像信号線
ドライバ回路とほとんど同様である。すなわち、３値以
上の電圧レベルを出力できる映像信号線ドライバを用い
れば本発明の走査信号線波形を得るのは容易である。図
１３でセレクタはＣＬ２の立ち下がりをカウントしてラ
ッチ回路（１）のラッチ信号を発生する。ラッチ回路
（１）では、他の記憶回路などに記憶されたか、あるい
は、他の制御回路から与えられる走査信号線波形のデー
タを取り込む。ラッチ回路（２）ではラッチ回路（１）
のデータをＣＬ１およびずれ時間Ｔｓ遅延されたＣＬ３
でラッチする。つぎにレベルシフタで液晶駆動電圧に昇
圧し、液晶駆動回路で３レベルのうち１レベルを選んで
出力する。ずれ時間Ｔｓが書き込み時間Ｔｇの１／２で
あればＣＬ１をＴｇ／２にすることにより駆動でき、遅
延回路及びＣＬ３は必要ない。この他にも前述の走査信
号線の波形を与える回路であればどのような構成でも適
用できるのはいうまでもない。また、ずれ時間Ｔｓはコ
ントローラなどに可変抵抗や可変容量などの調節可能な
機構部を設けて、これを調節する構造としたほうが好ま
しいであろう。

【００２６】

【発明の効果】以上述べてきたように本発明によれば付
加容量構成の画素で映像信号線ドライバの駆動電圧を下
げられるため、映像信号線ドライバの低コスト化、低消
費電力化が可能になり、また、ドライバの製造プロセス
として従来より微細なルールが適用できるためフルカラ
ー用の回路構成にしてもＩＣのチップサイズが大きくな
ることがない。

【００２７】また、走査信号線の書き込みパルスと交流
電圧パルスがずれているため、交流電圧パルスを印加し
て付加容量方式ライン反転駆動法を適用しても書き込み
パルス幅を縮小する必要がない。このため、高精細，大
型あるいは多色ＴＦＴパネルへ適用しても表示不良を生
ずることがない。

【図面の簡単な説明】

【図１】本発明の一実施例の駆動波形及び画素電極の電
位変化を示す図である。

【図２】本発明の一実施例の駆動波形及び画素電極の電
位変化を示す図である。

【図３】駆動波形及び画素電極の電位変化を示す図であ
る。

【図４】駆動波形及び画素電極の電位変化を示す図であ
る。

【図５】一画素の等価回路図である。

【図６】画素を複数個並べたTFTLCDの構成例を示す図で
ある。

【図７】本発明の他の実施例の駆動波形図である。

【図８】本発明の他の実施例の駆動波形図である。

【図９】本発明の他の実施例の駆動波形図である。

【図１０】本発明の他の実施例の駆動波形及び画素電極
の電位変化を示す図である。

【図１１】他の実施例の駆動電波形及び画素電極の電位
変化を示す図である。

【図１２】本発明の実施例の駆動波形を各ライン及び各
フレームについて全体像を示した図である。

【図１３】本発明の実施例の駆動波形を出力するドライ
バ回路の一実施例を示す図である。

【符号の説明】

３１０…ＴＦＴ、３１１…走査信号線、３１２…映像信
号線、３１３…液晶容量、３１４…付加容量、３１５…
画素電極、３１６…対向電極、３１７…前段の走査信号
線、３１８…ゲートソース間容量、３１９…ゲート電
極、３２０…ドレイン電極、３２１…ソースドレイン間
容量、４０１…走査側ドライバ、４０２…第０ラインの
走査信号線、４０３，４０４…映像信号線側ドライバ、
４０５…対向電極駆動回路、４０６…対向電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 根本 文明 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】走査信号線と、前記走査信号線にゲート電
   極が接続された薄膜トランジスタと、前記薄膜トランジ
   スタのドレイン電極に接続された映像信号線と、前記薄
   膜トランジスタのソース電極に接続された画素電極と、
   前記画素電極と前記走査信号線の前段の走査信号線との
   間に形成された付加容量素子と、前記ソース電極と対向
   電極との間に形成された液晶容量素子とからなる画素に
   おいて、走査信号線には書き込みパルスとこのパルス幅
   と同一のパルス幅及びパルス間隔の交流電圧パルスが印
   加され、前記書き込みパルスの立上り及び立下がりタイ
   ミングを前記交流電圧パルスの立上り及び立下がりタイ
   ミングから少なくとも書き込みパルス幅より短い時間ず
   らし、前記対向電極には前記交流電圧パルスと同一の交
   流電圧パルスが印加されていることを特徴とする液晶表
   示装置の駆動方法。
2. 【請求項２】書き込みパルスの立上り及び立下がりタイ
   ミングと交流電圧パルスの立上り及び立下がりタイミン
   グのずれ時間は書き込みパルス幅のほぼ１／２であるこ
   とを特徴とする請求項１記載の液晶表示装置の駆動方
   法。
3. 【請求項３】対向電極の交流電圧パルスと走査信号線の
   交流電圧パルスは同期して印加されていることを特徴と
   する請求項１又は請求項２記載の液晶表示装置の駆動方
   法。
4. 【請求項４】対向電極の交流電圧パルスは走査信号線の
   交流電圧パルスより、書き込みパルス幅からずれ時間を
   引いた時間より短い時間進んでいることを特徴とする請
   求項１又は請求項２記載の液晶表示装置の駆動方法。
5. 【請求項５】走査信号線は３個の電圧レベルを有し、正
   極性書き込みパルスの立上り時は中間電圧レベルから高
   電圧の書き込みパルス電圧レベルへ、正極性書き込みパ
   ルスの立下り時は高電圧の書き込みパルス電圧レベルか
   ら低電圧レベルへ変化し、負極性書き込みパルスの立上
   り時は低電圧レベルから高電圧の書き込みパルス電圧レ
   ベルへ、負極性書き込みパルスの立下り時は高電圧の書
   き込みパルス電圧レベルから中間電圧レベルへ変化する
   ことを特徴とする液晶表示装置の駆動方法。