JPH05210085A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH05210085A JPH05210085A JP4040271A JP4027192A JPH05210085A JP H05210085 A JPH05210085 A JP H05210085A JP 4040271 A JP4040271 A JP 4040271A JP 4027192 A JP4027192 A JP 4027192A JP H05210085 A JPH05210085 A JP H05210085A
- Authority
- JP
- Japan
- Prior art keywords
- display
- liquid crystal
- display device
- image data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 43
- 230000001360 synchronised effect Effects 0.000 claims abstract description 7
- 102100029968 Calreticulin Human genes 0.000 description 31
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 4
- 101000868045 Homo sapiens Uncharacterized protein C1orf87 Proteins 0.000 description 2
- 102100032994 Uncharacterized protein C1orf87 Human genes 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Selective Calling Equipment (AREA)
- Led Device Packages (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置の高精細表示での表示速度が、
ノーインターレース描画においてフリッカレス表示に十
分でない場合であっても、表示装置の電極等の構成を変
えることなく、高精細でフリッカレス表示を行い得る表
示制御装置を提供する。 【構成】 本表示制御装置５０は、ＶＲＡＭ，部分書き
替え表示制御部を具備する。ＷＳ（ホスト・コンピュー
タ）１が、動画表示における表示のばらけを防ぐため、
高速で描画される事象に対し、ＶＲＡＭに記憶した画像
データのうち、部分的にノーインターレースで書き替え
ると、部分書き替え表示制御部は、ＷＳ１が書き替えた
部分の画像データ及び同期信号に、その書き替えた部分
の表示位置を示すデータを付加し、ＣＲＴへの表示と同
期したタイミングで液晶表示装置３に供給する。
ノーインターレース描画においてフリッカレス表示に十
分でない場合であっても、表示装置の電極等の構成を変
えることなく、高精細でフリッカレス表示を行い得る表
示制御装置を提供する。 【構成】 本表示制御装置５０は、ＶＲＡＭ，部分書き
替え表示制御部を具備する。ＷＳ（ホスト・コンピュー
タ）１が、動画表示における表示のばらけを防ぐため、
高速で描画される事象に対し、ＶＲＡＭに記憶した画像
データのうち、部分的にノーインターレースで書き替え
ると、部分書き替え表示制御部は、ＷＳ１が書き替えた
部分の画像データ及び同期信号に、その書き替えた部分
の表示位置を示すデータを付加し、ＣＲＴへの表示と同
期したタイミングで液晶表示装置３に供給する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置用の表示
制御装置に関する。
制御装置に関する。
【０００２】
【従来の技術】従来からパーソナル・コンピュータ（以
下「ＰＣ」と省略する。）やワーク・ステーション（以
下「ＷＳ」と省略する。）に適用される表示装置として
は、冷陰極管表示装置（以下「ＣＲＴ」と省略する。）
が一般に用いられてきた。また、人間工学に基づき視覚
による理解を向上させるためウインド機能等のグラフィ
ック機能の拡充を図り、その実現に高解像度，大画面が
必要とされてきている。
下「ＰＣ」と省略する。）やワーク・ステーション（以
下「ＷＳ」と省略する。）に適用される表示装置として
は、冷陰極管表示装置（以下「ＣＲＴ」と省略する。）
が一般に用いられてきた。また、人間工学に基づき視覚
による理解を向上させるためウインド機能等のグラフィ
ック機能の拡充を図り、その実現に高解像度，大画面が
必要とされてきている。
【０００３】一方、その構成からくる軽量，薄型の優位
性によりＴＮ（Twisted Nematic ），ＳＴＮ（Super Tw
isted Nematic ）構造等の液晶表示装置が、近年、ラッ
プトップ型ＰＣ等に用いられるようになってきている。
また、このＴＮ及びＳＴＮ構造等の液晶表示装置は、高
解像度にするために走査線数を増加した場合に、表示コ
ントラストのマージンを確保するために急峻な電気光学
特性を有する液晶材料が必要となる。その液晶表示装置
の液晶材料としては、双安定性を有する強誘電性液晶が
知られている。
性によりＴＮ（Twisted Nematic ），ＳＴＮ（Super Tw
isted Nematic ）構造等の液晶表示装置が、近年、ラッ
プトップ型ＰＣ等に用いられるようになってきている。
また、このＴＮ及びＳＴＮ構造等の液晶表示装置は、高
解像度にするために走査線数を増加した場合に、表示コ
ントラストのマージンを確保するために急峻な電気光学
特性を有する液晶材料が必要となる。その液晶表示装置
の液晶材料としては、双安定性を有する強誘電性液晶が
知られている。
【０００４】また、現在知られている強誘電性液晶は、
その温度特性により動作温度が低い場合に、高精細表示
で十分な表示速度を持たないためにフリッカを生ずる
が、そのフリッカを防ぐため、高次のインターレース
（以下「マルチ・インターレース」という。）で描画を
行う方法が知られている。
その温度特性により動作温度が低い場合に、高精細表示
で十分な表示速度を持たないためにフリッカを生ずる
が、そのフリッカを防ぐため、高次のインターレース
（以下「マルチ・インターレース」という。）で描画を
行う方法が知られている。
【０００５】また、このマルチ・インターレース描画
は、動画表示する場合に、ポインテング・デバイス，ポ
ップ・アップ・メニュー及びスクロール等の表示の際
に、ばらけが起こり表示品位を損なうため、その表示の
ばらけを防ぐため、高速で描画される事象に対し、画面
を部分的にノーインターレースで書き替える方法が知ら
れている。
は、動画表示する場合に、ポインテング・デバイス，ポ
ップ・アップ・メニュー及びスクロール等の表示の際
に、ばらけが起こり表示品位を損なうため、その表示の
ばらけを防ぐため、高速で描画される事象に対し、画面
を部分的にノーインターレースで書き替える方法が知ら
れている。
【０００６】しかしながら、この部分書き替えの手法
は、液晶表示装置専用のハードウェア及びソフトウェア
を用いて実現するものであった。このため、従来、液晶
表示装置用の表示制御装置は、ホスト・コンピューター
のマザー・ボード上又は拡張スロットに装着され、ホス
ト・コンピューターの中央演算装置（以下「ＣＰＵ」と
省略する。）のアドレス・バス，データ・バス及び制御
信号ラインに直結され、液晶表示装置専用の独自のソフ
トウェア・ドライバを必要としていた。
は、液晶表示装置専用のハードウェア及びソフトウェア
を用いて実現するものであった。このため、従来、液晶
表示装置用の表示制御装置は、ホスト・コンピューター
のマザー・ボード上又は拡張スロットに装着され、ホス
ト・コンピューターの中央演算装置（以下「ＣＰＵ」と
省略する。）のアドレス・バス，データ・バス及び制御
信号ラインに直結され、液晶表示装置専用の独自のソフ
トウェア・ドライバを必要としていた。
【０００７】
【発明が解決しようとする課題】上述したように、従来
の液晶表示装置用の表示制御装置は、独自のソフトウェ
ア・ドライバを要するという問題があった。
の液晶表示装置用の表示制御装置は、独自のソフトウェ
ア・ドライバを要するという問題があった。
【０００８】そこで本発明は、上記事情に鑑みてなされ
たものであり、液晶表示装置の高精細表示での表示速度
が、ノーインターレース描画においてフリッカレス表示
に十分でない場合であっても、表示装置の電極等の構成
を変えることなく、高精細でフリッカレス表示を行い得
る表示制御装置を提供することを目的とする。
たものであり、液晶表示装置の高精細表示での表示速度
が、ノーインターレース描画においてフリッカレス表示
に十分でない場合であっても、表示装置の電極等の構成
を変えることなく、高精細でフリッカレス表示を行い得
る表示制御装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明は、ホスト・コンピュータから出
力された画像データをビデオ・メモリに記憶すると共
に、その画像データをラスタ走査方式で液晶表示装置に
表示する表示制御装置において、前記ビデオ・メモリに
記憶した画像データのうち、前記ホスト・コンピュータ
がノーインターレースで書き替えた部分の画像データ及
び同期信号に、その書き替えた部分の表示位置を示すデ
ータを付加し、冷陰極管表示装置への表示と同期したタ
イミングで前記液晶表示装置に供給する部分書き替え表
示制御部を有することを特徴とするものである。
に請求項１記載の発明は、ホスト・コンピュータから出
力された画像データをビデオ・メモリに記憶すると共
に、その画像データをラスタ走査方式で液晶表示装置に
表示する表示制御装置において、前記ビデオ・メモリに
記憶した画像データのうち、前記ホスト・コンピュータ
がノーインターレースで書き替えた部分の画像データ及
び同期信号に、その書き替えた部分の表示位置を示すデ
ータを付加し、冷陰極管表示装置への表示と同期したタ
イミングで前記液晶表示装置に供給する部分書き替え表
示制御部を有することを特徴とするものである。
【００１０】また、請求項２記載の発明は、請求項１記
載の発明において、前記表示位置を示すデータ，画像デ
ータ及び同期信号が冷陰極管表示装置の有効表示領域の
描画期間及び垂直ブランク期間中に前記液晶表示装置に
供給可能なものである。
載の発明において、前記表示位置を示すデータ，画像デ
ータ及び同期信号が冷陰極管表示装置の有効表示領域の
描画期間及び垂直ブランク期間中に前記液晶表示装置に
供給可能なものである。
【００１１】
【作用】請求項１記載の発明によれば、ホスト・コンピ
ュータが、動画表示における表示のばらけを防ぐため、
高速で描画される事象に対しビデオ・メモリに記憶した
画像データを部分的にノーインターレースで書き替える
と、部分書き替え表示制御部は、ホスト・コンピュータ
が書き替えた部分の画像データ及び同期信号に、その書
き替えた部分の表示位置を示すデータを付加し、冷陰極
管表示装置への表示と同期したタイミングで液晶表示装
置に供給する。これにより、液晶表示装置の高精細表示
での表示速度が、ノーインターレース描画においてフリ
ッカレス表示に十分でない場合であっても、表示装置の
電極等の構成を変えることなく、高精細でフリッカレス
表示を行い得る。
ュータが、動画表示における表示のばらけを防ぐため、
高速で描画される事象に対しビデオ・メモリに記憶した
画像データを部分的にノーインターレースで書き替える
と、部分書き替え表示制御部は、ホスト・コンピュータ
が書き替えた部分の画像データ及び同期信号に、その書
き替えた部分の表示位置を示すデータを付加し、冷陰極
管表示装置への表示と同期したタイミングで液晶表示装
置に供給する。これにより、液晶表示装置の高精細表示
での表示速度が、ノーインターレース描画においてフリ
ッカレス表示に十分でない場合であっても、表示装置の
電極等の構成を変えることなく、高精細でフリッカレス
表示を行い得る。
【００１２】請求項２記載の発明によれば、書き替えた
部分の表示位置を示すデータ，画像データ及び同期信号
を冷陰極管表示装置の有効表示領域の描画期間及び垂直
ブランク期間中に液晶表示装置に供給し得るので、液晶
表示装置において円滑な描画を行うことが可能となる。
部分の表示位置を示すデータ，画像データ及び同期信号
を冷陰極管表示装置の有効表示領域の描画期間及び垂直
ブランク期間中に液晶表示装置に供給し得るので、液晶
表示装置において円滑な描画を行うことが可能となる。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して詳述
する。
する。
【００１４】図１は本発明の一実施例の表示制御装置５
０の適用例を示す表示システムの一構成図である。同図
に示す表示システムは、ホスト・コンピュータとしての
ワークステーション（以下「ＷＳ」と省略する。）１に
バス・インターフェース２を介して表示制御装置５０が
接続され、この表示制御装置５０に液晶表示装置３が接
続されている。
０の適用例を示す表示システムの一構成図である。同図
に示す表示システムは、ホスト・コンピュータとしての
ワークステーション（以下「ＷＳ」と省略する。）１に
バス・インターフェース２を介して表示制御装置５０が
接続され、この表示制御装置５０に液晶表示装置３が接
続されている。
【００１５】前記ＷＳ１は、拡張スロットを備え、ＷＳ
１内のＣＰＵ（中央処理装置）からアドレス情報，画像
データ及び制御信号をバス・インターフェース２に供給
するものである。
１内のＣＰＵ（中央処理装置）からアドレス情報，画像
データ及び制御信号をバス・インターフェース２に供給
するものである。
【００１６】前記バス・インターフェース２は、ＷＳ１
と後述する表示制御装置５０内のＣＲＴＣ（ＧＳＰ）５
８とのインターフェースとして従来から用いられている
デコーダ及びデータ・トランシーバ等から構成されてい
る。
と後述する表示制御装置５０内のＣＲＴＣ（ＧＳＰ）５
８とのインターフェースとして従来から用いられている
デコーダ及びデータ・トランシーバ等から構成されてい
る。
【００１７】図４は前記液晶表示装置３の構成図であ
る。また、同図中（Ｅ）は、後述する図２中の（Ｅ）に
接続されることを示している。同図中の各記号は、表１
に示すように、表示制御装置５０と液晶表示装置３の駆
動コントローラ９０（後述）とを接続する信号線の名称
を示すものであり、その機能は同表に示す通りである。
（以下余白）
る。また、同図中（Ｅ）は、後述する図２中の（Ｅ）に
接続されることを示している。同図中の各記号は、表１
に示すように、表示制御装置５０と液晶表示装置３の駆
動コントローラ９０（後述）とを接続する信号線の名称
を示すものであり、その機能は同表に示す通りである。
（以下余白）
【００１８】
【表１】 図４に示す液晶表示装置３は、駆動コントローラ９０，
温度センサ１１３，コモン・ドライバ１１０，セグメン
ト・ドライバ１１１，１１２，電源コントローラ１００
及び表示器１３０を具備している。
温度センサ１１３，コモン・ドライバ１１０，セグメン
ト・ドライバ１１１，１１２，電源コントローラ１００
及び表示器１３０を具備している。
【００１９】駆動コントローラ９０は、１０２４×５１
２０ドットに対応できるように構成されており、枠１４
０，コモン・ドライバ１１０及びセグメント・ドライバ
１１１，１１２の駆動を行うものである。また、駆動コ
ントローラ９０は、温度センサ１１３からの温度情報に
よりＣＲＴと同一タイミングで供給されるデジタル画像
データをマルチ・インターレースの描画のために間引い
た後、コモン・ドライバ１１０及びセグメント・ドライ
バ１１１，１１２に供給するようになっている。
２０ドットに対応できるように構成されており、枠１４
０，コモン・ドライバ１１０及びセグメント・ドライバ
１１１，１１２の駆動を行うものである。また、駆動コ
ントローラ９０は、温度センサ１１３からの温度情報に
よりＣＲＴと同一タイミングで供給されるデジタル画像
データをマルチ・インターレースの描画のために間引い
た後、コモン・ドライバ１１０及びセグメント・ドライ
バ１１１，１１２に供給するようになっている。
【００２０】温度センサ１１３は、表示器１３０の適切
な位置に設けられ、強誘電性液晶の駆動では非常に重要
である温度情報を駆動コントローラ９０へ供給するもの
である。
な位置に設けられ、強誘電性液晶の駆動では非常に重要
である温度情報を駆動コントローラ９０へ供給するもの
である。
【００２１】表示器１３０は、双安定性を有する強誘電
性液晶からなり、２枚の走査線取り出し電極に接続され
たＩＴＯ等の透明電極を設けたガラス板の間に双安定状
態を有する強誘電性の液晶を封入し、偏光板をクロスニ
コルに配置してある。画素は、走査線電極１０２４本及
び情報線電極２５６０本の１０２４×２５６０ドットで
構成されている。また、表示器１３０の画素は、コモン
・ドライバ１１０及びセグメント・ドライバ１１１，１
１２に供給された駆動波形によって生じた電界で駆動さ
れ、「明」状態又は「暗」状態で表示されるようになっ
ている。
性液晶からなり、２枚の走査線取り出し電極に接続され
たＩＴＯ等の透明電極を設けたガラス板の間に双安定状
態を有する強誘電性の液晶を封入し、偏光板をクロスニ
コルに配置してある。画素は、走査線電極１０２４本及
び情報線電極２５６０本の１０２４×２５６０ドットで
構成されている。また、表示器１３０の画素は、コモン
・ドライバ１１０及びセグメント・ドライバ１１１，１
１２に供給された駆動波形によって生じた電界で駆動さ
れ、「明」状態又は「暗」状態で表示されるようになっ
ている。
【００２２】電源コントローラ１００は、駆動コントロ
ーラ９０より設定される信号に基づき、入力電源を適切
に変圧してコモン・ドライバ１１０及びセグメント・ド
ライバ１１１，１１２に供給するものである。
ーラ９０より設定される信号に基づき、入力電源を適切
に変圧してコモン・ドライバ１１０及びセグメント・ド
ライバ１１１，１１２に供給するものである。
【００２３】セグメント・ドライバ１１１，１１２及び
コモン・ドライバ１１０は、電源コントローラ１００か
ら供給された電圧を表示器１３０の電極へ印加するもの
である。
コモン・ドライバ１１０は、電源コントローラ１００か
ら供給された電圧を表示器１３０の電極へ印加するもの
である。
【００２４】前記表示制御装置５０は、１０２４×５１
２０ドットに対応できるように構成され、液晶表示装置
３の表示器１３０へマルチ・インターレースで描画する
際に、同期信号，クロック信号，表示データ，イネーブ
ル信号及び画像データを液晶表示装置３の駆動コントロ
ーラ９０へ供給し、一方、部分書き替える際は、駆動コ
ントローラ９０から表示器１３０の書き込み速度以下で
水平同期信号に同期したＣＲＴ１Ｈの整数倍の外部同期
信号が供給され、走査線アドレス及び画像データを駆動
コントローラ９０へ供給するものである。
２０ドットに対応できるように構成され、液晶表示装置
３の表示器１３０へマルチ・インターレースで描画する
際に、同期信号，クロック信号，表示データ，イネーブ
ル信号及び画像データを液晶表示装置３の駆動コントロ
ーラ９０へ供給し、一方、部分書き替える際は、駆動コ
ントローラ９０から表示器１３０の書き込み速度以下で
水平同期信号に同期したＣＲＴ１Ｈの整数倍の外部同期
信号が供給され、走査線アドレス及び画像データを駆動
コントローラ９０へ供給するものである。
【００２５】更にこの表示制御装置５０の構成を図２及
び図３を参照して説明する。図２及び図３は表示制御装
置５０の構成図である。図２及び図３中の符号（Ａ），
（Ｂ），（Ｃ），（Ｄ）は、互いにその位置で接続され
ることを示している。図２及び図３に示す表示制御装置
５０は、ＣＲＴ表示制御を行うＣＲＴ表示制御部４０
と、部分書き替え表示制御を行う部分書き替え表示制御
部６０とを具備している。
び図３を参照して説明する。図２及び図３は表示制御装
置５０の構成図である。図２及び図３中の符号（Ａ），
（Ｂ），（Ｃ），（Ｄ）は、互いにその位置で接続され
ることを示している。図２及び図３に示す表示制御装置
５０は、ＣＲＴ表示制御を行うＣＲＴ表示制御部４０
と、部分書き替え表示制御を行う部分書き替え表示制御
部６０とを具備している。
【００２６】前記ＣＲＴ表示制御部４０は、当該装置５
０の各部を図９に示す制御手順に従って制御するＭＰＵ
５７（処理部）と、シリアル・レジスタを具備しＷＳ１
からバス・インターフェース２を介して出力された画像
データを記憶するビデオ・メモリとしてのＶＲＡＭ５１
と、ＣＢＬＮＫ信号，ＨＢＬＮＫ信号，ＨＳＹＮＣ信
号，ＶＳＹＮＣ信号を出力するＣＲＴＣ５８と、シリア
ルデータをピクセルデータに変換するＳ／Ｐ変換回路６
１と、トライ・ステート６２と、２分周回路８４と、シ
リアル・クロック発生器７７と、ＭＰＵ５７が実行する
図９に示す制御手順を記憶するメモリＲＯＭ７０とを具
備している。
０の各部を図９に示す制御手順に従って制御するＭＰＵ
５７（処理部）と、シリアル・レジスタを具備しＷＳ１
からバス・インターフェース２を介して出力された画像
データを記憶するビデオ・メモリとしてのＶＲＡＭ５１
と、ＣＢＬＮＫ信号，ＨＢＬＮＫ信号，ＨＳＹＮＣ信
号，ＶＳＹＮＣ信号を出力するＣＲＴＣ５８と、シリア
ルデータをピクセルデータに変換するＳ／Ｐ変換回路６
１と、トライ・ステート６２と、２分周回路８４と、シ
リアル・クロック発生器７７と、ＭＰＵ５７が実行する
図９に示す制御手順を記憶するメモリＲＯＭ７０とを具
備している。
【００２７】前記部分書き替え表示制御部６０は、部分
書き替え回路５２と、ＳＲＡＭ５４の第２のレジスタ５
４ｂに記憶する動作が終了したかをチェックするアクセ
ス・アドレス検出回路５３と、所定期間にＷＳ１からＶ
ＲＡＭ５１へ更新のあった走査アドレスを検出すると共
に（図８参照）、第１のレジスタ５４ａ及び第２のレジ
スタ５４ｂを備え走査アドレス情報を記憶するＳＲＡＭ
５４と、所定期間にＳＲＡＭ５４の第２のレジスタ５４
ｂから読み込んだ走査アドレス情報からブロック・ナン
バ，スタート・アドレス等のアドレス情報を算出するパ
ラメータ算出回路５５と、第１のスタック５６ａ及び第
２のスタック５６ｂを備えブロック・ナンバ，スタート
・アドレス等のアドレス情報を記憶するアドレス情報メ
モリとしてのＦＩＦＯメモリ５６と、クロック発生器５
９と、２分周回路８４とを具備している。
書き替え回路５２と、ＳＲＡＭ５４の第２のレジスタ５
４ｂに記憶する動作が終了したかをチェックするアクセ
ス・アドレス検出回路５３と、所定期間にＷＳ１からＶ
ＲＡＭ５１へ更新のあった走査アドレスを検出すると共
に（図８参照）、第１のレジスタ５４ａ及び第２のレジ
スタ５４ｂを備え走査アドレス情報を記憶するＳＲＡＭ
５４と、所定期間にＳＲＡＭ５４の第２のレジスタ５４
ｂから読み込んだ走査アドレス情報からブロック・ナン
バ，スタート・アドレス等のアドレス情報を算出するパ
ラメータ算出回路５５と、第１のスタック５６ａ及び第
２のスタック５６ｂを備えブロック・ナンバ，スタート
・アドレス等のアドレス情報を記憶するアドレス情報メ
モリとしてのＦＩＦＯメモリ５６と、クロック発生器５
９と、２分周回路８４とを具備している。
【００２８】前記部分書き替え回路５２は、以下に示す
如くＶＲＡＭ５１から部分書き替えの画像データを読み
出すようになっている。その読み書きタイミングについ
て図５及び図６を参照して説明する。図５はＣＲＴ表示
期間中の部分書き替えデータの読み込みタイミングを示
す図、図６はＣＲＴ非表示期間中の部分書き替えデータ
の読み込みタイミングを示す図である。部分書き替えの
画像データをＶＲＡＭ５１より読み出す動作は、２種類
ある。その動作は、部分書き替え回路５２が、部分書き
替えの画像データをＶＲＡＭ５１より読み出す時のＣＲ
ＴＣ５８の動作状態によって決定される。
如くＶＲＡＭ５１から部分書き替えの画像データを読み
出すようになっている。その読み書きタイミングについ
て図５及び図６を参照して説明する。図５はＣＲＴ表示
期間中の部分書き替えデータの読み込みタイミングを示
す図、図６はＣＲＴ非表示期間中の部分書き替えデータ
の読み込みタイミングを示す図である。部分書き替えの
画像データをＶＲＡＭ５１より読み出す動作は、２種類
ある。その動作は、部分書き替え回路５２が、部分書き
替えの画像データをＶＲＡＭ５１より読み出す時のＣＲ
ＴＣ５８の動作状態によって決定される。
【００２９】第１の動作は、図５に示すように、ＣＲＴ
表示で有効表示期間中すなわち垂直ブランク（ＨＢＬＮ
Ｋ）信号がハイ・レベルの時のＶＲＡＭ５１からの読み
出しである。この状態の時、ＣＲＴＣ５８は、ＲＡＳ，
ＣＡＳ，ＴＲＱＥ，ＷＥ及びアドレス・バスを制御し、
ＨＢＬＮＫ信号がロー・レベルの間にＶＲＡＭ５１に画
面リフレッシュ用の画像データを読み出す。前記画面リ
フレッシュのタイミングは、図５の「ＣＲＴＣからＶＲ
ＡＭへのアクセス」の括弧で示されている。ＨＢＬＮＫ
信号が、ロー・レベルになったＴｇ後にＶＲＡＭ５１の
シリアル・レジスタへの読み出しサイクルが始まってい
る。部分書き替えの場合は、前記サイクル完了Ｔａ後に
ＶＲＡＭ５１内のシリアル・レジスタへ再度読み出しを
行っている。この部分書き替え回路５２のＶＲＡＭ読み
出しタイミングは、図５の「部分書き替え回路からＶＲ
ＡＭへのアクセス」の括弧で示されている。ＲＡＳ，Ｃ
ＡＳ，ＴＲＱＥ，ＷＥ及びアドレス・バスの制御は、前
記リフレッシュと同等のタイミングで行われる。ＡＤＲ
ＭＰＸ信号は、アドレス・バスの結線をロウ・アドレス
とタップ・ポイントで切り換えるタイミング信号であ
る。ＧＩ信号は、ＣＲＴＣ５８がＶＲＡＭ５１のリフレ
ッシュ動作を行うことをペンディングするための信号で
ある。以上の制御でＣＲＴＣ５８の通常の画面リフレッ
シュの画像データの代わりに、部分書き換えデータを読
み出すことが可能となる。
表示で有効表示期間中すなわち垂直ブランク（ＨＢＬＮ
Ｋ）信号がハイ・レベルの時のＶＲＡＭ５１からの読み
出しである。この状態の時、ＣＲＴＣ５８は、ＲＡＳ，
ＣＡＳ，ＴＲＱＥ，ＷＥ及びアドレス・バスを制御し、
ＨＢＬＮＫ信号がロー・レベルの間にＶＲＡＭ５１に画
面リフレッシュ用の画像データを読み出す。前記画面リ
フレッシュのタイミングは、図５の「ＣＲＴＣからＶＲ
ＡＭへのアクセス」の括弧で示されている。ＨＢＬＮＫ
信号が、ロー・レベルになったＴｇ後にＶＲＡＭ５１の
シリアル・レジスタへの読み出しサイクルが始まってい
る。部分書き替えの場合は、前記サイクル完了Ｔａ後に
ＶＲＡＭ５１内のシリアル・レジスタへ再度読み出しを
行っている。この部分書き替え回路５２のＶＲＡＭ読み
出しタイミングは、図５の「部分書き替え回路からＶＲ
ＡＭへのアクセス」の括弧で示されている。ＲＡＳ，Ｃ
ＡＳ，ＴＲＱＥ，ＷＥ及びアドレス・バスの制御は、前
記リフレッシュと同等のタイミングで行われる。ＡＤＲ
ＭＰＸ信号は、アドレス・バスの結線をロウ・アドレス
とタップ・ポイントで切り換えるタイミング信号であ
る。ＧＩ信号は、ＣＲＴＣ５８がＶＲＡＭ５１のリフレ
ッシュ動作を行うことをペンディングするための信号で
ある。以上の制御でＣＲＴＣ５８の通常の画面リフレッ
シュの画像データの代わりに、部分書き換えデータを読
み出すことが可能となる。
【００３０】第２の動作は、図６に示すように、ＣＲＴ
表示で非表示期間中すなわち垂直ブランク信号がロー・
レベルの時である。この状態の時、ＣＲＴＣ５８は、Ｖ
ＲＡＭ５１の画像データの読み出しを行わない。部分書
き替えが、この期間にアクティブの場合は、ＨＢＬＮＫ
信号がロー・レベルになったＴａ後にＶＲＡＭ５１内の
シリアル・レジスタへの読み出しサイクルが始まってい
る。部分書き替え回路５２のＶＲＡＭ読み出しタイミン
グは、図６の「部分書き替え回路からＶＲＡＭへのアク
セス」の括弧で示されている。ＲＡＳ，ＣＡＳ，ＴＲＱ
Ｅ，ＷＥ及びアドレス・バスのタイミングは、有効表示
期間中の部分書き込み用の画像データ読み込み時と同様
である。ＡＤＲＭＰＸ信号は、アドレス・バスの結線を
ロー・アドレスとタップ・ポイントで切り換えるタイミ
ング信号である。以上の制御でＣＲＴの場合には、表示
を行わない垂直帰線期間にも表示器１３０へ画像データ
を供給することを可能としている。
表示で非表示期間中すなわち垂直ブランク信号がロー・
レベルの時である。この状態の時、ＣＲＴＣ５８は、Ｖ
ＲＡＭ５１の画像データの読み出しを行わない。部分書
き替えが、この期間にアクティブの場合は、ＨＢＬＮＫ
信号がロー・レベルになったＴａ後にＶＲＡＭ５１内の
シリアル・レジスタへの読み出しサイクルが始まってい
る。部分書き替え回路５２のＶＲＡＭ読み出しタイミン
グは、図６の「部分書き替え回路からＶＲＡＭへのアク
セス」の括弧で示されている。ＲＡＳ，ＣＡＳ，ＴＲＱ
Ｅ，ＷＥ及びアドレス・バスのタイミングは、有効表示
期間中の部分書き込み用の画像データ読み込み時と同様
である。ＡＤＲＭＰＸ信号は、アドレス・バスの結線を
ロー・アドレスとタップ・ポイントで切り換えるタイミ
ング信号である。以上の制御でＣＲＴの場合には、表示
を行わない垂直帰線期間にも表示器１３０へ画像データ
を供給することを可能としている。
【００３１】また、部分書き替え回路５２は、部分書き
替え時に、図７に示す出力フォーマットで画像データを
出力するようになっている。すなわち、表示器１３０の
画素構成は２５６０×１０２４であり、その画像データ
はＤ０乃至Ｄ２５５９で示される。前記データは、１６
ビットの走査アドレスＡ０乃至Ａ１５が付加され、１６
ビット幅の信号線ＰＤ０乃至ＰＤ１５によって表示制御
装置５０から駆動コントローラ９０へ供給される。これ
らの信号は、ＦＣＬＫ信号に同期して送出される。ま
た、先頭のアドレス・データＡ０乃至Ａ１５の送出に同
期してＡＨ／ＤＬのパルス信号が、駆動コントローラ９
０に供給される。この１ラインの画像データの送出タイ
ミングは、ＣＲＴのＨＳＹＮＣ信号と同期している。
替え時に、図７に示す出力フォーマットで画像データを
出力するようになっている。すなわち、表示器１３０の
画素構成は２５６０×１０２４であり、その画像データ
はＤ０乃至Ｄ２５５９で示される。前記データは、１６
ビットの走査アドレスＡ０乃至Ａ１５が付加され、１６
ビット幅の信号線ＰＤ０乃至ＰＤ１５によって表示制御
装置５０から駆動コントローラ９０へ供給される。これ
らの信号は、ＦＣＬＫ信号に同期して送出される。ま
た、先頭のアドレス・データＡ０乃至Ａ１５の送出に同
期してＡＨ／ＤＬのパルス信号が、駆動コントローラ９
０に供給される。この１ラインの画像データの送出タイ
ミングは、ＣＲＴのＨＳＹＮＣ信号と同期している。
【００３２】次に、前記部分書き替え表示制御部６０の
作用を、図８の部分書き替えのタイミングを示す図をも
参照し、図９の制御フローに従って説明する。
作用を、図８の部分書き替えのタイミングを示す図をも
参照し、図９の制御フローに従って説明する。
【００３３】アクセス・ドライバ検出回路５３が、ＷＳ
１からＶＲＡＭ５１へ更新のあった走査アドレスを検出
（図８参照）し、ＳＲＡＭ５４の第２のレジスタ５４ｂ
に記憶する動作が終了したかチェックする（Ｓ１）。Ｙ
ＥＳの場合は次にステップＳ２へ、ＮＯの場合は後述す
るステップＳ９へ分岐する。
１からＶＲＡＭ５１へ更新のあった走査アドレスを検出
（図８参照）し、ＳＲＡＭ５４の第２のレジスタ５４ｂ
に記憶する動作が終了したかチェックする（Ｓ１）。Ｙ
ＥＳの場合は次にステップＳ２へ、ＮＯの場合は後述す
るステップＳ９へ分岐する。
【００３４】ステップＳ２は、以下の手順で実行され
る。まずＳＲＡＭ５４は、更新アドレスに１をセットす
るフラグ・アクセスを行うことにより、同一アドレスの
アクセスは、畳み込まれて記憶される。パラメータ算出
回路５５は、２分周回路８４のハイ・レベルの期間にな
るとＳＲＡＭ５４の第２のレジスタ５４ｂに記憶した走
査アドレス情報を読み込む。次にパラメータ算出回路５
５は、前記走査アドレス情報からブロック・ナンバ，ス
タート・アドレス，エンド・アドレス，ライン・ナンバ
及びトータル・ライン・ナンバを算出し、ＦＩＦＯメモ
リ５６の第２のスタック５６ｂに書き込む。このステッ
プＳ２では、以上の動作が完了したかチェックを行う。
る。まずＳＲＡＭ５４は、更新アドレスに１をセットす
るフラグ・アクセスを行うことにより、同一アドレスの
アクセスは、畳み込まれて記憶される。パラメータ算出
回路５５は、２分周回路８４のハイ・レベルの期間にな
るとＳＲＡＭ５４の第２のレジスタ５４ｂに記憶した走
査アドレス情報を読み込む。次にパラメータ算出回路５
５は、前記走査アドレス情報からブロック・ナンバ，ス
タート・アドレス，エンド・アドレス，ライン・ナンバ
及びトータル・ライン・ナンバを算出し、ＦＩＦＯメモ
リ５６の第２のスタック５６ｂに書き込む。このステッ
プＳ２では、以上の動作が完了したかチェックを行う。
【００３５】前記ステップＳ２で所定の動作が終了する
と、ＭＰＵ５７が、前記パラメータ算出回路５５の算出
したブロック・ナンバをＦＩＦＯメモリ５６内の第２の
スタック５６ｂから読み込む（Ｓ３）。次に、ＭＰＵ５
７が、前記パラメータ算出回路５５の算出したブロック
・ナンバをＦＩＦＯメモリ５６内の第１のスタック５６
ａから読み込む（Ｓ４）。そして、ＭＰＵ５７が前記ス
テップＳ３及びＳ４で読み込んだ第１及び第２のスタッ
ク５７ａ，５７ｂの両ブロック・ナンバを比較すること
によりスタック５７ａ，５７ｂ内に記憶されたアドレス
の数の差を知る（Ｓ５）。
と、ＭＰＵ５７が、前記パラメータ算出回路５５の算出
したブロック・ナンバをＦＩＦＯメモリ５６内の第２の
スタック５６ｂから読み込む（Ｓ３）。次に、ＭＰＵ５
７が、前記パラメータ算出回路５５の算出したブロック
・ナンバをＦＩＦＯメモリ５６内の第１のスタック５６
ａから読み込む（Ｓ４）。そして、ＭＰＵ５７が前記ス
テップＳ３及びＳ４で読み込んだ第１及び第２のスタッ
ク５７ａ，５７ｂの両ブロック・ナンバを比較すること
によりスタック５７ａ，５７ｂ内に記憶されたアドレス
の数の差を知る（Ｓ５）。
【００３６】このステップＳ５の判定がＹＥＳの場合
は、次のステップＳ６が実行される。その手順は、まず
ＭＰＵ５７がＰＨ／ＲＬ信号線をハイ・レベルにして駆
動コントローラ９０に書き込みを指示する。続いて駆動
コントローラ９０は、表示器１３０の液晶応答速度以下
で水平同期信号に同期したタイミングでＢＵＳＹ信号線
をロー・レベルにして、走査線アドレス情報及び画像デ
ータを表示制御装置５０に要求する。部分替え回路５２
は、部分書き替えの画像データをＶＲＡＭ５１より読み
出す。この動作は、ＣＲＴＣ５８の動作状態により決定
され、ＣＲＴ表示で有効表示期間中すなわち垂直ブラン
ク信号が、ハイ・レベルの時と、非表示期間中すなわち
垂直ブランク信号がロー・レベルの時で異なる。前記垂
直ブランク信号は、ＣＲＴＣ５８から供給されるＣＢＬ
ＮＫ信号から判断される。ＣＲＴＣ５８から供給された
ＣＢＬＮＫ信号の垂直ブランク期間がハイ・レベルすな
わちＣＲＴの有効表示期間の場合、ＣＲＴＣ５８が、Ｃ
ＲＴ表示のため水平ブランク期間にＶＲＡＭ５１から１
ライン分の画像データをＶＲＡＭ５１内のシリアル・レ
ジスタへ読み出す。この動作が完了した後、部分書き替
え回路５２は、トライ・ステート６２をディセーブルに
し、部分書き替えデータを示すアドレス情報をＶＲＡＭ
５１に供給することにより、ＶＲＡＭ５１内のシリアル
・レジスタに新たに画像データを読み出す。ＣＲＴＣ５
８から供給されたＣＢＬＮＫ信号の垂直ブランク期間が
ロー・レベルの場合は、部分書き替え回路５２は、ＣＲ
ＴＣ５８から供給されるＨＢＬＮＫ信号に基づき水平非
表示期間中にトライ・ステート６２をディセーブルに
し、部分書き替えデータを示すアドレス情報をＶＲＡＭ
５１に供給することにより、ＶＲＡＭ５１内のシリアル
・レジスタに画像データを読み出す。ＶＲＡＭ５１内の
シリアル・レジスタに読み出された画像データは、ＭＰ
Ｕ５７から供給される走査線アドレスを先頭にシリアル
・クロック発生器７７により８ピクセル（２ビット／ピ
クセル）づつ読み出され、駆動コントローラ９０に供給
される。以上の動作でＳＲＡＭ５４内の第１のレジスタ
５４ａで検出されたアドレス情報の内容が、表示器１３
０へ描画される。
は、次のステップＳ６が実行される。その手順は、まず
ＭＰＵ５７がＰＨ／ＲＬ信号線をハイ・レベルにして駆
動コントローラ９０に書き込みを指示する。続いて駆動
コントローラ９０は、表示器１３０の液晶応答速度以下
で水平同期信号に同期したタイミングでＢＵＳＹ信号線
をロー・レベルにして、走査線アドレス情報及び画像デ
ータを表示制御装置５０に要求する。部分替え回路５２
は、部分書き替えの画像データをＶＲＡＭ５１より読み
出す。この動作は、ＣＲＴＣ５８の動作状態により決定
され、ＣＲＴ表示で有効表示期間中すなわち垂直ブラン
ク信号が、ハイ・レベルの時と、非表示期間中すなわち
垂直ブランク信号がロー・レベルの時で異なる。前記垂
直ブランク信号は、ＣＲＴＣ５８から供給されるＣＢＬ
ＮＫ信号から判断される。ＣＲＴＣ５８から供給された
ＣＢＬＮＫ信号の垂直ブランク期間がハイ・レベルすな
わちＣＲＴの有効表示期間の場合、ＣＲＴＣ５８が、Ｃ
ＲＴ表示のため水平ブランク期間にＶＲＡＭ５１から１
ライン分の画像データをＶＲＡＭ５１内のシリアル・レ
ジスタへ読み出す。この動作が完了した後、部分書き替
え回路５２は、トライ・ステート６２をディセーブルに
し、部分書き替えデータを示すアドレス情報をＶＲＡＭ
５１に供給することにより、ＶＲＡＭ５１内のシリアル
・レジスタに新たに画像データを読み出す。ＣＲＴＣ５
８から供給されたＣＢＬＮＫ信号の垂直ブランク期間が
ロー・レベルの場合は、部分書き替え回路５２は、ＣＲ
ＴＣ５８から供給されるＨＢＬＮＫ信号に基づき水平非
表示期間中にトライ・ステート６２をディセーブルに
し、部分書き替えデータを示すアドレス情報をＶＲＡＭ
５１に供給することにより、ＶＲＡＭ５１内のシリアル
・レジスタに画像データを読み出す。ＶＲＡＭ５１内の
シリアル・レジスタに読み出された画像データは、ＭＰ
Ｕ５７から供給される走査線アドレスを先頭にシリアル
・クロック発生器７７により８ピクセル（２ビット／ピ
クセル）づつ読み出され、駆動コントローラ９０に供給
される。以上の動作でＳＲＡＭ５４内の第１のレジスタ
５４ａで検出されたアドレス情報の内容が、表示器１３
０へ描画される。
【００３７】一方、前記ステップＳ５の判定がＮＯの場
合は、ステップＳ７が実行される。その手順は、前記ス
テップＳ６と同様である。異なるのは、その動作により
ＳＲＡＭ５４内の第２のレジスタ５４ｂで検出されたア
ドレス情報の内容が、表示器１３０へ描画されることで
ある。
合は、ステップＳ７が実行される。その手順は、前記ス
テップＳ６と同様である。異なるのは、その動作により
ＳＲＡＭ５４内の第２のレジスタ５４ｂで検出されたア
ドレス情報の内容が、表示器１３０へ描画されることで
ある。
【００３８】前記ＳＲＡＭ５４内のレジスタ５４ａ，５
４ｂで検出された全アドレス情報の内容が、表示器１３
０へ描画されたかチェックされる（Ｓ８）。このステッ
プＳ８でＮＯの場合は、全アドレス情報の内容が表示さ
れるまで前記ステップＳ５，Ｓ６，Ｓ８又は前記ステッ
プＳ５，Ｓ７，Ｓ８のループを繰り返す。全アドレス情
報の内容が、表示器１３０に表示された後、処理は前記
ステップＳ１に戻る。
４ｂで検出された全アドレス情報の内容が、表示器１３
０へ描画されたかチェックされる（Ｓ８）。このステッ
プＳ８でＮＯの場合は、全アドレス情報の内容が表示さ
れるまで前記ステップＳ５，Ｓ６，Ｓ８又は前記ステッ
プＳ５，Ｓ７，Ｓ８のループを繰り返す。全アドレス情
報の内容が、表示器１３０に表示された後、処理は前記
ステップＳ１に戻る。
【００３９】前記ステップＳ１の条件分岐でチェック結
果が、ＮＯの場合すなわち第２のレジスタ５４ｂのサン
プルがまだ終了していない場合は、第１のレジスタ５４
ａのサンプルが終了したかチェックを行う（Ｓ９）。こ
のステップＳ９の判定結果がＮＯの場合は再び前記ステ
ップＳ１に戻り、ＹＥＳの場合は次のステップＳ１０の
処理を行う。
果が、ＮＯの場合すなわち第２のレジスタ５４ｂのサン
プルがまだ終了していない場合は、第１のレジスタ５４
ａのサンプルが終了したかチェックを行う（Ｓ９）。こ
のステップＳ９の判定結果がＮＯの場合は再び前記ステ
ップＳ１に戻り、ＹＥＳの場合は次のステップＳ１０の
処理を行う。
【００４０】このステップＳ１０の処理は、前記ステッ
プＳ６と同様の手順で実行される。このステップＳ１０
の動作によりＳＲＡＭ５４内の第２のレジスタ５４ｂで
検出されたアドレス情報の内容が、表示器１３０へ描画
される。
プＳ６と同様の手順で実行される。このステップＳ１０
の動作によりＳＲＡＭ５４内の第２のレジスタ５４ｂで
検出されたアドレス情報の内容が、表示器１３０へ描画
される。
【００４１】ＳＲＡＭ５４内の第１のレジスタ５４ａで
検出された全アドレス情報の内容が表示器１３０へ描画
されかたチェックされる（Ｓ１１）。このステップＳ１
１でＮＯの場合は、全アドレス情報の内容が表示される
まで前記ステップＳ１０，Ｓ１１のループを繰り返す。
全アドレス情報の内容が表示器１３０に表示された後、
処理は前記ステップＳ１に戻る。
検出された全アドレス情報の内容が表示器１３０へ描画
されかたチェックされる（Ｓ１１）。このステップＳ１
１でＮＯの場合は、全アドレス情報の内容が表示される
まで前記ステップＳ１０，Ｓ１１のループを繰り返す。
全アドレス情報の内容が表示器１３０に表示された後、
処理は前記ステップＳ１に戻る。
【００４２】強制リフレッシュの例外処理として駆動コ
ントローラ９０からＣＲＥＦ信号がＭＰＵ５７に供給さ
れる。この信号は、表示器１３０に部分書き込みが続い
た場合に、アクセスされない走査ラインのコントラスト
が上がるため、強制的にマルチ・インターレースで画面
リフレッシュを行う信号である（Ｓ１２）。表示制御装
置５０は、ＣＲＥＦ信号を供給されるとＰＨ／ＲＬをロ
ー・レベルにしＣＲＴの表示タイミングで画像データを
駆動コントローラ９０へ供給する。このようにして部分
書き替え表示制御が行われる。
ントローラ９０からＣＲＥＦ信号がＭＰＵ５７に供給さ
れる。この信号は、表示器１３０に部分書き込みが続い
た場合に、アクセスされない走査ラインのコントラスト
が上がるため、強制的にマルチ・インターレースで画面
リフレッシュを行う信号である（Ｓ１２）。表示制御装
置５０は、ＣＲＥＦ信号を供給されるとＰＨ／ＲＬをロ
ー・レベルにしＣＲＴの表示タイミングで画像データを
駆動コントローラ９０へ供給する。このようにして部分
書き替え表示制御が行われる。
【００４３】このような上記構成の本実施例の表示制御
装置５０によれば、以下の効果を奏する。
装置５０によれば、以下の効果を奏する。
【００４４】(a) マルチ・インターレース描画を用いて
いるので、高精細表示におけるフリッカレス表示を行う
ことができる。
いるので、高精細表示におけるフリッカレス表示を行う
ことができる。
【００４５】(b) また、高速で移動する描画事象に対し
ては、画面を部分的にノーインターレースで書き替える
部分書き替えの手法により、高次のインターレースによ
る動画の表示のばらけを防ぐことができる。
ては、画面を部分的にノーインターレースで書き替える
部分書き替えの手法により、高次のインターレースによ
る動画の表示のばらけを防ぐことができる。
【００４６】(c) 従来のＣＲＴ表示制御装置が持つ（ビ
デオ・メモリ）及び画面リフレッシュ機能をそのまま用
い、部分書き替え機能を追加することによりＷＳ（ホス
ト・コンピュータ）１の画像データ書き込み，ＶＲＡＭ
５１のリフレッシュ，ＣＲＴビデオ・データ読み出し及
び部分書き替えのビデオ・データ読み出し操作をＶＲＡ
Ｍ５１のアビュートレーションにより行っているので、
液晶表示装置３に供給する画像データはＣＲＴの表示タ
イミングに等しくなり、ＷＳ１（ホスト・コンピュー
タ）から観た本表示制御装置５０は、従来のＣＲＴ表示
制御装置と同一となる。従って、液晶表示装置３のため
の特別のソフトウェア・ドライバが必要とされず、従来
から用いられているＣＲＴ表示制御装置のソフトフ ェ
ア・ドライバをそのまま用いることが可能となる。
デオ・メモリ）及び画面リフレッシュ機能をそのまま用
い、部分書き替え機能を追加することによりＷＳ（ホス
ト・コンピュータ）１の画像データ書き込み，ＶＲＡＭ
５１のリフレッシュ，ＣＲＴビデオ・データ読み出し及
び部分書き替えのビデオ・データ読み出し操作をＶＲＡ
Ｍ５１のアビュートレーションにより行っているので、
液晶表示装置３に供給する画像データはＣＲＴの表示タ
イミングに等しくなり、ＷＳ１（ホスト・コンピュー
タ）から観た本表示制御装置５０は、従来のＣＲＴ表示
制御装置と同一となる。従って、液晶表示装置３のため
の特別のソフトウェア・ドライバが必要とされず、従来
から用いられているＣＲＴ表示制御装置のソフトフ ェ
ア・ドライバをそのまま用いることが可能となる。
【００４７】(d) また、従来のＣＲＴ表示制御装置の場
合は、垂直ブランク期間すなわちビーム帰線期間は描画
されないが、垂直ブランク期間も水平ブランク信号に同
期してＶＲＡＭ５１から画像データの読み出しを行うよ
うにしているので、液晶表示装置３において円滑な描画
を行うことが可能となる。
合は、垂直ブランク期間すなわちビーム帰線期間は描画
されないが、垂直ブランク期間も水平ブランク信号に同
期してＶＲＡＭ５１から画像データの読み出しを行うよ
うにしているので、液晶表示装置３において円滑な描画
を行うことが可能となる。
【００４８】なお、本発明は上記実施例に限定されず、
その要旨を変更しない範囲内で種々に変形実施できる。
その要旨を変更しない範囲内で種々に変形実施できる。
【００４９】
【発明の効果】以上詳述した請求項１記載の発明によれ
ば、ホスト・コンピュータがノーインターレースで書き
替えた部分の画像データ及び同期信号に、その書き替え
た部分の表示位置を示すデータを付加し、冷陰極管表示
装置への表示と同期したタイミングで液晶表示装置に供
給するようにしているので、液晶表示装置の高精細表示
での表示速度が、ノーインターレース描画においてフリ
ッカレス表示に十分でない場合であっても、表示装置の
電極等の構成を変えることなく、高精細でフリッカレス
表示を行い得る表示制御装置を提供することができる。
ば、ホスト・コンピュータがノーインターレースで書き
替えた部分の画像データ及び同期信号に、その書き替え
た部分の表示位置を示すデータを付加し、冷陰極管表示
装置への表示と同期したタイミングで液晶表示装置に供
給するようにしているので、液晶表示装置の高精細表示
での表示速度が、ノーインターレース描画においてフリ
ッカレス表示に十分でない場合であっても、表示装置の
電極等の構成を変えることなく、高精細でフリッカレス
表示を行い得る表示制御装置を提供することができる。
【００５０】また、請求項２記載の発明によれば、請求
項１記載の効果に加え、書き替えた部分の表示位置を示
すデータ，画像データ及び同期信号を冷陰極管表示装置
の有効表示領域の描画期間及び垂直ブランク期間中に液
晶表示装置に供給し得るので、液晶表示装置において円
滑な描画を行うことが可能となる。
項１記載の効果に加え、書き替えた部分の表示位置を示
すデータ，画像データ及び同期信号を冷陰極管表示装置
の有効表示領域の描画期間及び垂直ブランク期間中に液
晶表示装置に供給し得るので、液晶表示装置において円
滑な描画を行うことが可能となる。
【図１】本発明の一実施例の表示制御装置の適用例を示
す表示システムの一構成図である。
す表示システムの一構成図である。
【図２】本発明の一実施例の表示制御装置の概略構成図
である。
である。
【図３】本発明の一実施例の表示制御装置の概略構成図
である。
である。
【図４】液晶表示装置の構成図である。
【図５】ＣＲＴ表示期間中の部分書き替えデータの読み
込みタイミングを示す図である。
込みタイミングを示す図である。
【図６】ＣＲＴ非火表示期間中の部分書き替えデータの
読み込みタイミングを示す図である。
読み込みタイミングを示す図である。
【図７】部分書き替え時の画像データの出力フォーマッ
トを示す図である。
トを示す図である。
【図８】部分書き替えのタイミングを示す図である。
【図９】部分書き替え表示制御部の制御の流れを示すフ
ローチャートである。
ローチャートである。
【符号の説明】 １ ワークステーション（ホスト・コンピュータ） ３ 液晶表示装置 ５０ 表示制御装置 ５１ ＶＲＡＭ（ビデオ・メモリ） ５２ 部分書き替え回路 ６０ 部分書き替え表示制御部
Claims (2)
- 【請求項１】 ホスト・コンピュータから出力された画
像データをビデオ・メモリに記憶すると共に、その画像
データをラスタ走査方式で液晶表示装置に表示する表示
制御装置において、前記ビデオ・メモリに記憶した画像
データのうち、前記ホスト・コンピュータがノーインタ
ーレースで書き替えた部分の画像データ及び同期信号
に、その書き替えた部分の表示位置を示すデータを付加
し、冷陰極管表示装置への表示と同期したタイミングで
前記液晶表示装置に供給する部分書き替え表示制御部を
有することを特徴とする表示制御装置。 - 【請求項２】 前記表示位置を示すデータ，画像データ
及び同期信号が冷陰極管表示装置の有効表示領域の描画
期間及び垂直ブランク期間中に前記液晶表示装置に供給
可能である請求項１記載の表示制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040271A JPH05210085A (ja) | 1992-01-30 | 1992-01-30 | 表示制御装置 |
| US08/010,439 US5905483A (en) | 1992-01-30 | 1993-01-28 | Display control apparatus |
| DE69321003T DE69321003T2 (de) | 1992-01-30 | 1993-01-29 | Steuereinrichtung für Anzeigevorrichtung |
| EP93101427A EP0553865B1 (en) | 1992-01-30 | 1993-01-29 | Display control apparatus |
| AT93101427T ATE171296T1 (de) | 1992-01-30 | 1993-01-29 | Steuereinrichtung für anzeigevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040271A JPH05210085A (ja) | 1992-01-30 | 1992-01-30 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210085A true JPH05210085A (ja) | 1993-08-20 |
Family
ID=12575977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4040271A Pending JPH05210085A (ja) | 1992-01-30 | 1992-01-30 | 表示制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5905483A (ja) |
| EP (1) | EP0553865B1 (ja) |
| JP (1) | JPH05210085A (ja) |
| AT (1) | ATE171296T1 (ja) |
| DE (1) | DE69321003T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954195B2 (en) | 2000-03-01 | 2005-10-11 | Minolta Co., Ltd. | Liquid crystal display device having a liquid crystal display driven by interlace scanning and/or sequential scanning |
| US7296033B1 (en) | 2000-07-20 | 2007-11-13 | Auctionhelper.Com | Method for promoting selling of seller items on an online auction site |
| US7529692B1 (en) | 2000-12-01 | 2009-05-05 | Auctionhelper, Inc. | Method for presenting related items for auction |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3359270B2 (ja) * | 1997-10-24 | 2002-12-24 | キヤノン株式会社 | メモリー制御装置と液晶表示装置 |
| DE69800055T2 (de) | 1998-04-17 | 2000-08-03 | Barco Nv | Videosignalumsetzung zur Steuerung einer Flüssigkristallanzeige |
| JP3833483B2 (ja) * | 2001-03-06 | 2006-10-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 画像表示システム、画像データ送信装置、表示画像データ送信方法、差分転送方法、プログラム、および記憶媒体 |
| US6608621B2 (en) * | 2000-01-20 | 2003-08-19 | Canon Kabushiki Kaisha | Image displaying method and apparatus |
| JP3797174B2 (ja) * | 2000-09-29 | 2006-07-12 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
| JP4132654B2 (ja) * | 2000-12-18 | 2008-08-13 | 株式会社ルネサステクノロジ | 表示制御装置および携帯用電子機器 |
| US20050280623A1 (en) | 2000-12-18 | 2005-12-22 | Renesas Technology Corp. | Display control device and mobile electronic apparatus |
| US7952545B2 (en) | 2006-04-06 | 2011-05-31 | Lockheed Martin Corporation | Compensation for display device flicker |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4451824A (en) * | 1982-06-21 | 1984-05-29 | Motorola, Inc. | Color convergence data processing in a CRT color display station |
| JPS5960480A (ja) * | 1982-09-29 | 1984-04-06 | フアナツク株式会社 | デイスプレイ装置 |
| JPS6061794A (ja) * | 1983-09-14 | 1985-04-09 | シャープ株式会社 | 画面分割表示装置 |
| US4747042A (en) * | 1983-12-20 | 1988-05-24 | Ascii Corporation | Display control system |
| KR930009159B1 (ko) * | 1984-04-20 | 1993-09-23 | 가부시기가이샤 히다찌세이사꾸쇼 | 입력일체화 평면 디스플레이시스템 |
| US4713779A (en) * | 1985-03-08 | 1987-12-15 | Ing.C. Olivetti & Co. S.P.A. | Video converter |
| JPS6363088A (ja) * | 1986-09-04 | 1988-03-19 | ミノルタ株式会社 | プロポ−シヨナルスペ−シング表示方法及び装置 |
| JP2507361B2 (ja) * | 1986-10-31 | 1996-06-12 | 株式会社東芝 | 画像情報処理装置 |
| US4884069A (en) * | 1987-03-19 | 1989-11-28 | Apple Computer, Inc. | Video apparatus employing VRAMs |
| CA1319767C (en) * | 1987-11-26 | 1993-06-29 | Canon Kabushiki Kaisha | Display apparatus |
| US5093807A (en) * | 1987-12-23 | 1992-03-03 | Texas Instruments Incorporated | Video frame storage system |
| JPH0362090A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | フラットパネル表示制御回路 |
| JP2584871B2 (ja) * | 1989-08-31 | 1997-02-26 | キヤノン株式会社 | 表示装置 |
| JP2633032B2 (ja) * | 1989-09-11 | 1997-07-23 | キヤノン株式会社 | 情報処理システム及び装置 |
| US5357267A (en) * | 1990-06-27 | 1994-10-18 | Canon Kabushiki Kaisha | Image information control apparatus and display system |
| US5268682A (en) * | 1991-10-07 | 1993-12-07 | Industrial Technology Research Institute | Resolution independent raster display system |
-
1992
- 1992-01-30 JP JP4040271A patent/JPH05210085A/ja active Pending
-
1993
- 1993-01-28 US US08/010,439 patent/US5905483A/en not_active Expired - Fee Related
- 1993-01-29 EP EP93101427A patent/EP0553865B1/en not_active Expired - Lifetime
- 1993-01-29 AT AT93101427T patent/ATE171296T1/de not_active IP Right Cessation
- 1993-01-29 DE DE69321003T patent/DE69321003T2/de not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954195B2 (en) | 2000-03-01 | 2005-10-11 | Minolta Co., Ltd. | Liquid crystal display device having a liquid crystal display driven by interlace scanning and/or sequential scanning |
| US7679593B2 (en) | 2000-03-01 | 2010-03-16 | Minolta Co., Ltd. | Liquid crystal display device having a liquid crystal display driven by interlace scanning and/or sequential scanning |
| US7296033B1 (en) | 2000-07-20 | 2007-11-13 | Auctionhelper.Com | Method for promoting selling of seller items on an online auction site |
| US7529692B1 (en) | 2000-12-01 | 2009-05-05 | Auctionhelper, Inc. | Method for presenting related items for auction |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69321003D1 (de) | 1998-10-22 |
| ATE171296T1 (de) | 1998-10-15 |
| DE69321003T2 (de) | 1999-04-22 |
| EP0553865A3 (ja) | 1995-01-25 |
| US5905483A (en) | 1999-05-18 |
| EP0553865B1 (en) | 1998-09-16 |
| EP0553865A2 (en) | 1993-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2868650B2 (ja) | 表示装置 | |
| US5481274A (en) | Display control device | |
| JPH05216617A (ja) | 表示駆動装置および情報処理システム | |
| JP3184613B2 (ja) | 表示制御装置及び方法 | |
| EP0533472B1 (en) | Display control apparatus | |
| AU638723B2 (en) | Information processing apparatus and display system | |
| JPH05210085A (ja) | 表示制御装置 | |
| JP3133107B2 (ja) | 表示装置 | |
| JPH0635411A (ja) | 表示制御装置 | |
| JP2840374B2 (ja) | 表示制御装置 | |
| JPH064047A (ja) | 表示装置 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JP3483291B2 (ja) | 液晶素子の駆動方法および駆動装置ならびにそれらを用いた表示装置 | |
| JP2662427B2 (ja) | 情報処理装置 | |
| JP2770961B2 (ja) | 情報処理装置 | |
| JPH07129126A (ja) | 画像表示装置 | |
| JPH0398088A (ja) | 情報処理システム及び装置 | |
| JPH064042A (ja) | 表示制御装置及び方法 | |
| JP3187082B2 (ja) | 表示制御装置および表示制御方法 | |
| JPH07160230A (ja) | 表示装置 | |
| JPH0293583A (ja) | 表示装置及び駆動制御装置 | |
| JP2801218B2 (ja) | 表示装置 | |
| JPH0293584A (ja) | 情報処理装置 | |
| JP2714053B2 (ja) | 情報処理装置 | |
| JPH09185349A (ja) | 表示装置 |