JPH05203697A - Method for measuring and extracting junction capacitance of transistor - Google Patents
Method for measuring and extracting junction capacitance of transistorInfo
- Publication number
- JPH05203697A JPH05203697A JP1081692A JP1081692A JPH05203697A JP H05203697 A JPH05203697 A JP H05203697A JP 1081692 A JP1081692 A JP 1081692A JP 1081692 A JP1081692 A JP 1081692A JP H05203697 A JPH05203697 A JP H05203697A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- transistor
- junction
- capacitance
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、回路シュミレーション
等を行う際の簡易化及び自動化が計れるトランジスタの
各接合容量の測定抽出法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for measuring and extracting each junction capacitance of a transistor that can be simplified and automated when performing circuit simulation or the like.
【0002】[0002]
【従来の技術】回路シュミレーションを行う上で、トラ
ンジスタ・モデル・パラメータの測定抽出は不可欠であ
る。このうち、接合容量パラメータの測定抽出は、トラ
ンジスタの交流特性及び過渡特性を表現する上で必要と
なる。この接合容量パラメータの測定抽出には、従来か
ら容量ブリッジ法が用いられている。2. Description of the Related Art Measurement of transistor model parameters is essential for circuit simulation. Of these, the measurement and extraction of the junction capacitance parameter is necessary for expressing the AC characteristics and transient characteristics of the transistor. The capacitance bridge method has been conventionally used for measuring and extracting the junction capacitance parameter.
【0003】従来から用いられている、簡単な容量ブリ
ッジ法による接合容量測定の原理回路図を図9に示す。
図中、1は被測定ダイオード、2,3は可変抵抗器、4
は標準容量、5は交流電流計、6は交流信号源、7はバ
イアス供給用チョークコイル、8はバイアス用電源であ
る。FIG. 9 shows a circuit diagram of the principle of measuring the junction capacitance by a simple capacitance bridge method which has been used conventionally.
In the figure, 1 is a diode to be measured, 2 and 3 are variable resistors, 4
Is a standard capacity, 5 is an AC ammeter, 6 is an AC signal source, 7 is a choke coil for bias supply, and 8 is a power supply for bias.
【0004】図9のブリッジ回路による、被測定ダイオ
ード1の接合容量Cjの求め方を次に示す。2つの可変
抵抗器2,3を交流電流計5の測定値がゼロとなるよう
に調整し、そのときの各々の可変抵抗器2,3の抵抗値
P,Qと標準容量4の値Csから、被測定ダイオード1
の接合容量Cjが次の式により求められる。The method of obtaining the junction capacitance Cj of the diode 1 to be measured by the bridge circuit shown in FIG. 9 will be described below. The two variable resistors 2 and 3 are adjusted so that the measured value of the AC ammeter 5 becomes zero. From the resistance values P and Q of the variable resistors 2 and 3 and the value Cs of the standard capacitance 4 at that time, respectively. , Diode to be measured 1
The junction capacitance Cj of is calculated by the following equation.
【0005】[0005]
【数1】 さらに、パラメータ抽出に必要となる被測定ダイオード
1の接合容量Cjのバイアス依存性は、バイアス用電源
8の電圧を変化させて測定を繰り返すことにより、求め
ることが可能となる。[Equation 1] Further, the bias dependency of the junction capacitance Cj of the diode 1 under measurement, which is necessary for parameter extraction, can be obtained by changing the voltage of the bias power supply 8 and repeating the measurement.
【0006】また、従来のトランジスタ・パラメータの
測定抽出システムの原理図を図10に示す。図中、9は
被測定トランジスタ、10は容量・電圧特性測定装置、
11はSパラメータ測定装置、12は電流・電圧特性測
定装置、13はSパラメータ測定時におけるバイアス供
給用のバイアス・トランジスタ、14は測定器制御用コ
ントローラ、15は被測定トランジスタ9と各測定装置
10,11,12の接続切替スイッチである。FIG. 10 shows the principle of a conventional transistor parameter measurement / extraction system. In the figure, 9 is a transistor to be measured, 10 is a capacitance / voltage characteristic measuring device,
11 is an S-parameter measuring device, 12 is a current / voltage characteristic measuring device, 13 is a bias transistor for supplying bias during S-parameter measurement, 14 is a controller for controlling a measuring instrument, 15 is a transistor under test 9 and each measuring device 10. , 11 and 12 connection changeover switches.
【0007】図10に示す、測定抽出システムにより、
トランジスタの静特性を表現する直流パラメータは電流
・電圧特性測定装置12の測定結果から、接合容量パラ
メータは前記の容量ブリッジ法を用いた容量・電圧特性
測定装置10の測定結果から、ベース抵抗や少数キャリ
アの走行時間といったパラメータはSパラメータ測定装
置11によるSパラメータの周波数特性の測定結果か
ら、それぞれ算出する。ここで、このすべてのパラメー
タの測定抽出をスムーズにしかも効率的に行うには、3
つの測定装置10,11,12と被測定トランジスタ9
の接続を、スムーズに切り替える必要がある。With the measurement and extraction system shown in FIG.
The DC parameter expressing the static characteristics of the transistor is obtained from the measurement result of the current / voltage characteristic measuring device 12, and the junction capacitance parameter is obtained from the measurement result of the capacitance / voltage characteristic measuring device 10 using the capacitance bridge method. Parameters such as carrier travel time are calculated from the measurement results of the frequency characteristics of the S parameters by the S parameter measuring device 11. Here, in order to perform measurement extraction of all these parameters smoothly and efficiently, 3
Measuring devices 10, 11, 12 and transistor under test 9
It is necessary to smoothly switch the connection.
【0008】[0008]
【発明が解決しようとする課題】図9に示す、容量ブリ
ッジ法を高周波トランジスタの接合容量の測定に適用し
た場合、100MHz以上の高周波での測定が難しく、
実動作周波数での容量測定ができない問題がある。これ
は、主に高周波特性に優れる高精度可変抵抗器の実現が
難しいことに起因している。When the capacitance bridge method shown in FIG. 9 is applied to the measurement of the junction capacitance of a high frequency transistor, it is difficult to measure at a high frequency of 100 MHz or more,
There is a problem that the capacitance cannot be measured at the actual operating frequency. This is mainly because it is difficult to realize a high precision variable resistor having excellent high frequency characteristics.
【0009】また、図9に示す容量ブリッジ法による回
路を一連のトランジスタ・パラメータの測定抽出システ
ムに組み込もうとした場合、ほかのパラメータの測定装
置との接続変更が容易ではなく、一連のトランジスタ・
パラメータの測定抽出の自動化を難しくしている。Further, when the circuit by the capacitance bridge method shown in FIG. 9 is to be incorporated into a series of transistor parameter measurement / extraction systems, it is not easy to change the connection with a device for measuring other parameters, and a series of transistors is used.・
It makes automation of parameter measurement and extraction difficult.
【0010】そこで、図10に示す、測定抽出システム
が用いられる訳であるが、図10に示すシステムでは、
接合容量の測定は、ベース・エミッタ間及びベース・コ
レクタ間を各々2端子で測定するものであり、3端子接
続による静特性の測定及びSパラメータの測定との端子
接続とは大きく異なるため容易ではなく、自動化を難し
くしている。Therefore, the measurement extraction system shown in FIG. 10 is used, but in the system shown in FIG.
The junction capacitance is measured with two terminals each between the base and the emitter and between the base and the collector, and is not easy because it is significantly different from the static characteristic measurement and the S parameter measurement by the three terminal connection. No, making automation difficult.
【0011】なお、単純な自動化方法として簡単に考え
られるのは、切替部15としてマトリクススイッチなど
を用いて自動制御すればよいが、この場合、スイッチが
複雑になることと、新たなスイッチ回路の挿入により測
定誤差を生じてしまうという新たな問題点が発生する。It should be noted that a simple automation method can be considered simply by using a matrix switch or the like as the switching unit 15, but in this case, the switch becomes complicated and a new switch circuit is required. There is a new problem that the insertion causes a measurement error.
【0012】ここにおいて本発明は、前記従来の技術の
問題点に鑑み、高周波における接合容量パラメータの測
定抽出及びトランジスタ・モデル・パラメータの測定抽
出システムの簡易化と自動化の容易化のため、Sパラメ
ータの測定データからトランジスタの接合容量パラメー
タを抽出する方法を提供せんとするものである。In view of the above-mentioned problems of the prior art, the present invention provides an S-parameter for simplification and automation of a junction capacitance parameter measurement extraction and a transistor model parameter measurement extraction system at high frequencies. It is intended to provide a method of extracting a junction capacitance parameter of a transistor from the measurement data of.
【0013】[0013]
【課題を解決するための手段】前記従来の技術の問題点
は、本発明の次の新規な特徴的構成手法を採用すること
により解決される。即ち、本発明の特徴は、被測定トラ
ンジスタを構成する各接合が逆バイアスの状態におい
て、まず、当該被測定トランジスタの2ポートSパラメ
ータ・データの測定を行い、次いで、当該Sパラメータ
のデータをZパラメータ・データに変換し、引続き、当
該Zパラメータ・データ抵抗成分の実部を零とし、さら
に当該容量成分の虚部のみとしたZパラメータ・データ
をYパラメータ・データに変換し、最終的に、当該Yパ
ラメータ・データより被測定トランジスタの各接合容量
を算出してなるトランジスタの接合容量の測定抽出方法
である。The problems of the prior art described above are solved by adopting the following novel characteristic construction method of the present invention. That is, the feature of the present invention is that the two-port S-parameter data of the transistor under measurement is first measured in the state where each junction forming the transistor under measurement is reverse biased, and then the data of the S-parameter is Z It is converted into parameter data, and then the real part of the resistance component of the Z parameter data is set to zero, and the Z parameter data having only the imaginary part of the capacitance component is converted into Y parameter data, and finally, This is a method for measuring and extracting the junction capacitance of a transistor by calculating each junction capacitance of the transistor under measurement from the Y parameter data.
【0014】[0014]
【作用】本発明は、前記のような手法を採用するので、
Sパラメータの測定データからトランジスタの接合容量
パラメータを抽出することができ、また、3端子接続の
ままで各トランジスタ接合の容量パラメータを同時に測
定抽出でき、さらに、高い周波数領域での評価が可能と
なる。Since the present invention adopts the above-mentioned method,
The junction capacitance parameter of the transistor can be extracted from the S parameter measurement data, and the capacitance parameter of each transistor junction can be measured and extracted at the same time with the three terminals connected, and further evaluation in a high frequency region becomes possible. ..
【0015】[0015]
【実施例】本発明の実施例を、図面につき説明する。図
1は本実施例のSパラメータの測定データから被測定ト
ランジスタの接合容量パラメータを抽出する手順を示す
手順図、図2は被測定トランジスタの接合容量の抽出に
必要なSパラメータを測定する際のバイアス供給の構成
を示す回路図である。Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a procedure diagram showing a procedure for extracting a junction capacitance parameter of a transistor under measurement from S parameter measurement data of this embodiment, and FIG. 2 is a diagram for measuring an S parameter necessary for extracting the junction capacitance of a transistor under measurement. It is a circuit diagram which shows the structure of bias supply.
【0016】図中、16,17は電圧源である。なお、
前記従来例と同一部材には同一の符号を付した。図1及
び図2に従って本実施例におけるSパラメータの測定デ
ータからトランジスタの接合容量パラメータを抽出する
手順を説明する。In the figure, 16 and 17 are voltage sources. In addition,
The same members as those in the conventional example are designated by the same reference numerals. A procedure for extracting the junction capacitance parameter of the transistor from the measurement data of the S parameter in this embodiment will be described with reference to FIGS. 1 and 2.
【0017】バイアス電圧の設定 被測定トランジスタ9のベース端子Bとコレクタ端子C
は、各々バイアストランジスタ13を通してSパラメー
タ測定装置11の各ポートP1,P2に接続される。ま
た、ベース端子Bとコレクタ端子Cの電位は、電圧源1
6,17により供給される。Setting of Bias Voltage Base terminal B and collector terminal C of transistor under test 9
Are connected to the respective ports P1 and P2 of the S-parameter measuring device 11 through the bias transistors 13, respectively. Further, the potentials of the base terminal B and the collector terminal C are the same as those of the voltage source 1.
6,17.
【0018】図2においては、ベース・エミッタ間接合
及びベース・コレクタ間接合を逆バイアス状態で評価す
るため、VCE=0V,VBE<0Vとしている。被測
定トランジスタ9のベースB・エミッタE間,ベースB
・コレクタC間,コレクタC・基板S間の各々のバイア
ス依存性は、2つの電圧源16,17の値を変化させる
ことにより測定できる[ステップI]。In FIG. 2, VCE = 0V and VBE <0V in order to evaluate the base-emitter junction and the base-collector junction in the reverse bias state. Between base B and emitter E of transistor under test 9, base B
The bias dependence between the collector C and between the collector C and the substrate S can be measured by changing the values of the two voltage sources 16 and 17 [step I].
【0019】Sパラメータの測定 ステップIのバイアス電圧の設定後、Sパラメータの測
定をネットワークアナライザ等のSパラメータ測定装置
11により行う。Sパラメータの測定は、一般的に測定
系が50Ωと低いため、数十GHz以上の高い周波数に
おいても、高精度な測定が可能である[ステップII]。Measurement of S Parameter After setting the bias voltage in step I, the S parameter is measured by the S parameter measuring device 11 such as a network analyzer. Since the measurement system for S-parameter measurement is generally as low as 50Ω, highly accurate measurement is possible even at a high frequency of several tens GHz or more [Step II].
【0020】Zパラメータへの変換 容量パラメータの算出を高精度に行うため、測定したS
パラメータをZパラメータに変換する[ステップIII
]。Conversion to Z parameter In order to calculate the capacitance parameter with high accuracy, the measured S
Convert parameters to Z parameters [Step III
].
【0021】Zパラメータの実部を零にする 被測定トランジスタ9を構成する各接合が逆バイアス状
態の時、接合部の抵抗は充分高く無視できるので、トラ
ンジスタ9の等価回路としては、図3のように表現でき
る。ここで、18,19,20は各々トランジスタ9内
部のベース抵抗rb,エミッタ抵抗re,コレクタ抵抗
rcで、21,22,23は各々トランジスタ9内部接
合のベースB・コレクタC間容量Cbc,ベースB・エ
ミッタE間容量Cbe,コレクタC・基板S間容量Cc
sである。図3の等価回路よりZパラメータを算出する
と、以下のようになる。The real part of the Z parameter is set to zero. When each junction forming the transistor under test 9 is in a reverse bias state, the resistance of the junction is sufficiently high and can be ignored. Therefore, an equivalent circuit of the transistor 9 is as shown in FIG. Can be expressed as Here, 18, 19 and 20 are a base resistance rb, an emitter resistance re and a collector resistance rc inside the transistor 9, respectively, and 21, 22 and 23 are a base B-collector C capacitance Cbc and a base B inside the transistor 9 respectively.・ Capacitance between emitter E and Cbe between collector C and substrate S Cc
s. The Z parameter calculated from the equivalent circuit of FIG. 3 is as follows.
【0022】[0022]
【数2】 [Equation 2]
【数3】 [Equation 3]
【0023】上記の(2)式及び(3)式で注目すべき
点は、各Zパラメータの実部は抵抗成分、虚部は容量成
分となり、抵抗成分と容量成分を簡単に分離することが
可能となる点である。抵抗成分は、容量算出時には誤差
要因となるので、ここで実部を零とおく[ステップI
V]。The point to be noted in the above equations (2) and (3) is that the real part of each Z parameter becomes the resistance component and the imaginary part becomes the capacitance component, so that the resistance component and the capacitance component can be easily separated. This is possible. Since the resistance component becomes an error factor when calculating the capacitance, the real part is set to zero here [Step I
V].
【0024】Yパラメータへの変換 ここで、実部を零とし虚部のみとしたZパラメータをY
パラメータに変換してみると、Conversion to Y Parameter Here, the Z parameter with the real part being zero and the imaginary part only being Y
Converting to parameters,
【数4】 となる[ステップV]。[Equation 4] [Step V].
【0025】各接合容量の算出 従って、これらの式から明らかなように各接合容量は、
次式のように容易に独立して求めることが可能となる。Calculation of each junction capacitance Therefore, as is clear from these equations, each junction capacitance is
It is possible to easily calculate independently as in the following equation.
【数5】 [Equation 5]
【0026】以上のからの行程をバイアス電圧を可
変して繰り返し行うことにより、接合容量のバイアス依
存性を評価することができる[ステップVI]。図4及び
図5は本実施例に基づき、トランジスタのベース・コレ
クタ間及びベース・エミッタ間接合容量の周波数特性を
測定抽出した結果のグラフCBCおよびCBEである。By repeating the above steps by varying the bias voltage, the bias dependency of the junction capacitance can be evaluated [step VI]. 4 and 5 are graphs CBC and CBE as results of measuring and extracting the frequency characteristics of the base-collector and base-emitter junction capacitances of the transistor according to the present embodiment.
【0027】図中の5本の特性は、異なる接合バイアス
電圧での特性を示している。10GHzでの高い周波数
での測定抽出が可能であることがわかる。また、図6及
び図7は、ベースB・コレクタC間及びベースB・エミ
ッタE間の接合バイアス依存性を評価した結果のグラフ
B−C・TBCおよびB−C・TBE2である。破線は
本実施例の手法により求めた結果であり、実線は従来の
手法により求めた結果を示している。同等の特性が得ら
れており、従来手法の代わりとして充分に適用できるこ
とがわかる。The five characteristics in the figure show characteristics at different junction bias voltages. It can be seen that measurement extraction at a high frequency of 10 GHz is possible. 6 and 7 are graphs B-C-TBC and B-C-TBE2, which are results of evaluating the junction bias dependence between the base B / collector C and between the base B / emitter E, respectively. The broken line shows the result obtained by the method of this embodiment, and the solid line shows the result obtained by the conventional method. Equivalent characteristics are obtained, and it can be seen that it can be sufficiently applied as an alternative to the conventional method.
【0028】図8は本実施例を用いた場合の一連のバイ
ポーラ・トランジスタ・モデル・パラメータの測定抽出
システムを示した図である。図10の従来システムに対
して、容量電圧特性測定装置10と接続切替部15が不
要となることから、一連のモデル・パラメータの測定抽
出が簡単となり、自動化も容易に行うことが可能とな
る。なお、本実施例においては、バイポーラ・トランジ
スタを例に説明したが、電界効果トランジスタ等の容量
パラメータの測定抽出にも適応可能である。FIG. 8 is a diagram showing a series of bipolar transistor model parameter measurement / extraction system when this embodiment is used. As compared with the conventional system of FIG. 10, the capacitance-voltage characteristic measuring device 10 and the connection switching unit 15 are not required, so that measurement and extraction of a series of model parameters can be simplified and automation can be easily performed. In the present embodiment, the bipolar transistor has been described as an example, but it is also applicable to measurement and extraction of the capacitance parameter of the field effect transistor or the like.
【0029】[0029]
【発明の効果】以上のように、本発明によれば、Sパラ
メータの測定データから被測定トランジスタの接合容量
パラメータを抽出する手法を適用することにより、他の
モデル・パラメータの測定抽出時と同じ3端子接続のま
ま各トランジスタ接合の容量パラメータを同時に抽出測
定することが可能となり、また、高い周波数領域での評
価が可能であること、さらに、一連のパラメータ測定抽
出システムの簡易化が可能となるなど優れた有用性を発
揮する。As described above, according to the present invention, by applying the method of extracting the junction capacitance parameter of the transistor under measurement from the measurement data of the S parameter, it is possible to achieve the same as the extraction of other model parameters. Capacitance parameters of each transistor junction can be extracted and measured at the same time with three terminals connected, and evaluation in a high frequency region is possible, and further, a series of parameter measurement and extraction system can be simplified. Demonstrate excellent usefulness.
【図1】本発明の実施例におけるSパラメータの測定デ
ータからトランジスタの接合容量パラメータを抽出する
手順を示すフローチャートである。FIG. 1 is a flowchart showing a procedure for extracting a junction capacitance parameter of a transistor from S parameter measurement data according to an embodiment of the present invention.
【図2】接合容量の抽出に必要なSパラメータを測定す
る際のバイアス供給の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of bias supply when measuring an S parameter necessary for extracting a junction capacitance.
【図3】トランジスタを構成する各接合が逆バイアス状
態の場合の、トランジスタの等価回路を簡易に表した回
路図である。FIG. 3 is a circuit diagram simply showing an equivalent circuit of a transistor when each junction forming the transistor is in a reverse bias state.
【図4】本発明の実施による、トランジスタのベース・
コレクタ間の接合容量の周波数特性を測定抽出した結果
のグラフである。FIG. 4 is a transistor base according to an embodiment of the present invention;
It is a graph of the result of having measured and extracted the frequency characteristic of the junction capacitance between collectors.
【図5】同上、トランジスタのベース・エミッタ間の接
合容量の周波数特性を測定抽出した結果のグラフであ
る。FIG. 5 is a graph showing the results of measuring and extracting the frequency characteristics of the junction capacitance between the base and emitter of the transistor.
【図6】本発明の実施による、ベース・コレクタ間の接
合バイアス依存性を評価した結果のグラフである。FIG. 6 is a graph of results of evaluation of junction bias dependence between a base and a collector according to an embodiment of the present invention.
【図7】同上、ベース・エミッタ間の接合バイアス依存
性を評価した結果のグラフである。FIG. 7 is a graph showing the results of evaluation of the junction bias dependence between the base and the emitter.
【図8】本発明の実施例を用いた場合の、一連のバイポ
ーラ・トランジスタ・モデル・パラメータの測定抽出シ
ステムのブロック回路図である。FIG. 8 is a block circuit diagram of a series of bipolar transistor model parameter measurement extraction systems using an embodiment of the present invention.
【図9】従来から用いられている、簡単な容量ブリッジ
法による接合容量測定の原理図である。FIG. 9 is a principle diagram of a conventional junction capacitance measurement by a simple capacitance bridge method.
【図10】従来のトランジスタ・パラメータの測定抽出
システムのブロック回路図である。FIG. 10 is a block circuit diagram of a conventional transistor parameter measurement and extraction system.
1…被測定ダイオード 2,3…可変抵抗器 4…標準容量 5…交流電流計 6…交流信号源 7…バイアス供給用チョークコイル 8…バイアス用電源 9…被測定トランジスタ 10…容量・電圧特性測定装置 11…Sパラメータ測定装置 12…電流・電圧特性測定装置 13…バイアス供給用バイアス・トランジスタ 14…各種測定器制御用コントローラ 15…接続切替スイッチ 16,17…電圧源 18…トランジスタ内部のベース抵抗 19…トランジスタ内部のエミッタ抵抗 20…トランジスタ内部のコレクタ抵抗 21…トランジスタ内部接合のベース・コレクタ間容量 22…トランジスタ内部接合のベース・エミッタ間容量 23…トランジスタ内部接合のコレクタ・基板間容量 B…ベース C…コレクタ E…エミッタ S…基板 P1,P2…ポート 1 ... Diode to be measured 2, 3 ... Variable resistor 4 ... Standard capacity 5 ... AC ammeter 6 ... AC signal source 7 ... Bias supply choke coil 8 ... Bias power supply 9 ... Transistor under test 10 ... Capacitance / voltage characteristic measurement Device 11 ... S-parameter measuring device 12 ... Current / voltage characteristic measuring device 13 ... Bias supply bias transistor 14 ... Various measuring device control controller 15 ... Connection changeover switch 16,17 ... Voltage source 18 ... Transistor internal base resistance 19 ... emitter resistance inside the transistor 20 ... collector resistance inside the transistor 21 ... base-collector capacitance of the transistor internal junction 22 ... base-emitter capacitance of the transistor internal junction 23 ... collector-substrate capacitance B of the transistor internal junction B ... base C ... Collector E ... Emitter S ... Substrate P1, P2 ... Port
Claims (1)
バイアスの状態において、まず、当該被測定トランジス
タの2ポートSパラメータ・データの測定を行い、次い
で、当該SパラメータのデータをZパラメータ・データ
に変換し、引続き、当該Zパラメータ・データ抵抗成分
の実部を零として、さらに当該容量成分の虚部のみとし
たZパラメータ・データをYパラメータ・データに変換
し、最終的に、当該Yパラメータ・データより被測定ト
ランジスタの各接合容量を算出することを特徴とするト
ランジスタの接合容量の測定抽出方法1. When the respective junctions forming a transistor under measurement are reverse biased, first, two-port S parameter data of the transistor under measurement is measured, and then the S parameter data is converted into Z parameter data. Then, the real part of the resistance component of the Z parameter data is set to zero, and the Z parameter data in which only the imaginary part of the capacitance component is converted to Y parameter data, and finally the Y parameter is converted. .Measurement and extraction method of transistor junction capacitance, which is characterized by calculating each junction capacitance of transistor under test from data
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081692A JPH05203697A (en) | 1992-01-24 | 1992-01-24 | Method for measuring and extracting junction capacitance of transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081692A JPH05203697A (en) | 1992-01-24 | 1992-01-24 | Method for measuring and extracting junction capacitance of transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05203697A true JPH05203697A (en) | 1993-08-10 |
Family
ID=11760880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1081692A Pending JPH05203697A (en) | 1992-01-24 | 1992-01-24 | Method for measuring and extracting junction capacitance of transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05203697A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200581A (en) * | 2002-12-20 | 2004-07-15 | Nec Electronics Corp | Method and program for calculating capacity parameter of equivalent circuit model of mosfet |
JP2008523361A (en) * | 2004-12-07 | 2008-07-03 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | S-parameter measurement |
CN104198909A (en) * | 2014-09-15 | 2014-12-10 | 华东光电集成器件研究所 | Mesa avalanche diode core area measuring method |
CN114184925A (en) * | 2021-10-25 | 2022-03-15 | 杭州长川科技股份有限公司 | Junction capacitance parameter test circuit, test method and test equipment |
-
1992
- 1992-01-24 JP JP1081692A patent/JPH05203697A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200581A (en) * | 2002-12-20 | 2004-07-15 | Nec Electronics Corp | Method and program for calculating capacity parameter of equivalent circuit model of mosfet |
JP2008523361A (en) * | 2004-12-07 | 2008-07-03 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | S-parameter measurement |
CN104198909A (en) * | 2014-09-15 | 2014-12-10 | 华东光电集成器件研究所 | Mesa avalanche diode core area measuring method |
CN114184925A (en) * | 2021-10-25 | 2022-03-15 | 杭州长川科技股份有限公司 | Junction capacitance parameter test circuit, test method and test equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yin et al. | A translinear RMS detector for embedded test of RF ICs | |
CN109738777B (en) | Device and method for measuring thermal resistance composition of bipolar transistor device | |
JPH05203697A (en) | Method for measuring and extracting junction capacitance of transistor | |
CN107422246A (en) | A kind of signal amplifier automated testing method | |
US20080228415A1 (en) | Semiconductor testing instrument to determine safe operating area | |
CN118130993B (en) | Bipolar transistor Beta value measuring circuit based on analog multiplier | |
CN109298247A (en) | Method and device for measuring micro-inductance of discharge loop | |
Andrews et al. | Reference waveform flat pulse generator | |
De Vreede et al. | Advanced modeling of distortion effects in bipolar transistors using the Mextram model | |
Park et al. | Parameter extraction for bipolar transistors | |
Tasker et al. | HBT small signal T and/spl pi/model extraction using a simple, robust and fully analytical procedure | |
Foisy et al. | Large-signal relaxation-time model for HEMTs and MESFETs | |
Anholt et al. | HBT model parameter extractor for SPICE and harmonic balance simulators | |
Zhang | Mextram Model Development for Improved Distortion Modeling of SiGe HBTs | |
Quéré et al. | Nonlinear transistor modelling based on measurements results | |
RU2332678C2 (en) | Device for recording of imperfectness coefficient of semiconductor products voltage-current characteristics | |
Jun et al. | A new direct method for HBT BE & BC distributed capacitances and intrinsic resistances extraction | |
Cuoco et al. | A new extraction technique for the series resistances of semiconductor devices based on the intrinsic properties of bias-dependent y-parameters [bipolar transistor examples] | |
Teo et al. | Systematic direct parameter extraction with substrate network of SiGe HBT | |
Scott | New method to measure emitter resistance of heterojunction bipolar transistors | |
Duliere et al. | A systematic approach to power diode characterization and model validation | |
Zweidinger et al. | Extraction of thermal parameters for bipolar circuit simulation | |
CN117347820A (en) | Chip IO electrical characteristic automatic test device, method and computer storage medium | |
CN207832999U (en) | DC potentiometer automatic calibrator | |
Wilson et al. | A dc model for power switching transistors suitable for computer-aided design and analysis |