JPH05199122A - 復号回路 - Google Patents
復号回路Info
- Publication number
- JPH05199122A JPH05199122A JP4007442A JP744292A JPH05199122A JP H05199122 A JPH05199122 A JP H05199122A JP 4007442 A JP4007442 A JP 4007442A JP 744292 A JP744292 A JP 744292A JP H05199122 A JPH05199122 A JP H05199122A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- input
- data
- run
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 データ誤りが次のＤＣＴブロツクに伝搬する
ことのない復号回路を提供する。 【構成】 ダウンカウンタ１３は、復号処理リセツト信
号が入力されると、処理数値設定部１２に設定された処
理数を読込んで、入力されたクロツクによつて該処理数
をカウントダウンする。コンパレータ１４は、ダウンカ
ウンタ１３が出力したカウント値と、ＬＵＴ２が出力し
た非ゼロ・ゼロラン混合データとを比較して、該カウン
ト値より該混合データの方が大である場合に、Ａ＜Ｂフ
ラグを出力する。Ａ＜Ｂフラグは、ＯＲゲート１５とＮ
ＡＮＤゲート１６へ入力され、Ａ＜ＢフラグがＨレベル
の場合、非ゼロ・ゼロランフラグを強制的にＨレベルと
し、アツプカウンタ８およびＯＲゲート１１に送る。同
時に、ＮＡＮＤゲート１６の出力と、ＯＲゲート１５の
出力とは論理積されＡＮＤゲート群５へ入力され、ＡＮ
Ｄゲート群５は、ゼロランデータを非ゼロデータの
‘０’に置換する。
ことのない復号回路を提供する。 【構成】 ダウンカウンタ１３は、復号処理リセツト信
号が入力されると、処理数値設定部１２に設定された処
理数を読込んで、入力されたクロツクによつて該処理数
をカウントダウンする。コンパレータ１４は、ダウンカ
ウンタ１３が出力したカウント値と、ＬＵＴ２が出力し
た非ゼロ・ゼロラン混合データとを比較して、該カウン
ト値より該混合データの方が大である場合に、Ａ＜Ｂフ
ラグを出力する。Ａ＜Ｂフラグは、ＯＲゲート１５とＮ
ＡＮＤゲート１６へ入力され、Ａ＜ＢフラグがＨレベル
の場合、非ゼロ・ゼロランフラグを強制的にＨレベルと
し、アツプカウンタ８およびＯＲゲート１１に送る。同
時に、ＮＡＮＤゲート１６の出力と、ＯＲゲート１５の
出力とは論理積されＡＮＤゲート群５へ入力され、ＡＮ
Ｄゲート群５は、ゼロランデータを非ゼロデータの
‘０’に置換する。
Description
【０００１】
【産業上の利用分野】本発明は復号回路に関し、例え
ば、可変長符号化された画像などを復号する復号回路に
関する。
ば、可変長符号化された画像などを復号する復号回路に
関する。
【０００２】
【従来の技術】高能率符号化は多くの方式が提案されて
いるが、映像の分野における高能率符号化方式の代表的
なものとして、ＣＭＴＴ／２勧告７２３の所謂ハイブリ
ツドＤＣＴ方式がある。また、これら符号化方式におけ
る可変長符号としてＢ２コードが提案されている。これ
ら符号化方式およびＢ２コードに関しては、テレビジヨ
ン学会誌 Vol.45, No.7, pp800〜802(1991) 大塚吉道
氏、“現行テレビ・ＨＤＴＶの符号化技術”などで詳述
されている。
いるが、映像の分野における高能率符号化方式の代表的
なものとして、ＣＭＴＴ／２勧告７２３の所謂ハイブリ
ツドＤＣＴ方式がある。また、これら符号化方式におけ
る可変長符号としてＢ２コードが提案されている。これ
ら符号化方式およびＢ２コードに関しては、テレビジヨ
ン学会誌 Vol.45, No.7, pp800〜802(1991) 大塚吉道
氏、“現行テレビ・ＨＤＴＶの符号化技術”などで詳述
されている。
【０００３】ハイブリツドＤＣＴ方式において、量子化
ＤＣＴ係数の非ゼロ係数とゼロラン値に対して、Ｂ２コ
ードは２ビツトをペアとして、拡張符号と情報符号とを
交互に伝送するもので、拡張符号の０を区切り（ストツ
プコード）とする。ただし、最大符号長の場合に限りス
トツプコードを伝送しない。また、非ゼロ係数とゼロラ
ン値は、その発生確率の高い順に短い符号が割当てられ
る。
ＤＣＴ係数の非ゼロ係数とゼロラン値に対して、Ｂ２コ
ードは２ビツトをペアとして、拡張符号と情報符号とを
交互に伝送するもので、拡張符号の０を区切り（ストツ
プコード）とする。ただし、最大符号長の場合に限りス
トツプコードを伝送しない。また、非ゼロ係数とゼロラ
ン値は、その発生確率の高い順に短い符号が割当てられ
る。
【０００４】Ｂ２コードは、拡張符号と情報符号の位置
が明確で、拡張符号が誤っていると、１つの符号が２つ
の符号になったり、２つの符号が１つの符号になったり
するが、それ以後ＤＣＴブロツク最後まで係数がすべて
０、であることを示すＥＯＢコードが正しく検出される
限り、誤りが次のＤＣＴブロツクに伝搬することはな
い。
が明確で、拡張符号が誤っていると、１つの符号が２つ
の符号になったり、２つの符号が１つの符号になったり
するが、それ以後ＤＣＴブロツク最後まで係数がすべて
０、であることを示すＥＯＢコードが正しく検出される
限り、誤りが次のＤＣＴブロツクに伝搬することはな
い。
【０００５】
【表１】 注：数字は拡張符号，*は情報符号，( )内は符号長を表
す 表１はＢ２コードの一例を示し、図３は従来の可変長復
号回路で、Ｂ２コードによつて可変長符号化されたコー
ドを復号する。
す 表１はＢ２コードの一例を示し、図３は従来の可変長復
号回路で、Ｂ２コードによつて可変長符号化されたコー
ドを復号する。
【０００６】図３において、１２１はデータ入力部で、
Ｂ２コードによつて符号化された最低２ビツトから最大
符号ビツト長までのコードが一定のビット幅のワードに
詰められたデータが入力される。１２２はクロツク入力
であり、１２３はデータ出力で、可変長復号されたデー
タが出力される。データ入力１２１から入力されたＢ２
コードデータは、シフタ回路１０１に入力され、Ｂ２コ
ードの先頭ビツトまでシフトされて出力される。なお、
シフタ回路１０１の端子Ｓは、シフト量の入力端子であ
る。
Ｂ２コードによつて符号化された最低２ビツトから最大
符号ビツト長までのコードが一定のビット幅のワードに
詰められたデータが入力される。１２２はクロツク入力
であり、１２３はデータ出力で、可変長復号されたデー
タが出力される。データ入力１２１から入力されたＢ２
コードデータは、シフタ回路１０１に入力され、Ｂ２コ
ードの先頭ビツトまでシフトされて出力される。なお、
シフタ回路１０１の端子Ｓは、シフト量の入力端子であ
る。
【０００７】シフタ回路１０１の出力は、ルツクアツプ
テーブル（以下「ＬＵＴ」という）１０２の端子ａに入
力され、ＬＵＴ１０２の、端子ｂからはＢ２コード長
が、端子ｃからは非ゼロ・ゼロラン混合データが、端子
ｄからは非ゼロ・ゼロランフラグが出力される。ＬＵＴ
１０２が出力したＢ２コード長と、レジスタ１０４に記
憶された１クロツク前までのＢ２コード長の累積消費ビ
ツト数とが、加算器１０３に入力されて加算され、加算
器１０３が出力した累積加算量は、シフタ回路１０１の
端子Ｓへ入力される。
テーブル（以下「ＬＵＴ」という）１０２の端子ａに入
力され、ＬＵＴ１０２の、端子ｂからはＢ２コード長
が、端子ｃからは非ゼロ・ゼロラン混合データが、端子
ｄからは非ゼロ・ゼロランフラグが出力される。ＬＵＴ
１０２が出力したＢ２コード長と、レジスタ１０４に記
憶された１クロツク前までのＢ２コード長の累積消費ビ
ツト数とが、加算器１０３に入力されて加算され、加算
器１０３が出力した累積加算量は、シフタ回路１０１の
端子Ｓへ入力される。
【０００８】ＬＵＴ１０２が出力した非ゼロ・ゼロラン
混合データは、ＬＵＴ１０２が出力した非ゼロ・ゼロラ
ンフラグがＨレベルの場合、ＡＮＤゲート群１０５をそ
のまま通過して、データ出力１２３から出力される。ま
た、非ゼロ・ゼロランフラグがＬレベルの場合、ＡＮＤ
ゲート群１０５により、データ出力１２３はすべてゼロ
となる。このとき、非ゼロ・ゼロラン混合データは、ゼ
ロラン値を示し、インバータ１０６でビツト反転され
て、加算器１０７で‘１’が加算されて、カウンタ１０
８の端子Ｄに入力される。
混合データは、ＬＵＴ１０２が出力した非ゼロ・ゼロラ
ンフラグがＨレベルの場合、ＡＮＤゲート群１０５をそ
のまま通過して、データ出力１２３から出力される。ま
た、非ゼロ・ゼロランフラグがＬレベルの場合、ＡＮＤ
ゲート群１０５により、データ出力１２３はすべてゼロ
となる。このとき、非ゼロ・ゼロラン混合データは、ゼ
ロラン値を示し、インバータ１０６でビツト反転され
て、加算器１０７で‘１’が加算されて、カウンタ１０
８の端子Ｄに入力される。
【０００９】カウンタ１０８は、端子Ｅに入力された非
ゼロ・ゼロランフラグがＬレベルの場合に、端子Ｃに入
力されたクロツクでカウントアツプする。カウンタ１０
８の出力は、終点検出器１０９へ入力される。終点検出
回路１０９の出力（ゼロ期間終了フラグ）と、‘１’検
出器１１０が出力するゼロラン値‘１’の検出結果と、
非ゼロ・ゼロランフラグとをＯＲゲート１１１で論理和
して、レジスタ１０４の端子Ｅに入力する。
ゼロ・ゼロランフラグがＬレベルの場合に、端子Ｃに入
力されたクロツクでカウントアツプする。カウンタ１０
８の出力は、終点検出器１０９へ入力される。終点検出
回路１０９の出力（ゼロ期間終了フラグ）と、‘１’検
出器１１０が出力するゼロラン値‘１’の検出結果と、
非ゼロ・ゼロランフラグとをＯＲゲート１１１で論理和
して、レジスタ１０４の端子Ｅに入力する。
【００１０】レジスタ１０４の入力として、レジスタ１
０４の端子ＥがＨレベルのときは、端子Ａが選択され累
積消費ビツト数を更新し、レジスタ１０４の端子ＥがＬ
レベルのときは、端子Ｂが選択され累積消費ビツト数は
保持される。図４は従来の可変長復号回路の動作を示す
タイミングチヤートである。図４（ｂ）に示す入力デー
タを符号化するにあたり、表１に示す非ゼロ・ゼロラン
混合データと非ゼロ・ゼロランフラグの組で表し、図３
に示した可変長復号回路で、表２に示した符号化データ
を復号すると、図４に示すようなタイミングで復号され
る。
０４の端子ＥがＨレベルのときは、端子Ａが選択され累
積消費ビツト数を更新し、レジスタ１０４の端子ＥがＬ
レベルのときは、端子Ｂが選択され累積消費ビツト数は
保持される。図４は従来の可変長復号回路の動作を示す
タイミングチヤートである。図４（ｂ）に示す入力デー
タを符号化するにあたり、表１に示す非ゼロ・ゼロラン
混合データと非ゼロ・ゼロランフラグの組で表し、図３
に示した可変長復号回路で、表２に示した符号化データ
を復号すると、図４に示すようなタイミングで復号され
る。
【００１１】
【表２】
【００１２】
【発明が解決しようとする課題】しかし、上記従来例に
おいては、次のような問題点があつた。すなわち、伝送
路上でのデータ誤りによつて、ＥＯＢコードを検出する
以前に、ゼロランデータが、残りのＤＣＴブロツクを処
理するクロツク数より大きい値に変化したり、あるいは
非ゼロデータがゼロランデータに変化したりすると、図
３に示すような、従来の可変長復号回路においては、次
のＤＣＴブロツクに誤りが伝搬して、例えば、復号され
た画像の画面上の位置がずれてしまう欠点があつた。
おいては、次のような問題点があつた。すなわち、伝送
路上でのデータ誤りによつて、ＥＯＢコードを検出する
以前に、ゼロランデータが、残りのＤＣＴブロツクを処
理するクロツク数より大きい値に変化したり、あるいは
非ゼロデータがゼロランデータに変化したりすると、図
３に示すような、従来の可変長復号回路においては、次
のＤＣＴブロツクに誤りが伝搬して、例えば、復号され
た画像の画面上の位置がずれてしまう欠点があつた。
【００１３】本発明は、上記課題を解決するためになさ
れたもので、データ誤りが後の画像に伝搬することのな
い復号回路を提供することを目的としている。
れたもので、データ誤りが後の画像に伝搬することのな
い復号回路を提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明は、前記の課題を
解決することを目的としたもので、前記の課題を解決す
る一手段として、以下の構成を備える。すなわち、クロ
ツクに同期して可変長符号を復号する復号手段と、復号
処理の初期化信号を入力する入力手段と、前記入力手段
に初期化信号が入力されると前記クロツクのカウントを
開始するカウント手段と、前記復号手段が復号したデー
タと前記カウント手段のカウント値とを比較する比較手
段と、前記比較手段の比較結果に基づいて前記復号手段
が復号したランレングス値を非ランレングス値に置換す
る置換手段とを備えた復号回路とする。
解決することを目的としたもので、前記の課題を解決す
る一手段として、以下の構成を備える。すなわち、クロ
ツクに同期して可変長符号を復号する復号手段と、復号
処理の初期化信号を入力する入力手段と、前記入力手段
に初期化信号が入力されると前記クロツクのカウントを
開始するカウント手段と、前記復号手段が復号したデー
タと前記カウント手段のカウント値とを比較する比較手
段と、前記比較手段の比較結果に基づいて前記復号手段
が復号したランレングス値を非ランレングス値に置換す
る置換手段とを備えた復号回路とする。
【００１５】
【作用】以上の構成によつて、データ誤りが後の画像に
伝搬することのない復号回路を提供できる。
伝搬することのない復号回路を提供できる。
【００１６】
【実施例】以下、本発明に係る一実施例を図面を参照し
て詳細に説明する。図１は本実施例の可変長復号回路の
構成例を示すブロツク図である。図１において、２１は
データ入力で、Ｂ２コードによつて符号化された最低２
ビツトから最大符号ビツト長までのコードが一定のビッ
ト幅のワードに詰められたデータが入力される。
て詳細に説明する。図１は本実施例の可変長復号回路の
構成例を示すブロツク図である。図１において、２１は
データ入力で、Ｂ２コードによつて符号化された最低２
ビツトから最大符号ビツト長までのコードが一定のビッ
ト幅のワードに詰められたデータが入力される。
【００１７】２２はクロツク入力であり、２３はデータ
出力で、可変長復号されたデータが出力される。１はシ
フタ回路で、データ入力２１から入力されたＢ２コード
データが入力され、入力されたデータをＢ２コードの先
頭ビツトまでシフトして出力する。なお、シフタ回路１
の端子Ｓは、シフト量の入力端子である。
出力で、可変長復号されたデータが出力される。１はシ
フタ回路で、データ入力２１から入力されたＢ２コード
データが入力され、入力されたデータをＢ２コードの先
頭ビツトまでシフトして出力する。なお、シフタ回路１
の端子Ｓは、シフト量の入力端子である。
【００１８】２はＬＵＴで、シフタ回路１の出力が端子
ａに入力され、端子ｂからはＢ２コード長を、端子ｃか
らは非ゼロ・ゼロラン混合データを、端子ｄからは非ゼ
ロ・ゼロランフラグを出力する。なお、ＬＵＴ２は、Ｒ
ＯＭなどで構成するか、論理回路で構成する。３は加算
器、４はレジスタで、加算器３へは、ＬＵＴ２が出力し
たＢ２コード長と、レジスタ４に記憶された１クロツク
前までのＢ２コード長の累積消費ビツト数とが、入力さ
れて加算される。加算器３が出力した累積加算量は、シ
フタ回路１の端子Ｓへ入力される。
ａに入力され、端子ｂからはＢ２コード長を、端子ｃか
らは非ゼロ・ゼロラン混合データを、端子ｄからは非ゼ
ロ・ゼロランフラグを出力する。なお、ＬＵＴ２は、Ｒ
ＯＭなどで構成するか、論理回路で構成する。３は加算
器、４はレジスタで、加算器３へは、ＬＵＴ２が出力し
たＢ２コード長と、レジスタ４に記憶された１クロツク
前までのＢ２コード長の累積消費ビツト数とが、入力さ
れて加算される。加算器３が出力した累積加算量は、シ
フタ回路１の端子Ｓへ入力される。
【００１９】５はＡＮＤゲート群で、ＬＵＴ２が出力し
た非ゼロ・ゼロランフラグがＨレベルの場合、ＬＵＴ２
が出力した非ゼロ・ゼロラン混合データをそのまま通過
させ、データ出力２３から出力する。また、非ゼロ・ゼ
ロランフラグがＬレベルの場合、ＡＮＤゲート群５によ
り、データ出力２３はすべてゼロとなる。このとき、非
ゼロ・ゼロラン混合データは、ゼロラン値を示し、イン
バータ６でビツト反転されて、加算器７で‘１’が加算
されて、アツプカウンタ８の端子Ｄに入力される。
た非ゼロ・ゼロランフラグがＨレベルの場合、ＬＵＴ２
が出力した非ゼロ・ゼロラン混合データをそのまま通過
させ、データ出力２３から出力する。また、非ゼロ・ゼ
ロランフラグがＬレベルの場合、ＡＮＤゲート群５によ
り、データ出力２３はすべてゼロとなる。このとき、非
ゼロ・ゼロラン混合データは、ゼロラン値を示し、イン
バータ６でビツト反転されて、加算器７で‘１’が加算
されて、アツプカウンタ８の端子Ｄに入力される。
【００２０】アツプカウンタ８は、端子Ｅに入力された
非ゼロ・ゼロランフラグがＬレベルの場合に、端子Ｃに
入力されたクロツクでカウントアツプする。アツプカウ
ンタ８の出力は、終点検出器９へ入力される。終点検出
回路９の出力（ゼロ期間終了フラグ）と、‘１’検出器
１０が出力するゼロラン値‘１’の検出結果と、非ゼロ
・ゼロランフラグとをＯＲゲート１１で論理和して、レ
ジスタ４の端子Ｅに入力する。
非ゼロ・ゼロランフラグがＬレベルの場合に、端子Ｃに
入力されたクロツクでカウントアツプする。アツプカウ
ンタ８の出力は、終点検出器９へ入力される。終点検出
回路９の出力（ゼロ期間終了フラグ）と、‘１’検出器
１０が出力するゼロラン値‘１’の検出結果と、非ゼロ
・ゼロランフラグとをＯＲゲート１１で論理和して、レ
ジスタ４の端子Ｅに入力する。
【００２１】レジスタ４の入力として、レジスタ４の端
子ＥがＨレベルのときは、端子Ａが選択され累積消費ビ
ツト数を更新し、レジスタ４の端子ＥがＬレベルのとき
は、端子Ｂが選択され累積消費ビツト数は保持される。
２４はリセツト入力で、リセツト入力２４へリセツト信
号を入力することにより、復号処理の初期化を行うこと
ができる。例えば、８×８のＤＣＴブロツクを構成した
場合、６４クロツク毎にリセツト信号を入力する。
子ＥがＨレベルのときは、端子Ａが選択され累積消費ビ
ツト数を更新し、レジスタ４の端子ＥがＬレベルのとき
は、端子Ｂが選択され累積消費ビツト数は保持される。
２４はリセツト入力で、リセツト入力２４へリセツト信
号を入力することにより、復号処理の初期化を行うこと
ができる。例えば、８×８のＤＣＴブロツクを構成した
場合、６４クロツク毎にリセツト信号を入力する。
【００２２】１２は処理数設定部、１３はダウンカウン
タで、復号の対象が、例えば８×８のＤＣＴブロツクの
場合、処理数設定部１２へ処理数‘６３’を、例えばＤ
ＩＰスイツチなどを操作することで設定する。ダウンカ
ウンタ１３の端子ＲＳＴへ、リセツト信号が入力される
と、ダウンカウンタ１３は、端子Ｄから、処理数設定部
１２に設定されたから処理数を入力し、端子ＣＬＫへ入
力されたクロツクによつて、入力された処理数をカウン
トダウンして、端子Ｑからカウント値を出力する。
タで、復号の対象が、例えば８×８のＤＣＴブロツクの
場合、処理数設定部１２へ処理数‘６３’を、例えばＤ
ＩＰスイツチなどを操作することで設定する。ダウンカ
ウンタ１３の端子ＲＳＴへ、リセツト信号が入力される
と、ダウンカウンタ１３は、端子Ｄから、処理数設定部
１２に設定されたから処理数を入力し、端子ＣＬＫへ入
力されたクロツクによつて、入力された処理数をカウン
トダウンして、端子Ｑからカウント値を出力する。
【００２３】１４はコンパレータで、Ａ端子にはアツプ
カウンタ１３が出力したカウント値が入力され、Ｂ端子
にはＬＵＴ２が出力した非ゼロ・ゼロラン混合データが
入力され、Ａ端子の入力データがＢ端子の入力データ未
満の場合、ＨレベルのＡ＜Ｂフラグを出力する。コンパ
レータ１４が出力したＡ＜Ｂフラグは、ＯＲゲート１５
へ入力され、Ａ＜ＢフラグがＨレベルの場合、ＬＵＴ２
が出力した非ゼロ・ゼロランフラグを、ＯＲゲート１５
によつて強制的にＨレベルとし、アツプカウンタ８およ
びＯＲゲート１１に、ゼロランを非ゼロとして扱わせ
る。
カウンタ１３が出力したカウント値が入力され、Ｂ端子
にはＬＵＴ２が出力した非ゼロ・ゼロラン混合データが
入力され、Ａ端子の入力データがＢ端子の入力データ未
満の場合、ＨレベルのＡ＜Ｂフラグを出力する。コンパ
レータ１４が出力したＡ＜Ｂフラグは、ＯＲゲート１５
へ入力され、Ａ＜ＢフラグがＨレベルの場合、ＬＵＴ２
が出力した非ゼロ・ゼロランフラグを、ＯＲゲート１５
によつて強制的にＨレベルとし、アツプカウンタ８およ
びＯＲゲート１１に、ゼロランを非ゼロとして扱わせ
る。
【００２４】また同時に、コンパレータ１４が出力した
Ａ＜Ｂフラグは、ＮＡＮＤゲート１６へ入力される。Ｎ
ＡＮＤゲート１６へは、インバータ１８によつて反転さ
れた非ゼロ・ゼロランフラグも入力され、ＮＡＮＤゲー
ト１６は、Ａ＜Ｂフラグと、反転された非ゼロ・ゼロラ
ンフラグとの否定論理積を出力する。ＮＡＮＤゲート１
６の出力と、ＯＲゲート１５の出力とは、ＡＮＤゲート
１７で論理積されてＡＮＤゲート群５へ入力され、ＡＮ
Ｄゲート群５によつて、ゼロランデータが非ゼロデータ
の‘０’に置換される。
Ａ＜Ｂフラグは、ＮＡＮＤゲート１６へ入力される。Ｎ
ＡＮＤゲート１６へは、インバータ１８によつて反転さ
れた非ゼロ・ゼロランフラグも入力され、ＮＡＮＤゲー
ト１６は、Ａ＜Ｂフラグと、反転された非ゼロ・ゼロラ
ンフラグとの否定論理積を出力する。ＮＡＮＤゲート１
６の出力と、ＯＲゲート１５の出力とは、ＡＮＤゲート
１７で論理積されてＡＮＤゲート群５へ入力され、ＡＮ
Ｄゲート群５によつて、ゼロランデータが非ゼロデータ
の‘０’に置換される。
【００２５】図２は本実施例の動作の一例を示すタイミ
ングチヤートである。図２において、（ａ）はクロツク
を、（ｂ）はリセツト信号を、（ｃ）はダウンカウンタ
１３の出力を、（ｄ）は非ゼロ・ゼロラン混合データ
を、（ｅ）は非ゼロ・ゼロランフラグを、（ｆ）はＡ＜
Ｂフラグを、（ｇ）はデータ出力２３の出力を、それぞ
れ示している。
ングチヤートである。図２において、（ａ）はクロツク
を、（ｂ）はリセツト信号を、（ｃ）はダウンカウンタ
１３の出力を、（ｄ）は非ゼロ・ゼロラン混合データ
を、（ｅ）は非ゼロ・ゼロランフラグを、（ｆ）はＡ＜
Ｂフラグを、（ｇ）はデータ出力２３の出力を、それぞ
れ示している。
【００２６】図２に示すタイミングｔおよびタイミング
ｕにおいて、ダウンカウンタ１３のカウント値よりも、
非ゼロ・ゼロランデータの方が大きくなるが、元々非ゼ
ロなのでＡ＜Ｂフラグは無視される。また、タイミング
ｓにおいて、伝送路上でデータ誤りが発生し、ＥＯＢコ
ードを検出する以前に、ゼロランデータが、残りのＤＣ
Ｔブロツクを処理するクロツク数より大きい値に変化し
た場合、Ａ＜ＢフラグがＨレベルとなり、非ゼロ・ゼロ
ランフラグを強制的に非ゼロとし、ゼロランデータを非
ゼロデータの‘０’に置換する。
ｕにおいて、ダウンカウンタ１３のカウント値よりも、
非ゼロ・ゼロランデータの方が大きくなるが、元々非ゼ
ロなのでＡ＜Ｂフラグは無視される。また、タイミング
ｓにおいて、伝送路上でデータ誤りが発生し、ＥＯＢコ
ードを検出する以前に、ゼロランデータが、残りのＤＣ
Ｔブロツクを処理するクロツク数より大きい値に変化し
た場合、Ａ＜ＢフラグがＨレベルとなり、非ゼロ・ゼロ
ランフラグを強制的に非ゼロとし、ゼロランデータを非
ゼロデータの‘０’に置換する。
【００２７】以上説明したように、本実施例によれば、
復号処理が初期化された時点からクロツクをカウント
し、該カウント値と、復号されたランレングス値とを比
較して、比較結果により、復号処理が再び初期化される
までに残されたクロツク数よりも、復号されたランレン
グス値が大である場合、復号されたランレングス値を
‘０’または他の非ランレングス値に置換する。従つ
て、伝送路上で発生したデータ誤りによつて、ＥＯＢコ
ードを検出する以前に、ゼロランデータが、残りのＤＣ
Ｔブロツクを処理するクロツク数より大きい値に変化し
た場合でも、非ゼロ・ゼロランフラグを強制的に非ゼロ
とし、ゼロランデータを非ゼロデータの‘０’に置換す
ることによつて、データ誤りが次のＤＣＴブロツクに伝
搬することがない。
復号処理が初期化された時点からクロツクをカウント
し、該カウント値と、復号されたランレングス値とを比
較して、比較結果により、復号処理が再び初期化される
までに残されたクロツク数よりも、復号されたランレン
グス値が大である場合、復号されたランレングス値を
‘０’または他の非ランレングス値に置換する。従つ
て、伝送路上で発生したデータ誤りによつて、ＥＯＢコ
ードを検出する以前に、ゼロランデータが、残りのＤＣ
Ｔブロツクを処理するクロツク数より大きい値に変化し
た場合でも、非ゼロ・ゼロランフラグを強制的に非ゼロ
とし、ゼロランデータを非ゼロデータの‘０’に置換す
ることによつて、データ誤りが次のＤＣＴブロツクに伝
搬することがない。
【００２８】以上の説明および図面において、一例とし
て、８×８のＤＣＴのＢ２コードを用いた符号の復号に
ついて説明したが、本実施例はこれに限定されるもので
はなく、ブロツク符号化以外の他の符号化，可変長符号
化方式、さらにＢ２コード以外の符号化方式による符号
の復号にも容易に適応できることはいうまでもない。な
お、本発明は、複数の機器から構成されるシステムに適
用しても、１つの機器からなる装置に適用してもよい。
て、８×８のＤＣＴのＢ２コードを用いた符号の復号に
ついて説明したが、本実施例はこれに限定されるもので
はなく、ブロツク符号化以外の他の符号化，可変長符号
化方式、さらにＢ２コード以外の符号化方式による符号
の復号にも容易に適応できることはいうまでもない。な
お、本発明は、複数の機器から構成されるシステムに適
用しても、１つの機器からなる装置に適用してもよい。
【００２９】また、本発明は、システムあるいは装置に
プログラムを供給することによつて達成される場合にも
適用できることはいうまでもない。
プログラムを供給することによつて達成される場合にも
適用できることはいうまでもない。
【００３０】
【発明の効果】以上、本発明によつて、データ誤りが後
の画像に伝搬することのない復号回路を提供できる。
の画像に伝搬することのない復号回路を提供できる。
【図１】本発明に係る一実施例の可変長復号回路の構成
例を示すブロツク図である。
例を示すブロツク図である。
【図２】本実施例の動作の一例を示すタイミングチヤー
トである。
トである。
【図３】従来の可変長復号回路の構成を示すブロツク図
である。
である。
【図４】従来の可変長復号回路の動作を示すタイミング
チヤートである。
チヤートである。
１ シフタ回路 ２ ＬＵＴ ３，７ 加算器 ４ レジスタ ５ ＡＮＤゲート群 ８ アツプカウンタ ９ 終点検出器 １０ ‘１’検出器 １２ 処理数設定部 １３ ダウンカウンタ １４ コンパレータ
Claims (2)
- 【請求項１】 クロツクに同期して可変長符号を復号す
る復号手段と、 復号処理の初期化信号を入力する入力手段と、 前記入力手段に初期化信号が入力されると前記クロツク
のカウントを開始するカウント手段と、 前記復号手段が復号したデータと前記カウント手段のカ
ウント値とを比較する比較手段と、 前記比較手段の比較結果に基づいて前記復号手段が復号
したランレングス値を非ランレングス値に置換する置換
手段とを有することを特徴とする復号回路。 - 【請求項２】 前記比較手段は、 前記入力手段へ次の初期化信号が入力されるまでのクロ
ツク数より前記復号手段が復号したランレングス値が大
である場合に信号を出力することを特徴とする請求項１
記載の復号回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007442A JPH05199122A (ja) | 1992-01-20 | 1992-01-20 | 復号回路 |
| ES93300310T ES2148199T3 (es) | 1992-01-20 | 1993-01-19 | Aparato para decodificacion. |
| DE69329125T DE69329125T2 (de) | 1992-01-20 | 1993-01-19 | Dekodiervorrichtung |
| EP93300310A EP0552908B1 (en) | 1992-01-20 | 1993-01-19 | Decoding apparatus |
| US08/371,496 US5565991A (en) | 1992-01-20 | 1995-01-11 | Decoding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007442A JPH05199122A (ja) | 1992-01-20 | 1992-01-20 | 復号回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199122A true JPH05199122A (ja) | 1993-08-06 |
Family
ID=11665968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007442A Withdrawn JPH05199122A (ja) | 1992-01-20 | 1992-01-20 | 復号回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5565991A (ja) |
| EP (1) | EP0552908B1 (ja) |
| JP (1) | JPH05199122A (ja) |
| DE (1) | DE69329125T2 (ja) |
| ES (1) | ES2148199T3 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356639B1 (en) | 1997-04-11 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Audio decoding apparatus, signal processing device, sound image localization device, sound image control method, audio signal processing device, and audio signal high-rate reproduction method used for audio visual equipment |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0152032B1 (ko) * | 1994-05-06 | 1998-10-15 | 김광호 | 영상신호를 위한 가변장복호기 |
| US5703697A (en) * | 1996-03-20 | 1997-12-30 | Lg Electronics, Inc. | Method of lossy decoding of bitstream data |
| US6055557A (en) * | 1997-01-08 | 2000-04-25 | International Business Machines Corp. | Adder circuit and method therefor |
| US6895119B2 (en) * | 2002-03-14 | 2005-05-17 | Winbond Electronics Corp. | Method and apparatus for decoding compressed image data and capable of preventing error propagation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR436251A (fr) * | 1910-10-29 | 1912-03-23 | James Henry Wagenhorst | Jante de roue de véhicule |
| JPH07105730B2 (ja) * | 1985-11-19 | 1995-11-13 | キヤノン株式会社 | 符号化装置 |
| US4737765A (en) * | 1986-10-22 | 1988-04-12 | Magnetic Peripherals Inc. | 2,7 Code decoder with no more than 3 bits error propagation |
| JPS6449429A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Runlength code receiver |
| US4813056A (en) * | 1987-12-08 | 1989-03-14 | General Electric Company | Modified statistical coding of digital signals |
| US4903269A (en) * | 1988-05-16 | 1990-02-20 | General Electric Company | Error detector for encoded digital signals |
| EP0436251B1 (fr) * | 1989-12-29 | 1995-09-27 | Laboratoires D'electronique Philips | Système de codage de signaux numériques destinés à être transmis et/ou stockés et système de décodage correspondant |
| DE69132076T2 (de) * | 1990-12-28 | 2000-08-24 | Canon K.K., Tokio/Tokyo | Vorrichtung zur Bildverarbeitung |
-
1992
- 1992-01-20 JP JP4007442A patent/JPH05199122A/ja not_active Withdrawn
-
1993
- 1993-01-19 DE DE69329125T patent/DE69329125T2/de not_active Expired - Lifetime
- 1993-01-19 EP EP93300310A patent/EP0552908B1/en not_active Expired - Lifetime
- 1993-01-19 ES ES93300310T patent/ES2148199T3/es not_active Expired - Lifetime
-
1995
- 1995-01-11 US US08/371,496 patent/US5565991A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356639B1 (en) | 1997-04-11 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | Audio decoding apparatus, signal processing device, sound image localization device, sound image control method, audio signal processing device, and audio signal high-rate reproduction method used for audio visual equipment |
| US6823310B2 (en) | 1997-04-11 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Audio signal processing device and audio signal high-rate reproduction method used for audio visual equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69329125D1 (de) | 2000-09-07 |
| ES2148199T3 (es) | 2000-10-16 |
| DE69329125T2 (de) | 2001-03-29 |
| US5565991A (en) | 1996-10-15 |
| EP0552908A2 (en) | 1993-07-28 |
| EP0552908A3 (en) | 1994-05-25 |
| EP0552908B1 (en) | 2000-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652583A (en) | Apparatus for encoding variable-length codes and segmenting variable-length codewords thereof | |
| US6043765A (en) | Method and apparatus for performing a parallel speculative Huffman decoding using both partial and full decoders | |
| US5892791A (en) | High-speed variable length decoding apparatus | |
| EP0798931B1 (en) | Variable length decoder and method for decoding two codes per clock cycle | |
| EP2112765A1 (en) | Method for encoding a sequence of integers, storage device and signal carrying an encoded integer sequence and method for decoding a sequence of integers | |
| JP2001308715A (ja) | 可変長符号化装置および可変長復号装置 | |
| KR19980702512A (ko) | 가변 길이 디코더 | |
| US7487423B2 (en) | Decoding method, medium, and apparatus | |
| US6285789B1 (en) | Variable length code decoder for MPEG | |
| EP0658982B1 (en) | System for bi-level symbol coding-decoding with saved storage and method for the same | |
| GB2333000A (en) | Finite state machine coding of information | |
| JPH05199122A (ja) | 復号回路 | |
| JPH08275168A (ja) | ランレングス符号化方法及びその装置 | |
| US5754128A (en) | Variable-length code encoding and segmenting apparatus having a byte alignment unit | |
| WO2001067616A1 (en) | Arithmetic decoding of an arithmetically encoded information signal | |
| JPH0738445A (ja) | 可変長さ符号復号化装置 | |
| US4551706A (en) | Apparatus for decoding run-length encoded data | |
| JP2966437B2 (ja) | ラン長符号符号化回路 | |
| KR100223043B1 (ko) | 고정된 길이의 이동량을 갖는 패턴매칭 판별방법 및 그 장치 | |
| JP3119027B2 (ja) | 符号化方式および復号方式および符号化／復号方式 | |
| JPH0376469A (ja) | 可変長符号の復号回路 | |
| JPH06178282A (ja) | 画像の符号化装置 | |
| KR100269805B1 (ko) | 가변 길이 복호화 장치(variable length decorder) | |
| TW202218431A (zh) | 對一序列資訊值進行算術編碼之算術編碼器與進行算數解碼之算數解碼器及用以算術編碼與解碼一序列資訊值之方法及實行該等方法之電腦程式 | |
| JP2001196936A (ja) | 画像信号圧縮装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |