[go: up one dir, main page]

JPH05198265A - 電界放出装置およびその形成方法 - Google Patents

電界放出装置およびその形成方法

Info

Publication number
JPH05198265A
JPH05198265A JP20296692A JP20296692A JPH05198265A JP H05198265 A JPH05198265 A JP H05198265A JP 20296692 A JP20296692 A JP 20296692A JP 20296692 A JP20296692 A JP 20296692A JP H05198265 A JPH05198265 A JP H05198265A
Authority
JP
Japan
Prior art keywords
layer
conductive
semi
region
field emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20296692A
Other languages
English (en)
Inventor
Robert C Kane
ロバート・シー・ケイン
Kevin B Hilgers
ケビン・ビー・ヒルガーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH05198265A publication Critical patent/JPH05198265A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】 電界放出装置の電子放出電極の領域において
電界を適切に増強する。 【構成】 支持基板（１０１）に垂直な面を有し装置の
アノードを形成する中央導電領域（１０３）、第１（１
０６）および第２（１１２）の真性半導体材料層と、エ
ミッタを形成する、それらの間に挟まれかつ導電性領域
（１０３）と平行な面を提供しかつ該導電性領域（１０
３）の面から離れて積層された導電層（１０５）を含む
構造体、および前記第１（１０６）および第２（１１
２）の層の与えられた面上に配置され、前記挟まれた導
電層（１０５）に垂直であり、互いにかつ前記挟まれた
導電層（１０５）と間隔をあけゲート抽出電極を形成す
る導電層（１１４）を含む、ＦＥＤおよびその製造方法
である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的には、冷陰極電
界放出装置に関し、かつより特定的には、電界放出装置
を実現するための方法に関する。
【０００２】
【従来の技術】電界放出装置（Ｆｉｅｌｄ ｅｍｉｓｓ
ｉｏｎ ｄｅｖｉｃｅｓ：ＦＥＤ）が技術上知られてお
りかつ種々の方法を用いて実現できるが、その内の幾つ
かは複雑な材料被着（ｄｅｐｏｓｉｔｉｏｎ）技術を要
求し、かつ他のものは異方性エッチング段階のような望
ましくないプロセス段階を必要とする。典型的にはＦＥ
Ｄは電子放出電極、ゲート抽出電極、およびアノード電
極からなり、もちろん電子放出電極とアノードのみから
なる２エレメント構造も知られている。ＦＥＤの通例の
用途においては、適切な電位が少なくともゲート抽出電
極に印加され、それにより適切な大きさおよび極性の電
界が誘起され、電子が大きな確率で有限の大きさの低い
表面電位バリアをトンネル通過できるようになる。電子
放出電極の表面から自由空間に抜け出した、放出電子
は、一般に装置のアノードに優先的に集められる。
【０００３】
【発明が解決しようとする課題】知られた方法を使用し
て実現される種々の装置形状は支持基板に関しほぼ垂直
に電子を放射するＦＥＤ、および支持基板に関し実質的
に平行に電子を放射する他のＦＥＤを含む。前者の形状
の一般的な欠点は、電子を集めるための、アノード電極
が装置の放射部分の実質的に上部に設けられなければな
らないことである。後者の形状の一般的な欠点はゲート
抽出電極の満足すべき方向および形状がこれまで実現さ
れていないことである。
【０００４】従って、上述の従来技術のこれらの欠点の
内の少なくとも幾つかを克服する電界放出装置および／
またはそのような電界放出装置を形成する方法が必要で
ある。
【０００５】
【課題を解決するための手段および作用】このような必
要性および他のものは実質的に、ほぼ平坦な主面を有す
る支持基板、前記基板により支持される選択的に形成さ
れた導電性／半導電性領域であってその一面が前記基板
の主面にほぼ垂直に配置されるもの、前記導電性／半導
電性領域に隣接する基板上に支持されかつさらに前記導
電性／半導電性領域に対し実質的に対称に配置される材
料本体部であって、該本体部は互いに積層されて前記導
電体／半導電体領域の面に対しほぼ平行でありかつ該面
から離れた面を与える真性半導体材料の第１の層、導電
層、および真性半導体材料の第２の層を含むもの、そし
て前記第１の真性半導体材料層および前記第２の真性半
導体材料層の与えられた面上に選択的に被着されて前記
導電体層から離れかつ前記導電体層の両側にありかつ前
記導電体／半導電体領域の前記面にほぼ平行かつ前記面
から離れて配置された間隔をあけたゲート抽出電極を形
成する他の導電材料層、を具備する電界放出装置の構造
によって実質的に満たされる。
【０００６】上記必要性および他のものはさらに、選択
的に形成される導電性／半導電性領域を提供する段階、
前記導電性／半導電性領域の一部の回りにほぼ周辺に、
末端が対称的に配置された実質的に真性の半導体材料の
第１の層を提供する段階、前記導電性／半導電性領域の
一部の回りにほぼ周辺に、末端が対称的に配置された方
向性を持って被着された導電層を提供する段階、前記導
電性／半導電性領域の一部の回りにほぼ周辺に、末端が
対称的に配置された実質的に真性の半導体材料の第２の
層を提供する段階、そして前記第１の実質的に真性の半
導体材料層、前記第２の実質的に真性の半導体材料層、
および前記選択的に形成された導電性／半導電性領域上
に選択的に被着された導電性材料の他の層を提供する段
階を具備し、それにより電子放出部および電界放出装置
のアノードとして機能する前記選択的に形成された導電
性／半導電性領域の回りに実質的に対称的に、周辺に部
分的に形成された複数のゲート抽出電極を含む電界放出
装置構造が実現されるようにした、電界放出装置を形成
するための方法によって満たされる。
【０００７】
【実施例】図１から図１１までは、本発明による電界放
出装置の１実施例を形成する方法における種々の段階を
行う間に実現される構造を示す一連の部分的側面、断面
図である。
【０００８】まず、図１を参照すると、主面を有する支
持基板１０１が描かれており、該主面上には選択的にパ
ータン化された第１の導電層１０２が配設されている。
選択的に形成された導電性／半導電性領域１０３が実質
的に垂直な様式で選択的にパータン化された導電層１０
２上に配置されている。選択的に形成された導電性／半
導電性領域１０３は任意の都合のよい方法で実現される
が、たとえば、 １）導電層１０２上に、フォトレジスト材料層を被着
し、該フォトレジスト材料層は次に選択的に露光されか
つ現像され、導電層１０２のいずれかの露出された部分
上に導電性／半導電性材料層を被着し、かつ前記フォト
レジスト材料を除去することにより、あるいは ２）導電層１０２上に導電性または半導電性材料の層を
被着し、フォトレジスト材料層を被着し該フォトレジス
ト材料層を選択的に露光および現像し、前記導電性また
は半導電性材料層の露出された部分をエッチングし、か
つ次に前記フォトレジスト層を除去することにより実現
できる。
【０００９】図２は、図１に関して上に説明した構造を
示しかつさらに導電層１０２上にかつ選択的に形成され
た導電性／半導電性領域１０３の露出面上に配設された
第１の絶縁層１０４を具備する。絶縁層１０４は選択的
に形成された導電性／半導電性領域１０３の前記露出面
上に生ずる初期的な熱酸化成長を提供し、それに続き絶
縁材料層の被着を行うことにより生成される。あるい
は、絶縁層１０４は、たとえば、二酸化シリコン（ｓｉ
ｌｉｃｏｎ−ｄｉｏｘｉｄｅ）のような単一層の絶縁材
料を被着することにより実現できる。不純物をドープし
た半導体材料の層１０５が選択的に図２に示されるよう
に絶縁層１０４の水平面上に被着される。層１０５は強
くドーピングした半導体材料によって形成されるから良
好な導電体となる。
【００１０】図３は、図２に関して前に説明した構造を
示し、かつさらに層１０５上に選択的に、かつ方向性を
持って被着された真性（ｉｎｔｒｉｎｓｉｃ）半導体材
料の第１の層１０６を具備する。この特定の実施例にお
いては、層１０６は比較的良好な絶縁体であるドープさ
れていない多結晶シリコンで形成される。たとえば、窒
化シリコン（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）であ
る、第２の絶縁体層１０７が構造全体の面上に被着され
かつ絶縁層１０８が方向性を持って層１０７の水平部上
に被着される。本方法による電界放出装置の場合には、
図３に示されるように、絶縁層１０７，１０８は、 １）層１０６の面上にかつ絶縁層１０４の露出面上に配
置された適合的な（ｃｏｎｆｏｒｍａｌ）絶縁層１０
７、および ２）後に酸化されて絶縁材料１０８を形成する、たとえ
ば多結晶シリコンの、真性半導体材料の第１の選択的に
方向性をもって被着された層、を含む。
【００１１】絶縁層１０７，１０８のこのような実現方
法が上に述べたように使用されて、後により詳細に説明
する、後に被着される第２の導電層１０９を選択被着か
ら保護する手段を提供する。あるいは、もし引き続き被
着される導電層１０９が選択被着の間に材料の被着また
は堆積を引き起こさない材料からなる場合には、多段階
の絶縁層１０７，１０８は使用する必要がなく、その場
合には絶縁層１０７，１０８は単一プロセス段階として
実現できる。
【００１２】図３は、さらに絶縁層１０７，１０８上に
配設された導電層１０９を示し、該導電層１０９は選択
的に方向性をもって被着されている。導電層１０９は、
たとえば、層１０５と同様の強くドーピングした多結晶
シリコンであり、あるいはタングステン等の材料であ
る。多結晶シリコンのような、選択的に方向性をもって
被着された、真性半導体材料層を酸化することにより実
現される、絶縁層１１０が導電層１０９の上に被着され
る。
【００１３】次に図４を参照すると、図３を参照して前
に説明した本方法の構造が示されており、かつさらに絶
縁層１１０の上に選択的に方向性をもって配置された導
電層１１１を含む。導電層１１１は図５に示されるよう
に、適合的な絶縁層１０７の一部を選択的に除去するた
めのマスクとして使用される。この実施例では、金属そ
の他のような、導電性材料が導電層１１１として使用さ
れているが、層１０７の選択された部分の除去を可能に
しながら構造体を保護する任意のマスキング材料も使用
できることが理解される。適合的な絶縁層１０７の一部
が、たとえば、エッチングのような技術的によく知られ
た任意の方法によって選択的に除去され、かつ、一旦適
合的絶縁層１０７の選択された部分が除去されると、導
電層１１１が除去される。
【００１４】図６は、図５に関連して前に説明した構造
を示し、かつさらに絶縁層１１０上に配置された真性半
導体材料の第２の層１１２を示しかつ該真性半導体材料
は選択的に方向性を持って被着されていることが示され
ている。この特定の実施例では、層１１２は、層１０６
と同様の、ドープされていない多結晶シリコンであり、
比較的良好な絶縁体である。層１１２が一旦所定位置に
形成されると、絶縁層１０４の幾らかが選択的に除去さ
れ、それにより図７に示されるように、層１０３，１０
６および１１２の対向する垂直面が露出される。
【００１５】図８は、図７に関して前に説明した本方法
の構造を示し、かつさらに真性半導体材料層１０６およ
び１１２の露出面を酸化することにより形成された酸化
層１１３を示している。選択的に形成された導電性／半
導電性領域１０３が半導体材料を含む場合には、選択的
に形成された導電性／半導電性領域１０３の部分的酸化
もまた、図８に示されるように、行われる。層１１３は
層１０７の厚さとほぼ同じ厚さを有することが望まし
い。酸化プロセスは非常に正確な厚さの酸化を提供する
よう非常に精密に制御できるから、この実施例において
は酸化プロセスが層１０６および１１２の面上に使用さ
れて層１１３を提供する。
【００１６】図９は、図８に関して前に説明した本方法
の構造を示し、かつさらに処理段階を経て導電層１０２
をカバーする絶縁層１０４の一部に加えて実質的にすべ
ての酸化層１１３の選択的除去が実現されている。適合
的な絶縁層１０７の材料および絶縁層１０４および１１
３の材料を適切に選択することにより、前記２つの材料
に対し高いエッチング弁別比を示すエッチング用試薬
（エッチャント）が使用されて適合的絶縁層１０７が酸
化層１１３および絶縁層１０４の一部を選択的に除去す
る段階の間に除去されないようにする。前に述べたよう
に、適合的絶縁層１０７として使用される適切な材料は
窒化シリコンでありかつ層１０４および１１３の材料は
二酸化シリコンである。
【００１７】図１０は、図８に関して前に述べた本方法
の構造を示し、かつさらに導電層１０２、層１０６、層
１１２および導電性／半導電性領域１０３の露出面上に
配設された選択的に被着された第３の導電層１１４を具
備する。導電層１１４の選択被着は技術的に知られた被
着方法によって実現され、その場合、たとえば、タング
ステンのような被着に使用される導電材料は導電性材料
および半導電性材料上に優先的に被着しかつ、たとえ
ば、二酸化シリコンおよび窒化シリコンのような絶縁性
材料上には被着しない。本方法の場合には、導電層１１
４の真性半導体材料の層１０６および１１２上への選択
的な被着は導電層１１４が実質的に導電層１０９に対し
垂直な領域を可能にする。さらに、層１１３の形成およ
び除去によって層１０６および１１２の正しい量を除去
することにより、導電層１１４の垂直部分はほぼ導電層
１０９の内側端部の面または辺内に位置する。導電層１
１４の垂直部分が配置される領域は実質的に、導電性／
半導電性領域１０３に関し、導電層１０９の最も近い限
界部の程度と実質的に同じ放射距離にあることはＦＥＤ
の形成にとって注目に値する。
【００１８】次に図１１を参照すると、図１０に関して
前に述べた構造が示されており、かつさらに適合的な絶
縁層１０７の残りの部分および絶縁層１０８および１１
０の部分が選択的に導電層１０９の内側端部が露出され
る程度に除去されることが示されている。層１０７は導
電層１１４の形成の後まで導電層１０９の内側端部上の
位置に保持されることが分かる。導電性材料が導電層１
１４を形成するようにすべての露出した導電性または半
導電性面上に選択的に被着されるから、導電層１０９が
露出されれば導電材料の蓄積がその内側端部に生ずるで
あろう。導電性材料のこの蓄積はＦＥＤの動作特性を大
きく低下させる。しかしながら、導電層１０９は導電層
１１４がその上に被着されない材料から構成することが
でき、その場合導電層１０９の内側端部上に層１０７を
形成しかつ保持するよう設計された本プロセスの幾つか
の段階は必要でなくなる。
【００１９】図１〜図１１によって以上のように説明さ
れかつ描かれた方法によれば、導電層１０９が電子放出
電極として機能し、層１０６および１１２上に形成され
た導電層１１４の部分が複数のゲート抽出電極として作
用し、かつ導電性／半導電性領域１０３を覆う導電層１
１４の一部は導電層１０２と共に装置のアノードとして
機能するような、ＦＥＤが形成される。
【００２０】上で述べた方法によるＦＥＤの形成は実質
的に選択的に形成された導電性／半導電性領域１０３の
回りに少なくとも部分的にＦＥＤの各々の構成要素の実
質的に対称な、周辺の、末端配置を可能にし、 １）不純物をドープした半導体材料の層１０５、 ２）導電層１０９、および ３）その上に選択的に導電層１１４が配置される真性半
導体材料の層１０６および１１２、の実質的に周辺部
の、対称の末端的配置を含む。
【００２１】説明したＦＥＤの電極および装置アノード
に対する適切な外部供給電位の印加は電子放出電極から
の電子放出を可能にする。
【００２２】層１０６および１１２は半導体材料で形成
され、それにより導電層１１４がその上に被着できるよ
うにされることは注目すべきである。しかしながら、層
１０６および１１２が比較的良好な絶縁体であって、電
子放出電極を形成する層１０９と、層１０９および層１
１４の内側端部の間に比較的狭い物理的空間を与えなが
らゲート抽出電極を形成する層１１４との間に最大量の
電気的分離を提供することは重要である。これはＦＥＤ
の内部リーケージの量を低減し、あるいは最小にし、か
つ動作を改善する。
【００２３】電子放出電極に関し実質的に垂直な方向を
有するゲート抽出電極の部分の形成は電子放出電極の領
域における電界の増強の改善を可能にし、該増強はＦＥ
Ｄの動作にとって望ましい特徴である。
【００２４】次に図１２を参照すると、電界放出装置２
００の部分的側面断面図が示されている。ＦＥＤ ２０
０は前に図１〜図１１を参照して説明したものとは別の
本発明に従って構成された実施例であり、同じ構成要素
は“２”という先頭数字を有する同じ番号で示されて異
なる実施例を示している。ＦＥＤ ２００は導電層２０
９の内側限界に関連する第１の電子放出エッジ２１５を
識別できるように図示されている。導電層２０９の内側
限界は前に述べた本発明の方法の種々の段階を実施する
ことにより規定される。導電層２０９の予め規定された
厚さを提供することにより電子放出エッジ２１５の曲率
半径が実質的に規定される。たとえば、導電層２０９を
１０００オングストロームの厚さで被着することにより
ほぼ５００オングストロームを超えない曲率半径を有す
る電子放出エッジが提供される。同様に、より薄い導電
層２０９は電子放出エッジ２１５の曲率半径をそれに応
じて減少させる。技術的に電界誘導電子放出は電子放出
構造の曲率半径の強い逆関数である。
【００２５】図２はさらに、層２１４の垂直部分を含
む、ゲート抽出電極が電子放出エッジ２１５の回りに対
称に、垂直に配置されていることを示す。外部供給され
る電位／信号を（下部ゲート抽出電極に対し）接続層２
０５を通しかつ（上部ゲート抽出電極に対し）層２１４
を通し複数のゲート抽出電極に印加することにより電界
が電子放出エッジ２１５に誘起される。ゲート抽出電極
および電子放出部のこの新規な配置は実質的に最適に増
強されかつ対称な誘起電界を電子放出電極の電子放出エ
ッジ２１５において提供する手段を確立する。
【００２６】
【発明の効果】以上のように、本発明によれば、電子放
出電極の領域において適切に増強されかつ対称な電界を
生成できる電界放出装置が提供される。
【図面の簡単な説明】
【図１】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図２】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図３】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図４】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図５】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図６】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図７】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図８】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図９】本発明による電界放出装置を実現する方法の１
つの段階において形成される構造を示す部分的側面断面
図である。
【図１０】本発明による電界放出装置を実現する方法の
１つの段階において形成される構造を示す部分的側面断
面図である。
【図１１】本発明による電界放出装置を実現する方法の
１つの段階において形成される構造を示す部分的側面断
面図である。
【図１２】本発明による電界放出装置の他の実施例を示
す部分的側面断面図である。
【符号の説明】
１０１ 支持基板 １０２ 第１の導電層 １０３ 導電性／半導電性領域 １０４ 第１の絶縁層 １０５ 不純物ドープ半導体材料層 １０６ 多結晶シリコン層 １０７ 第２の絶縁体層 １０８ 絶縁層 １０９ 導電層 １１２ 第２の真性半導体材料層 １１３ 酸化層 １１４ 導電層 ２００ 電界放出装置 ２０５ 接続層 ２０９ 導電層 ２１４ 導電層 ２１５ 電子放出エッジ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電界放出装置であって、 平坦な面を有する支持基板（１０１）、 該支持基板（１０１）の前記面上に形成された選択的に
    パターン化される導電層（１０２）、 導電層（１０２）上に配設されかつ実質的に該導電層
    （１０２）に垂直な導電性／半導電性領域（１０３）を
    含む装置アノード、 前記基板（１０１）および導電層（１０２）の露出した
    部分上に配置された複数の絶縁層（１０４，１０７，１
    １０）および複数の非絶縁層（１０５，１０６，１０
    ９，１１２，１１４）であって、前記複数の非絶縁層は
    各々さらに前記装置アノード（１０３）の回りに実質的
    に周辺に、対称に、末端的に、少なくとも部分的に配置
    され、かつ前記複数の非絶縁層の内の第１の非絶縁体層
    （１０９）を含む電子放出部が提供されるもの、そして
    前記複数の絶縁層（１０６，１１２）のいくつかの上に
    選択的に被着された導電材料層（１１４）を含む複数の
    ゲート抽出電極であって、該複数のゲート抽出電極の各
    々は実質的に前記複数の絶縁層の内の絶縁層（１０６，
    １１２）によって前記電子放出部から電気的に隔離され
    ているもの、 を具備することを特徴とする電界放出装置。
  2. 【請求項２】 電界放出装置であって、 ほぼ平坦な主面を有する支持基板（１０１）、 前記基板（１０１）により支持された選択的に形成され
    る導電性／半導電性領域（１０３）であって、その面は
    ほぼ前記基板（１０１）の主面に垂直であるもの、 前記導電性／半導電性領域（１０３）に隣接して前記基
    板（１０１）上に支持されかつさらに前記導電性／半導
    電性領域（１０３）の回りに実質的に対称に配置された
    材料本体部であって、該本体部は互いに積層されて前記
    導電性／半導電性領域（１０３）の前記面にほぼ平行で
    ありかつ前記面から離れた面を提供する、第１の真性半
    導体材料層（１０６）、導電層（１０９）、および第２
    の真性半導体材料層（１１２）を含むもの、そして前記
    第１の真性半導体材料層（１０６）および前記第２の真
    性半導体材料層（１１２）の与えられた面上に選択的に
    被着されて前記導電層（１０９）から離れておりかつ前
    記導電層（１０９）の両側にありかつ前記導電性／半導
    電性領域（１０３）の前記面に対しほぼ平行に配置され
    かつ前記面から離れた離間ゲート抽出電極を形成する他
    の導電材料層（１１４）、 を具備することを特徴とする電界放出装置。
  3. 【請求項３】 電界放出装置を形成する方法であって、 ほぼ平坦な主面を有する支持基板（１０１）を提供する
    段階、 前記基板（１０１）上に支持されその面は前記基板（１
    ０１）の前記主面とほぼ垂直に配置される選択的に形成
    された導電性／半導電性領域（１０３）を提供する段
    階、 前記導電性／半導電性領域（１０３）の一部の回りに実
    質的に周辺に、末端的に対称に配置された実質的に真性
    の半導体材料の第１の層（１０６）を提供しかつ前記導
    電性／半導電性領域（１０３）の前記面に対しほぼ平行
    でありかつ前記面から離れた面を規定する段階、 前記導電性／半導電性領域（１０３）の一部の回りに実
    質的に周辺に、末端的に対称に配置されかつ前記導電性
    ／半導電性領域（１０３）の前記面から離れた、方向性
    をもって被着された導電層（１０９）を提供する段階、 前記導電性／半導電性領域（１０３）の一部の回りに実
    質的に周辺に、末端的に対称に配置された実質的に真性
    の半導体材料の第２の層（１１２）を提供しかつ前記導
    電性／半導電性領域（１０３）の前記面に対しほぼ平行
    でありかつ前記面から離れた面を規定する段階、そして
    実質的に真性の半導体材料の前記第１の層（１０６）、
    実質的に真性の半導体材料の前記第２の層（１１２）お
    よび選択的に形成された導電性／半導電性領域（１０
    ３）の露出部分上に選択的に被着された導電材料の他の
    層（１１４）を提供する段階、 を具備し、電子放出部と、電界放出装置のアノードとし
    て機能する選択的に形成された導電性／半導電性領域の
    回りに実質的に対称に、周辺に部分的に形成された複数
    のゲート抽出電極を含む電界放出装置構造が実現される
    ようにすることを特徴とする電界放出装置の形成方法。
JP20296692A 1991-07-18 1992-07-07 電界放出装置およびその形成方法 Pending JPH05198265A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/732,297 US5384509A (en) 1991-07-18 1991-07-18 Field emission device with horizontal emitter
US732,297 1991-07-18

Publications (1)

Publication Number Publication Date
JPH05198265A true JPH05198265A (ja) 1993-08-06

Family

ID=24942989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20296692A Pending JPH05198265A (ja) 1991-07-18 1992-07-07 電界放出装置およびその形成方法

Country Status (4)

Country Link
US (1) US5384509A (ja)
EP (1) EP0523980B1 (ja)
JP (1) JPH05198265A (ja)
DE (1) DE69202634T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020975A1 (en) * 1993-03-11 1994-09-15 Fed Corporation Emitter tip structure and field emission device comprising same, and method of making same
US5587628A (en) * 1995-04-21 1996-12-24 Kuo; Huei-Pei Field emitter with a tapered gate for flat panel display
US5828288A (en) * 1995-08-24 1998-10-27 Fed Corporation Pedestal edge emitter and non-linear current limiters for field emitter displays and other electron source applications
US5688158A (en) * 1995-08-24 1997-11-18 Fed Corporation Planarizing process for field emitter displays and other electron source applications
US5844351A (en) * 1995-08-24 1998-12-01 Fed Corporation Field emitter device, and veil process for THR fabrication thereof
JP3226765B2 (ja) * 1995-09-05 2001-11-05 株式会社東芝 電界放出型冷陰極装置及びその製造方法
US5872421A (en) * 1996-12-30 1999-02-16 Advanced Vision Technologies, Inc. Surface electron display device with electron sink
US5804909A (en) * 1997-04-04 1998-09-08 Motorola Inc. Edge emission field emission device
US5982082A (en) * 1997-05-06 1999-11-09 St. Clair Intellectual Property Consultants, Inc. Field emission display devices
US6215243B1 (en) 1997-05-06 2001-04-10 St. Clair Intellectual Property Consultants, Inc. Radioactive cathode emitter for use in field emission display devices
US6323594B1 (en) 1997-05-06 2001-11-27 St. Clair Intellectual Property Consultants, Inc. Electron amplification channel structure for use in field emission display devices
US5949185A (en) * 1997-10-22 1999-09-07 St. Clair Intellectual Property Consultants, Inc. Field emission display devices
KR100413815B1 (ko) * 2002-01-22 2004-01-03 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
KR100601990B1 (ko) * 2005-02-07 2006-07-18 삼성에스디아이 주식회사 전계방출 표시장치 및 그 제조방법
EP2109132A3 (en) * 2008-04-10 2010-06-30 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8621600D0 (en) * 1986-09-08 1987-03-18 Gen Electric Co Plc Vacuum devices
US4956574A (en) * 1989-08-08 1990-09-11 Motorola, Inc. Switched anode field emission device
AU6343290A (en) * 1989-09-29 1991-04-28 Motorola, Inc. Flat panel display using field emission devices
US5055077A (en) * 1989-11-22 1991-10-08 Motorola, Inc. Cold cathode field emission device having an electrode in an encapsulating layer
GB2238651A (en) * 1989-11-29 1991-06-05 Gen Electric Co Plc Field emission devices.
US5148078A (en) * 1990-08-29 1992-09-15 Motorola, Inc. Field emission device employing a concentric post
US5144191A (en) * 1991-06-12 1992-09-01 Mcnc Horizontal microelectronic field emission devices

Also Published As

Publication number Publication date
DE69202634D1 (de) 1995-06-29
EP0523980B1 (en) 1995-05-24
EP0523980A1 (en) 1993-01-20
US5384509A (en) 1995-01-24
DE69202634T2 (de) 1996-01-11

Similar Documents

Publication Publication Date Title
JPH05198265A (ja) 電界放出装置およびその形成方法
US6224447B1 (en) Electrode structures, display devices containing the same, and methods for making the same
US5581146A (en) Micropoint cathode electron source with a focusing electrode
US6495955B1 (en) Structure and method for improved field emitter arrays
JPH07321292A (ja) 少なくとも２つの導電性エレメントを含む集積回路内の構造およびその製造の方法
JP2000500266A (ja) 電界エミッタ装置、およびそれを製作するためのベールプロセス
JPH033388B2 (ja)
US6403390B2 (en) Method of fabricating field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts
JPH053164A (ja) 半導体装置の製造方法
JP3972988B2 (ja) 半導体装置の製造方法
US5468169A (en) Field emission device employing a sequential emitter electrode formation method
JPH0652788A (ja) 電界放出型電子源装置およびその製造方法
JPH10163430A (ja) 半導体装置およびその製造方法
JPS6114662B2 (ja)
JPS5994454A (ja) 半導体装置とその製造方法
JP3405773B2 (ja) 微小電界放出陰極装置およびその製造方法
JPH05206461A (ja) 半導体装置の製造方法
JP2000216371A (ja) 電荷転送装置およびその製造方法
JP2848334B2 (ja) 電界放出形電子源
JP3194303B2 (ja) 半導体装置
RU1163763C (ru) Способ изготовлени мощных ВЧ и СВЧ транзисторов
JP3457054B2 (ja) 棒状シリコン構造物の製造方法
JPS60133757A (ja) 薄膜トランジスタの製造方法
JPH05343398A (ja) 金属配線形成方法
JPH08111529A (ja) 電界効果型半導体装置