JPH05190699A - Wiring board and high-speed ic package - Google Patents
Wiring board and high-speed ic packageInfo
- Publication number
- JPH05190699A JPH05190699A JP1950192A JP1950192A JPH05190699A JP H05190699 A JPH05190699 A JP H05190699A JP 1950192 A JP1950192 A JP 1950192A JP 1950192 A JP1950192 A JP 1950192A JP H05190699 A JPH05190699 A JP H05190699A
- Authority
- JP
- Japan
- Prior art keywords
- conductor film
- strip
- dielectric substrate
- dielectric
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 abstract description 177
- 239000000758 substrate Substances 0.000 description 99
- 239000010410 layer Substances 0.000 description 67
- 239000004065 semiconductor Substances 0.000 description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Insulating Bodies (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はマイクロストリップ線路
あるいはストリップ線路の配線幅を変えても、所望の特
性インピーダンスを確保できるようにした、配線板の構
造および本構造を応用した高速ICパッケージに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a wiring board and a high-speed IC package to which this structure is applied so that a desired characteristic impedance can be ensured even if the wiring width of a microstrip line or a strip line is changed.
【0002】[0002]
【従来の技術】配線板は、従来一般に、図7に示すよう
に、誘電体基板101と、該誘電体基板101の一面に
設けられた接地用導電体膜102と、該接地用導電体膜
102に対向する面に設けられたストリップ状の導電体
膜103からなるマイクロストリップ線路により構成さ
れる場合が多い。この構成において、該マイクロストリ
ップ線路の特性インピーダンスは、該誘電体基板101
の比誘電率εr が明らかであれば、該誘電体基板101
の厚さhと該ストリップ状の導電体膜103の幅wによ
って、ほぼ決定される。すなわち、該誘電体基板101
の厚さhが決まると、所定の特性インピーダンスに対応
する該ストリップ状の導電体膜103の幅wは自動的に
所定の幅となる。2. Description of the Related Art Generally, a wiring board has a dielectric substrate 101, a grounding conductor film 102 provided on one surface of the dielectric substrate 101, and the grounding conductor film, as shown in FIG. It is often configured by a microstrip line formed of a strip-shaped conductor film 103 provided on the surface facing the 102. In this configuration, the characteristic impedance of the microstrip line is the dielectric substrate 101.
If the relative permittivity ε r is clear, the dielectric substrate 101
Is substantially determined by the thickness h and the width w of the strip-shaped conductor film 103. That is, the dielectric substrate 101
When the thickness h of the strip-shaped conductor film 103 is determined, the width w of the strip-shaped conductor film 103 corresponding to the predetermined characteristic impedance automatically becomes the predetermined width.
【0003】また、他の配線板としては、図8のような
ストリップ線路により構成される場合もある。これは、
一面に接地用導電体膜105が設けられた第1の誘電体
基板104の上に第2の誘電体基板106が設けられ、
該第2の誘電体基板106の上面には接地用導電体膜1
07が形成されている。さらに、該第1の誘電体基板1
04と該第2の誘電体基板106の層間にはストリップ
状の導電体膜108が設けられている。かかる構成の配
線板において、該第1の誘電体基板104と該第2の誘
電体基板106の比誘電率εr が明らかであれば、該ス
トリップ線路の特性インピーダンスは、該第1の誘電体
基板104の厚さと、該第2の誘電体基板106の厚さ
の和Bおよび該ストリップ状の導電体膜108の幅Wに
よって、ほぼ決定される。すなわち、該接地用導電体膜
105,107の間に挟まれた誘電体の厚さBが決まる
と、所定の特性インピーダンスに対応する該ストリップ
状の導電体膜108の幅Wは自動的に所定の幅となる。Another wiring board may be composed of strip lines as shown in FIG. this is,
The second dielectric substrate 106 is provided on the first dielectric substrate 104 having the grounding conductor film 105 on one surface,
On the upper surface of the second dielectric substrate 106, the ground conductive film 1 is formed.
07 are formed. Further, the first dielectric substrate 1
A strip-shaped conductor film 108 is provided between layers 04 and the second dielectric substrate 106. In the wiring board having such a structure, if the relative permittivity ε r of the first dielectric substrate 104 and the second dielectric substrate 106 is clear, the characteristic impedance of the strip line is the first dielectric substrate. It is substantially determined by the thickness B of the substrate 104, the thickness B of the second dielectric substrate 106, and the width W of the strip-shaped conductor film 108. That is, when the thickness B of the dielectric material sandwiched between the grounding conductor films 105 and 107 is determined, the width W of the strip-shaped conductor film 108 corresponding to a predetermined characteristic impedance is automatically predetermined. Becomes the width of.
【0004】さらに、これらの配線板を応用した高速I
Cパッケージ200には、従来一般に、図9に示す構成
が取られる。すなわち、導電性基板と、該導電性基板上
に半導体素子を搭載するために開口部109が設けられ
た第1の誘電体基板110と、該第1の誘電体基板11
0周囲上にあって前記開口部109より大きな開口部と
一部切り欠き部118が設けられた第2の誘電体基板1
11からなり、該第1の誘電体基板110の上面にはス
トリップ状の導電体膜112およびその延長上に形成さ
れた同様のストリップ状の導電体膜113が設けられ、
該導電体膜113の上には金属性のリードが具備されて
いる。さらに、詳細には、図10に図9のG部の拡大平
面図および拡大断面図を図11に示す。これらの図に示
す構成において、該第1の誘電体基板110の該導電性
基板117側に設けられた接地用導電体膜116と、該
接地用導電体膜116と対向する面に設けられたストリ
ップ状の導電体膜112によりマイクロストリップ線路
が構成され、かつ該接地用導電体膜116と該第2の誘
電体基板111の上面に設けられた導電体膜115と該
第1の誘電体基板110および該第2の誘電体基板11
1の層間に設けられたストリップ状の導電体膜114に
よりストリップ線路が構成され、さらに該ストリップ状
の導電体膜112,114の延長上にある導電体膜11
3と該第1の誘電体基板110および接地用導電体膜1
16によりマイクロストリップ線路が構成されている。
また、該導電体膜113上には金属性のリード114a
が設けられている。かかる高速ICパッケージでは、半
導体素子が開口部109内の導電性基板117上に搭載
され、半導体素子の端子と該導電体膜113の端部がワ
イヤボンディング等で電気的に接続された状態におい
て、高速信号が金属性のリード114aおよび導電体膜
113等から構成される入力端子に入力されると、他の
導電体膜111,112およびワイヤボンディング等を
介して、該半導体素子に伝達される。しかる後、半導体
素子内で処理された出力信号は、前述と逆の手順で別の
出力端子から取り出される。Furthermore, high-speed I using these wiring boards
Conventionally, the C package 200 generally has the configuration shown in FIG. That is, a conductive substrate, a first dielectric substrate 110 provided with an opening 109 for mounting a semiconductor element on the conductive substrate, and the first dielectric substrate 11
Second dielectric substrate 1 on the circumference of which is provided with an opening larger than the opening 109 and a partial cutout 118
11, a strip-shaped conductor film 112 and a similar strip-shaped conductor film 113 formed on the extension of the strip-shaped conductor film 112 are provided on the upper surface of the first dielectric substrate 110.
Metallic leads are provided on the conductor film 113. Further, in detail, FIG. 11 shows an enlarged plan view and an enlarged sectional view of the G portion in FIG. In the structure shown in these figures, the grounding conductor film 116 provided on the side of the conductive substrate 117 of the first dielectric substrate 110 and the surface facing the grounding conductor film 116 are provided. The strip-shaped conductor film 112 constitutes a microstrip line, and the conductor film 116 for grounding and the conductor film 115 provided on the upper surface of the second dielectric substrate 111 and the first dielectric substrate. 110 and the second dielectric substrate 11
A strip line is formed by the strip-shaped conductor films 114 provided between the first layers, and the conductor film 11 is an extension of the strip-shaped conductor films 112 and 114.
3 and the first dielectric substrate 110 and the grounding conductor film 1
16 forms a microstrip line.
Further, a metallic lead 114a is formed on the conductor film 113.
Is provided. In such a high-speed IC package, the semiconductor element is mounted on the conductive substrate 117 in the opening 109, and the terminal of the semiconductor element and the end of the conductor film 113 are electrically connected by wire bonding or the like. When a high-speed signal is input to an input terminal composed of a metallic lead 114a and a conductor film 113, it is transmitted to the semiconductor element via other conductor films 111 and 112 and wire bonding. Thereafter, the output signal processed in the semiconductor device is taken out from another output terminal by the procedure reverse to the above.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、従来の
マイクロストリップ線路から構成される配線基板では、
比誘電率εr が明らかであれば、誘電体基板の厚さとス
トリップ状の導電体膜の幅によって、ほぼ決定される。
すなわち、該誘電体基板の厚さが決まると、所定の特性
インピーダンスに対応するストリップ状の導電体膜の幅
は自動的に所定の幅に決まるため、ストリップ状の導電
体膜の幅を自由に設定できない欠点があった。また、従
来のストリップ線路から構成される配線基板において
も、2つの接地用導電体膜の間に挟まれた誘電体基板の
厚さが決まると、所定の特性インピーダンスに対応し
て、誘電体基板の層間に設けられたストリップ状の導電
体膜の幅は自動的に所定の幅となるため、前述と同様に
ストリップ状の導電体膜の幅が制限される欠点があっ
た。また、マイクロストリップ線路から構成される第1
の誘電体基板と、一面の導電体膜が形成された第2の誘
電体基板と第1の誘電体基板の層間に形成されたストリ
ップ線路を主な配線とする従来の高速ICパッケージに
おいては、前述の配線板と同様に、第1の誘電体基板の
厚さと第2の誘電体基板の厚さによって、各線路の所定
の特性インピーダンスに対応してストリップ状の導電体
膜の幅が決まり、導電体膜の幅を自由に変えて配線を引
き回せない欠点があった。一方、ストリップ状の導電体
膜の幅は、配線の展開部においては配線数を多く取るた
めに小さく、パッケージの端子となる部分では、金属性
のリードを接合させる上での機械的強度等から大きくと
ることが多い。このため、配線の展開部におけるマイク
ロストリップ線路の特性インピーダンスを所定の値にす
ると、パッケージの端子となる部分の特性インピーダン
スを同じ値にすることができず、この部分での電気的特
性の悪化を生じる欠点があった。本発明は、前記従来技
術が持っていた問題点として、配線板の線路の配線幅あ
るいは高速ICパッケージに用いる線路の配線幅が制限
される点、高速ICパッケージの端子での電気的特性の
悪化の点について解決した新たな配線板あるいは高速I
Cパッケージを提供することを目的とするものである。However, in the wiring board composed of the conventional microstrip line,
If the relative permittivity ε r is clear, it is almost determined by the thickness of the dielectric substrate and the width of the strip-shaped conductor film.
That is, when the thickness of the dielectric substrate is determined, the width of the strip-shaped conductor film corresponding to the predetermined characteristic impedance is automatically set to the predetermined width, so that the width of the strip-shaped conductor film can be freely set. There was a drawback that could not be set. Further, in the conventional wiring board including the strip line, when the thickness of the dielectric substrate sandwiched between the two conductor films for grounding is determined, the dielectric substrate is matched with a predetermined characteristic impedance. Since the width of the strip-shaped conductor film provided between the layers is automatically set to a predetermined width, there is a drawback that the width of the strip-shaped conductor film is limited as described above. In addition, the first composed of a microstrip line
In the conventional high-speed IC package having, as the main wiring, the dielectric substrate, the strip line formed between the second dielectric substrate on which the conductor film on one surface is formed, and the first dielectric substrate, Similar to the above wiring board, the thickness of the first dielectric substrate and the thickness of the second dielectric substrate determine the width of the strip-shaped conductor film corresponding to the predetermined characteristic impedance of each line, There is a drawback in that the wiring cannot be routed by freely changing the width of the conductor film. On the other hand, the width of the strip-shaped conductor film is small in order to obtain a large number of wires in the developed part of the wires, and at the parts that will be the terminals of the package, the mechanical strength in joining the metallic leads, etc. Often takes a large amount. Therefore, if the characteristic impedance of the microstrip line in the expanded portion of the wiring is set to a predetermined value, the characteristic impedance of the portion that will be the terminal of the package cannot be made the same value, and the deterioration of the electrical characteristics at this portion will occur. There was a drawback. The present invention has the problems that the above-mentioned prior art has a problem that the line width of the line of the wiring board or the line width of the line used for the high-speed IC package is limited, and the electrical characteristics at the terminals of the high-speed IC package are deteriorated. New wiring board or high-speed I
The purpose is to provide a C package.
【0006】[0006]
【課題を解決するための手段】本発明は、前記問題点を
解決するために、誘電体基板と該誘電体基板の1つの面
と他の面にそれぞれ設けられた接地用導電体膜とストリ
ップ状の導電体膜からなるマイクロストリップ線路を構
成した配線板において、該誘電体基板を少なくとも2層
の誘電体シートで構成した。さらに、誘電体シートの層
間の一部に導電体層を設け、該導電体層と該接地用導電
体膜がほぼ同電位となるようにお互いに電気的に連結さ
れる構成とした。これにより、配線板が、接地用導電体
膜とほぼ同電位となる層間の導電体層と誘電体シートと
ストリップ状の導電体膜からなるマイクロストリップ線
路と、該接地用導電体膜と層間の導電体層が設けられて
いない誘電体基板と前記ストリップ状の導電体膜の延長
上にあって、幅の異なるストリップ状の導電体膜からな
るマイクロストリップ線路から構成されるようにした。In order to solve the above problems, the present invention provides a dielectric substrate, a grounding conductor film and a strip respectively provided on one surface and the other surface of the dielectric substrate. In a wiring board having a microstrip line made of a striped conductor film, the dielectric substrate is composed of at least two layers of dielectric sheets. Further, a conductor layer is provided in a part between layers of the dielectric sheet, and the conductor layer and the grounding conductor film are electrically connected to each other so that they have substantially the same potential. As a result, the wiring board has a microstrip line formed of an inter-layer conductor layer, a dielectric sheet, and a strip-shaped conductor film, which have substantially the same potential as the ground conductor film, and the ground conductor film and the interlayer micro-strip line. A dielectric substrate not provided with a conductor layer and a microstrip line formed of a strip-shaped conductor film having a different width on the extension of the strip-shaped conductor film.
【0007】また、第1の誘電体基板と第2の誘電体基
板の層間に設けられたストリップ状の導電体膜と、該ス
トリップ状の導電体膜を挟むように該第1の誘電体基板
と該第2の誘電体基板のそれぞれの一面に設けられた接
地用導電体膜によりストリップ線路が構成された配線板
において、該第1の誘電体基板および該第2の誘電体基
板を、それぞれ少なくとも2層の誘電体シートで構成し
た。さらに、それぞれの誘電体シートの層間の一部に導
電体層を設け、該導電体層と接地用導電体膜がほぼ同電
位となるように電気的に連結される構成とした。これに
より、配線板が、第1の誘電体基板の層間の導電体層と
第2の誘電体基板の層間の導電体層とその間の誘電体領
域とストリップ状の導電体膜からなるストリップ線路
と、層間の導電体層が設けられていない第1の誘電体基
板および第2の誘電体基板と該第1の誘電体基板の接地
用導電体膜および第2の誘電体基板の接地用導電体膜と
前記ストリップ状の導電体膜の延長上にあって、幅の異
なるストリップ状の導電体膜からなるストリップ線路か
ら構成されるようにした。Further, a strip-shaped conductor film provided between the first dielectric substrate and the second dielectric substrate, and the first dielectric substrate so as to sandwich the strip-shaped conductor film. And a wiring board in which a strip line is configured by a grounding conductor film provided on one surface of each of the second dielectric substrate, the first dielectric substrate and the second dielectric substrate respectively. It was composed of at least two layers of dielectric sheets. Further, a conductor layer is provided in a part between the layers of the respective dielectric sheets, and the conductor layer and the grounding conductor film are electrically connected so as to have substantially the same potential. As a result, the wiring board is a strip line composed of the conductor layers between the first dielectric substrate layers, the conductor layers between the second dielectric substrate layers, the dielectric region between them, and the strip-shaped conductor film. A first dielectric substrate and a second dielectric substrate not provided with a conductor layer between them, a grounding conductor film of the first dielectric substrate, and a grounding conductor of the second dielectric substrate On the extension of the film and the strip-shaped conductor film, a strip line composed of strip-shaped conductor films having different widths is formed.
【0008】また、他の発明では、導電性基板と、該導
電性基板上に半導体素子を搭載するために開口部が設け
られた第1の誘電体基板と、該第1の誘電体基板周囲上
にあって前記開口部より大きな開口部と一部切り欠き部
が設けられた第2の誘電体基板からなり、該第1の誘電
体基板の該導電性基板側に設けられた接地用導電体膜
と、該接地用導電体膜と対向する面に設けられたストリ
ップ状の導電体膜によりマイクロストリップ線路が構成
され、かつ該接地用導電体膜と該第2の誘電体基板の上
面に設けられた導電体膜と該第1の誘電体基板および該
第2の誘電体基板の層間に設けられたストリップ状の導
電体膜によりストリップ線路が構成され、該マイクロス
トリップ線路およびストリップ線路の延長上にある導電
体膜上に設けられた金属性のリードからなる高速ICパ
ッケージにおいて、該第1の誘電体基板が少なくとも2
層の誘電体シートから構成した。さらに、誘電体シート
の層間の一部に導電体層を設け、該導電体層と該接地用
導電体膜がほぼ同電位となるように電気的に連結される
構成とした。これにより、高速ICパッケージの配線部
および端子部を、該導電体層と誘電体シートとストリッ
プ状の導電体膜からなるマイクロストリップ線路と、第
1の誘電体基板に設けられた接地用導電体膜と第2の誘
電体基板の上面に設けられた接地用導電体膜と前記スト
リップ状の導電体膜の延長上にあって、該導電体膜の幅
と異なるストリップ状の導電体膜からなるストリップ線
路と、第1の誘電体基板に設けられた接地用導電体膜と
層間の導電体層が設けられていない第1の誘電体基板と
前記ストリップ線路用ストリップ状の導電体膜の延長上
にあって該導電体膜の幅と異なるストリップ状の導電体
膜からなるマイクロストリップ線路から構成されるよう
にした。According to another aspect of the invention, a conductive substrate, a first dielectric substrate having an opening for mounting a semiconductor element on the conductive substrate, and a periphery of the first dielectric substrate are provided. It is composed of a second dielectric substrate above which is provided with an opening larger than the opening and a partial cutout, and a grounding conductive provided on the conductive substrate side of the first dielectric substrate. A microstrip line is formed by the body film and a strip-shaped conductor film provided on the surface facing the grounding conductor film, and the microstrip line is formed on the grounding conductor film and the upper surface of the second dielectric substrate. A strip line is formed by the provided conductor film and the strip-shaped conductor film provided between the layers of the first dielectric substrate and the second dielectric substrate, and the microstrip line and the strip line are extended. Provided on the conductor film above In high-speed IC package consisting of attributes of the lead, the first dielectric substrate is at least 2
It was composed of layers of dielectric sheets. Further, a conductor layer is provided in a part between layers of the dielectric sheet, and the conductor layer and the grounding conductor film are electrically connected so as to have substantially the same potential. As a result, the wiring portion and the terminal portion of the high-speed IC package are connected to the microstrip line including the conductor layer, the dielectric sheet, and the strip-shaped conductor film, and the grounding conductor provided on the first dielectric substrate. And a grounding conductor film provided on the upper surface of the film and the second dielectric substrate, and a strip-like conductor film extending on the strip-like conductor film and having a width different from that of the conductor film. On the extension of the strip line, the grounding conductor film provided on the first dielectric substrate, the first dielectric substrate not provided with an inter-layer conductor layer, and the strip line conductor film for the strip line. Therefore, the microstrip line is formed of a strip-shaped conductor film having a width different from that of the conductor film.
【0009】[0009]
【作用】本発明によれば、上記のように誘電体基板を少
なくとも2層の誘電体シートと該誘電体シートの層間に
接地用導電体膜とほぼ同電位の導電体膜を設ける構成と
したため、マイクロストリップ線路あるいはストリップ
線路の配線幅を途中で変えることが可能になる。このた
め、線路の幅を変えつつ、かつ線路の特性インピーダン
スをほぼ同一にすることができるようになる。したがっ
て、上記問題点を除去できるのである。According to the present invention, as described above, the dielectric substrate has a structure in which at least two layers of dielectric sheets and a conductor film having substantially the same potential as the grounding conductor film are provided between the dielectric sheets. It is possible to change the wiring width of the microstrip line or the strip line on the way. Therefore, the characteristic impedance of the line can be made substantially the same while changing the width of the line. Therefore, the above problems can be eliminated.
【0010】[0010]
【実施例】次に本発明の実施例について説明する。な
お、実施例は一つの例示であって、本発明の精神を逸脱
しない範囲で、種々の変更あるいは改良を行い得ること
は言うまでもない。EXAMPLES Next, examples of the present invention will be described. It is needless to say that the embodiment is merely an example, and various modifications and improvements can be made without departing from the spirit of the present invention.
【0011】(実施例1)図1は本発明の第1の実施例
を説明する斜視図であって、1,6は夫々第1及び第2
の誘電体シート、2は接地用導電体膜、3は2層の誘電
体シート1,6の層間に設けられた導電体層、4は導電
体層3と接地用導電体膜2間を連結する導電性ヴィア、
5は導電体層に直交し、導電体層の端面に接するような
A−A′−B′−Bで定義される平面、7,8はそれぞ
れ幅の異なるストリップ状の導電体膜で、誘電体シート
6上に形成されている。図2は、図1のC−C′に沿う
断面図である。この実施例において、裏面に接地用導電
体膜2が形成された第1の誘電体シート1上面にあっ
て、A−A′−B′−Bの面5に到るまでほぼ均一な導
電体層3が設けられ、該導電体層3と接地用導電体膜2
間を電気的に連結するための導電性ヴィア4が複数個設
けられている。該導電体層3および誘電体シート1の上
には別の第2の誘電体シート6が積層され、さらに、該
誘電体シート6上にA−A′−B′−Bの面を境にして
幅が異なるストリップ状の導電体膜7および8が設けら
れている。(Embodiment 1) FIG. 1 is a perspective view for explaining a first embodiment of the present invention, in which 1 and 6 are first and second, respectively.
Dielectric sheet, 2 is a grounding conductor film, 3 is a conductor layer provided between two layers of dielectric sheets 1 and 6, and 4 is a connection between the conductor layer 3 and the grounding conductor film 2. Conductive vias,
Reference numeral 5 is a plane defined by AA'-B'-B which is orthogonal to the conductor layer and is in contact with the end face of the conductor layer, and 7 and 8 are strip-shaped conductor films each having a different width. It is formed on the body sheet 6. FIG. 2 is a sectional view taken along the line CC ′ of FIG. In this embodiment, a substantially uniform conductor is present on the upper surface of the first dielectric sheet 1 having the grounding conductor film 2 formed on its back surface and reaches the surface 5 of AA'-B'-B. A layer 3 is provided, and the conductor layer 3 and the ground conductor film 2 are provided.
A plurality of conductive vias 4 are provided to electrically connect the two. Another second dielectric sheet 6 is laminated on the conductor layer 3 and the dielectric sheet 1, and further, on the dielectric sheet 6, with the A-A'-B'-B surface as a boundary. And strip-shaped conductor films 7 and 8 having different widths are provided.
【0012】かかる配線板において、導電体層3は接地
用導電体膜2とほぼ同電位となるように導電性ヴィア4
が形成されている。したがって、該導電体層3と誘電体
シート6およびストリップ状の導電体膜7で1つのマイ
クロストリップ線路が構成される。また、導電体層3が
設けられていない領域、すなわち接地用導電体膜2と誘
電体シート1,6からなる誘電体基板61とストリップ
状の導電体膜8で1つのマイクロストリップ線路が構成
される。つまり、2つの異なる線路幅のマイクロストリ
ップ線路が連結された配線板が実現される。In such a wiring board, the conductive vias 4 are arranged so that the conductive layer 3 has substantially the same potential as the ground conductive film 2.
Are formed. Therefore, the conductor layer 3, the dielectric sheet 6 and the strip-shaped conductor film 7 constitute one microstrip line. Further, a region where the conductor layer 3 is not provided, that is, the dielectric substrate 61 including the ground conductor film 2 and the dielectric sheets 1 and 6, and the strip conductor film 8 constitute one microstrip line. It That is, a wiring board in which two microstrip lines having different line widths are connected is realized.
【0013】このような構造としているため、同一の配
線板内で誘電体の厚さを等価的に変えることができ、し
たがってマイクロストリップ線路のストリップ状の導電
体膜の幅を容易に変えることができるようになった。す
なわち、マイクロストリップ線路の特性インピーダンス
を所定の値に設定したまま、線路幅を自由に選択出来る
ようになった。以上の結果から明らかなように、従来技
術に比べ、マイクロストリップ線路から構成される配線
板の設計自由度が向上するなど大幅な改善が図れた。With such a structure, the thickness of the dielectric can be equivalently changed within the same wiring board, so that the width of the strip-shaped conductor film of the microstrip line can be easily changed. I can do it. That is, the line width can be freely selected while setting the characteristic impedance of the microstrip line to a predetermined value. As is clear from the above results, a great improvement such as an increase in the degree of freedom in designing the wiring board composed of the microstrip line was achieved as compared with the conventional technique.
【0014】(実施例2)図3は、本発明の第2の実施
例を示す斜視図、図4は図3の断面構造を示した図であ
って、9,13,16,18は誘電体シート、10,1
9は接地用導電体膜、11、17は層間に形成された導
電体層、12a,20は導電性ヴィアである。この実施
例において、片面に接地用導電体膜10が形成された誘
電体シート9上面であって、D−D′−E′−Eの面1
2に到るまでほぼ均一な導電体層11が設けられ、該導
電体層11と接地用導電体膜10間を電気的に連結する
ための導電性ヴィア12aが複数個設けられている。該
導電体層11および誘電体シート9の上には別の誘電体
シート13が積層され、さらに、該誘電体シート13上
にD−D′−E′−Eの面12を境にして幅が異なるス
トリップ状の導電体膜14および15が設けられてい
る。このストリップ状の導電体膜14および15が形成
される面を境にして、前記接地用導電体膜10と誘電体
シート9,13および導電体層11、導電性ヴィア12
aからなる基板を鏡面投影した基板、すなわち誘電体シ
ート16,18と導電体層17と接地用導電体膜19お
よび導電体層17と接地用導電体膜19を電気的に接続
するための導電性ヴィア20から構成される基板が、誘
電体シート13およびストリップ状の導電体膜14,1
5の上に設けられている。かかる構成において、1つの
ストリップ線路は、ストリップ状の導電体膜14とそれ
を挟むように配置された導電体層11,17を有する誘
電体基板62から構成される。他のストリップ線路とし
ては、ストリップ状の導電体膜14とそれを挟むように
配置された接地用導電体膜10,19を有する誘電体基
板63から構成される。(Embodiment 2) FIG. 3 is a perspective view showing a second embodiment of the present invention, and FIG. 4 is a view showing the sectional structure of FIG. 3, in which 9, 13, 16, and 18 are dielectrics. Body sheet, 10,1
Reference numeral 9 is a grounding conductor film, 11 and 17 are conductor layers formed between layers, and 12a and 20 are conductive vias. In this embodiment, the upper surface of the dielectric sheet 9 having the grounding conductor film 10 formed on one side thereof, which is the surface 1 of D-D'-E'-E.
A substantially uniform conductor layer 11 is provided up to 2, and a plurality of conductive vias 12a for electrically connecting the conductor layer 11 and the ground conductor film 10 are provided. Another dielectric sheet 13 is laminated on the conductor layer 11 and the dielectric sheet 9, and further, a width is defined on the dielectric sheet 13 with the D-D'-E'-E surface 12 as a boundary. Strip-shaped conductor films 14 and 15 are provided. The grounding conductor film 10, the dielectric sheets 9 and 13, the conductor layer 11, and the conductive via 12 are separated by the surface on which the strip conductor films 14 and 15 are formed.
A substrate obtained by mirror-projecting a substrate made of a, that is, a conductive material for electrically connecting the dielectric sheets 16 and 18, the conductor layer 17, the grounding conductor film 19, and the conductor layer 17 and the grounding conductor film 19. The substrate composed of the conductive vias 20 includes a dielectric sheet 13 and strip-shaped conductor films 14 and 1.
It is provided on top of 5. In such a configuration, one strip line is composed of the strip-shaped conductor film 14 and the dielectric substrate 62 having the conductor layers 11 and 17 arranged so as to sandwich the strip-shaped conductor film 14. Another strip line is composed of a strip-shaped conductor film 14 and a dielectric substrate 63 having grounding conductor films 10 and 19 sandwiching the conductor film 14.
【0015】このような構造になっているため、第1の
実施例と同様に、同一の配線板内で誘電体の厚さを等価
的に変えることができ、したがってストリップ線路のス
トリップ状の導電体膜の幅を容易に変えることができる
ようになった。すなわち、マイクロストリップ線路の特
性インピーダンスを所定の値に設定したまま、線路幅を
自由に選択出来るようになった。すなわち、配線板の配
線設計が容易となる利点がある。With such a structure, as in the first embodiment, the thickness of the dielectric can be equivalently changed within the same wiring board, so that the strip-shaped conductive line of the strip line can be obtained. The width of the body membrane can be easily changed. That is, the line width can be freely selected while setting the characteristic impedance of the microstrip line to a predetermined value. That is, there is an advantage that the wiring design of the wiring board becomes easy.
【0016】(実施例3)図5および図6は、それぞれ
第3の実施例を示す高速ICパッケージの端子周囲を示
す平面図及び断面図であって、21,25は誘電体シー
ト、22,30は接地用導電体膜、23は誘電体シート
21,25の層間に設けられた導電体層、24は接地用
導電体膜22と導電体層23を電気的に接続するための
導電性ヴィア、26,27,28はストリップ状の導電
体膜、29は金属性のリード、31は第2の誘電体基
板、32は導電性基板、64は第1の誘電体基板であ
る。基本構成は第1の実施例に類似している。かかる構
成において、配線板は2つのマイクロストリップ線路と
1つのストリップ線路から構成される。第1のマイクロ
ストリップ線路は、導電性基板32に接合された接地用
導電体膜22とほぼ同電位となるようにp−qで切った
面までほぼ均一に形成された導電体層23と誘電体シー
ト25およびその上に形成されたストリップ状の導電体
膜26から構成される。ストリップ線路は、前記ストリ
ップ状の導電体膜26の延長上にある幅の異なるストリ
ップ状の導電体膜27とそれを挟むように設けられた第
1の誘電体基板64および第2の誘電体基板31と誘電
体基板のそれぞれの一面に形成された接地用導電体膜2
2および30から構成される。また第2のマイクロスト
リップ線路は、該ストリップ線路のストリップ状の導電
体膜27の延長上にあって、該導電体膜の幅と異なるス
トリップ状の導電体膜28と第1の誘電体基板64と接
地用導電体膜22から構成される。(Embodiment 3) FIGS. 5 and 6 are a plan view and a sectional view showing the periphery of terminals of a high-speed IC package showing a third embodiment, wherein 21, 25 are dielectric sheets, 22, Reference numeral 30 is a grounding conductor film, 23 is a conductor layer provided between the dielectric sheets 21 and 25, and 24 is a conductive via for electrically connecting the grounding conductor film 22 and the conductor layer 23. , 26, 27 and 28 are strip-shaped conductor films, 29 is a metallic lead, 31 is a second dielectric substrate, 32 is a conductive substrate, and 64 is a first dielectric substrate. The basic structure is similar to that of the first embodiment. In such a configuration, the wiring board is composed of two microstrip lines and one stripline. The first microstrip line and the dielectric layer 23 are formed substantially evenly up to the plane cut by pq so as to have substantially the same potential as the grounding conductor film 22 joined to the conductive substrate 32. The body sheet 25 and the strip-shaped conductor film 26 formed on the body sheet 25. The strip line includes strip-shaped conductor films 27 having different widths on the extension of the strip-shaped conductor film 26, and a first dielectric substrate 64 and a second dielectric substrate provided so as to sandwich the strip-shaped conductor films 27. 31 and a grounding conductor film 2 formed on one surface of each of the dielectric substrate 2
It is composed of 2 and 30. The second microstrip line is an extension of the strip-shaped conductor film 27 of the strip line and has a strip-shaped conductor film 28 having a width different from that of the conductor film and the first dielectric substrate 64. And a grounding conductor film 22.
【0017】このような構成となっているため、マイク
ロストリップ線路のストリップ状の導電体膜の幅を自由
に変えることができるようになった。これにより、高速
ICパッケージの配線および端子周辺において、所定の
特性インピーダンスを場所によらず一定にすることが可
能となり、従来パッケージで問題だった不要な反射を無
くすことができるようになった。With such a structure, the width of the strip-shaped conductor film of the microstrip line can be freely changed. As a result, it is possible to make the predetermined characteristic impedance constant around the wiring and terminals of the high-speed IC package regardless of the location, and it is possible to eliminate unnecessary reflection which was a problem in the conventional package.
【0018】以上の実施例においては、2層の誘電体シ
ートの層間に設けた導電体層をほぼ均一に形成したもの
とした説明したが、マイクロストリップ線路あるいはス
トリップ線路を構成する領域以外の導電体層を除去した
メッシュ構造であっても、本発明の効果を阻害するもの
でないことは言うまでもない。また、誘電体基板を2層
の誘電体シートから構成した場合について説明したが、
3種以上の異なる幅を有するストリップ状の導電体膜を
設けたい場合には、誘電体基板を3層以上で構成し、各
層間に設けた導電体層がそれぞれのストリップ状の導電
体膜の幅に対応するような位置に設定すればよい。すな
わち、3種以上のストリップ状の導電体膜幅に対応する
線路の特性インピーダンスをほぼ同一になるようにすれ
ばよく、本発明の範疇に入ることは言うまでもない。さ
らに、本発明実施例では、層間に設けた導電体層と接地
用導電体膜を電気的に連結するのに複数の導電性ヴィア
なる手段を用いて説明したが、誘電体基板の端面に導電
体膜を形成する手段を用いてもかまわない。In the above embodiments, the description has been made on the assumption that the conductor layers provided between the layers of the two-layer dielectric sheets are formed substantially uniformly. However, the conductors other than the regions forming the microstrip line or the strip line are described. Needless to say, the mesh structure with the body layer removed does not hinder the effects of the present invention. Also, the case where the dielectric substrate is composed of a two-layer dielectric sheet has been described.
When it is desired to provide strip-shaped conductor films having three or more different widths, the dielectric substrate is composed of three or more layers, and the conductor layers provided between the layers are the strip-shaped conductor films. The position may be set to correspond to the width. That is, it is needless to say that the characteristic impedances of the lines corresponding to the widths of three or more kinds of strip-shaped conductor films may be made substantially the same, and it goes without saying that it falls within the scope of the present invention. Further, in the embodiments of the present invention, a plurality of conductive vias are used to electrically connect the conductor layer provided between the layers and the grounding conductor film, but the conductive layer is formed on the end surface of the dielectric substrate. A means for forming a body membrane may be used.
【0019】[0019]
【発明の効果】以上説明したように、本発明によれば、
配線板の誘電体基板を少なくとも2層以上の誘電体シー
トから構成し、接地用導電体膜とほぼ同電位となる空間
的位置を導電性ヴィアを介して2つの誘電体シートの間
に設けた導電体層に変換できる構成としているため、マ
イクロストリップ線路あるいはストリップ線路のストリ
ップ状の導電体膜の幅を容易に変えることができ、配線
板設計の自由度を大幅に向上できる利点がある。また、
高速ICパッケージにおいては、上記とほぼ同様の構成
を配線および端子部に設けているため、配線設計の柔軟
性が向上するだけでなく、端子部での不要反射を除去で
きる利点がある。さらに、誘電体シートの層数を変える
ことにより、端子部におけるマイクロストリップ線路の
特性インピーダンスを配線等におけるマイクロストリッ
プ線路とほぼ同じ特性インピーダンスとしつつ、金属性
のリードを具備した端子部でのリード接続強度が十分高
くとれる配線幅を実現できる利点がある。このように、
従来技術に比べ、配線板設計の自由度の向上、高速IC
パッケージの大幅な電気的特性の向上が図られるなど、
高速動作の半導体素子をパッケージに搭載して、10G
b/s以上の優れたモジュールを実現する上で、本発明
の効果は大なるものがある。As described above, according to the present invention,
The dielectric substrate of the wiring board is composed of at least two layers of dielectric sheets, and a spatial position having substantially the same potential as the grounding conductor film is provided between the two dielectric sheets via the conductive vias. Since the structure can be converted into the conductor layer, there is an advantage that the width of the strip-shaped conductor film of the microstrip line or the strip line can be easily changed, and the degree of freedom in designing the wiring board can be greatly improved. Also,
In the high-speed IC package, since the wiring and the terminal portion have substantially the same structure as described above, there is an advantage that not only the flexibility of the wiring design is improved but also unnecessary reflection at the terminal portion can be removed. Furthermore, by changing the number of layers of the dielectric sheet, the characteristic impedance of the microstrip line at the terminal portion is made to be almost the same as the characteristic impedance of the microstrip line in the wiring, etc., while lead connection at the terminal portion equipped with the metallic lead There is an advantage that a wiring width with sufficiently high strength can be realized. in this way,
Higher degree of freedom in wiring board design, high-speed IC compared to conventional technology
For example, the electrical characteristics of the package can be greatly improved.
High-speed operation semiconductor element is mounted on the package and 10G
The effect of the present invention is great in realizing an excellent module of b / s or more.
【図1】本発明の第1の実施例の斜視図である。FIG. 1 is a perspective view of a first embodiment of the present invention.
【図2】本発明の第1の実施例の断面図である。FIG. 2 is a sectional view of the first embodiment of the present invention.
【図3】本発明の第2の実施例の斜視図である。FIG. 3 is a perspective view of a second embodiment of the present invention.
【図4】本発明の第2の実施例の断面図である。FIG. 4 is a sectional view of a second embodiment of the present invention.
【図5】本発明の第3の実施例を説明するための高速I
Cパッケージ端子周辺を拡大した平面図である。FIG. 5 is a high-speed I for explaining the third embodiment of the present invention.
It is the top view which expanded the C package terminal periphery.
【図6】本発明の第3の実施例を説明するための高速I
Cパッケージ端子周辺を拡大した断面図である。FIG. 6 is a high-speed I for explaining the third embodiment of the present invention.
It is sectional drawing which expanded the C package terminal periphery.
【図7】マイクロストリップ線路からなる従来配線板を
説明する斜視図である。FIG. 7 is a perspective view illustrating a conventional wiring board including a microstrip line.
【図8】ストリップ線路からなる従来配線板を説明する
斜視図である。FIG. 8 is a perspective view illustrating a conventional wiring board including a strip line.
【図9】従来一般の高速ICパッケージを説明する平面
図である。FIG. 9 is a plan view illustrating a conventional general high-speed IC package.
【図10】図9に示した従来パッケージの端子周辺を拡
大した平面図である。FIG. 10 is an enlarged plan view of the periphery of terminals of the conventional package shown in FIG.
【図11】図9に示した従来パッケージの端子周辺を拡
大した断面図である。FIG. 11 is an enlarged cross-sectional view around a terminal of the conventional package shown in FIG.
1 誘電体シート 2 接地用導電体膜 3 導電体層 4 導電性ヴィア 5 線路の境界を示す平面 6 誘電体シート 7 ストリップ状の導電体膜 8 ストリップ状の導電体膜 9 誘電体シート 10 接地用導電体膜 11 導電体層 12 線路の境界を示す平面 12a 導電性ヴィア 13 誘電体シート 14 ストリップ状の導電体膜 15 ストリップ状の導電体膜 16 誘電体シート 17 導電体層 18 誘電体シート 19 接地用導電体膜 20 導電性ヴィア 21 誘電体シート 22 接地用導電体膜 23 導電体層 24 導電性ヴィア 25 誘電体シート 26 ストリップ状の導電体膜 27 ストリップ状の導電体膜 28 ストリップ状の導電体膜 29 リード 30 接地用導電体膜 31 誘電体基板 32 誘電体基板 61 誘電体基板 62 誘電体基板 63 誘電体基板 64 誘電体基板 101 誘電体基板 102 接地用導電体膜 103 ストリップ状の導電体膜 104 誘電体基板 105 接地用導電体膜 106 誘電体基板 107 接地用導電体膜 108 ストリップ状の導電体膜 110 誘電体基板 111 誘電体基板 112 ストリップ状の導電体膜 113 ストリップ状の導電体膜 114 ストリップ状の導電体膜 114a リード 116 接地用導電体膜 117 誘電体基板 DESCRIPTION OF SYMBOLS 1 Dielectric sheet 2 Conductive film for grounding 3 Conductive layer 4 Conductive vias 5 Plane showing boundaries of lines 6 Dielectric sheet 7 Strip-shaped conductive film 8 Strip-shaped conductive film 9 Dielectric sheet 10 Grounding Conductor film 11 Conductor layer 12 Plane showing boundary of line 12a Conductive via 13 Dielectric sheet 14 Strip-shaped conductor film 15 Strip-shaped conductor film 16 Dielectric sheet 17 Conductor layer 18 Dielectric sheet 19 Ground Conductive film 20 Conductive via 21 Dielectric sheet 22 Grounding conductive film 23 Conductive layer 24 Conductive via 25 Dielectric sheet 26 Strip-shaped conductive film 27 Strip-shaped conductive film 28 Strip-shaped conductive film Film 29 Lead 30 Grounding Conductor Film 31 Dielectric Substrate 32 Dielectric Substrate 61 Dielectric Substrate 62 Dielectric Substrate 63 Dielectric Substrate 64 Dielectric substrate 101 Dielectric substrate 102 Grounding conductor film 103 Strip-shaped conductor film 104 Dielectric substrate 105 Grounding conductor film 106 Dielectric substrate 107 Grounding conductor film 108 Strip-shaped conductor film 110 Dielectric Substrate 111 Dielectric Substrate 112 Strip-shaped Conductor Film 113 Strip-shaped Conductor Film 114 Strip-shaped Conductor Film 114a Lead 116 Grounding Conductor Film 117 Dielectric Substrate
Claims (3)
電体膜と、該接地用導電体膜と対向する面に設けられた
ストリップ状の導電体膜によりマイクロストリップ線路
が構成された配線板において、 該誘電体基板が少なくとも2層の誘電体シートからな
り、この誘電体シートの層間の一部に導電体層が設けら
れ、該導電体層と該接地用導電体膜がほぼ同電位となる
ように電気的に連結された構成であって、 かつ該導電体層と誘電体シートとストリップ状の導電体
膜からなるマイクロストリップ線路の特性インピーダン
スが、該接地用導電体膜と、層間の導電体層が設けられ
ていない誘電体基板と、前記ストリップ状の導電体膜の
延長上にあって該導電体膜の幅と異なる幅のストリップ
状の導電体膜からなるマイクロストリップ線路の特性イ
ンピーダンスとほぼ同一になるようにしたことを特徴と
する配線板。1. A wiring in which a microstrip line is composed of a grounding conductor film provided on one surface of a dielectric substrate and a strip-shaped conductor film provided on a surface facing the grounding conductor film. In the plate, the dielectric substrate is composed of at least two layers of dielectric sheets, a conductor layer is provided in a part between layers of the dielectric sheet, and the conductor layer and the grounding conductor film have substantially the same potential. And the characteristic impedance of the microstrip line composed of the conductor layer, the dielectric sheet, and the strip-shaped conductor film is electrically connected so that Characteristics of a microstrip line including a dielectric substrate not provided with a conductor layer and a strip-shaped conductor film having a width different from the width of the conductor film on the extension of the strip-shaped conductor film. Inn Wiring board is characterized in that in roughly a same as-impedance.
層間に設けられたストリップ状の導電体膜と、該ストリ
ップ状の導電体膜を挟むように該第1の誘電体基板と該
第2の誘電体基板のそれぞれの一面に設けられた接地用
導電体膜によりストリップ線路が構成された配線板にお
いて、 該第1の誘電体基板および該第2の誘電体基板が、少な
くとも2層の誘電体シートと層間の導電体層と導電性ヴ
ィアからなる請求項1記載の誘電体基板から構成され、 かつ第1の誘電体基板に設けられた導電体層と第2の誘
電体基板に設けられた導電体層と、第1の誘電体基板と
第2の誘電体基板の層間に設けられたストリップ状の導
電体膜とからなるストリップ線路の特性インピーダンス
が、第1の誘電体基板に設けられた接地用導電体膜と第
2の誘電体基板に設けられた接地用導電体膜と前記スト
リップ状の導電体膜の延長上にあって該導電体膜の幅と
異なる幅のストリップ状の導電体膜からなるストリップ
線路の特性インピーダンスとほぼ同一になるようにした
ことを特徴とする配線板。2. A strip-shaped conductor film provided between layers of a first dielectric substrate and a second dielectric substrate, and the first dielectric substrate so as to sandwich the strip-shaped conductor film. And a wiring board in which a strip line is configured by a grounding conductor film provided on one surface of each of the second dielectric substrate, wherein the first dielectric substrate and the second dielectric substrate are at least The dielectric substrate according to claim 1, comprising a two-layer dielectric sheet, a conductive layer between layers, and a conductive via, and a conductive layer and a second dielectric provided on the first dielectric substrate. The characteristic impedance of the strip line formed by the conductor layer provided on the substrate and the strip-shaped conductor film provided between the first dielectric substrate and the second dielectric substrate is the first dielectric substance. Grounding conductor film and second dielectric provided on the substrate The characteristic impedance of a strip line formed of a strip-shaped conductor film having a width different from the width of the conductor film on the extension of the conductor film for grounding provided on the plate and the strip-shaped conductor film is almost the same. A wiring board characterized in that
素子を搭載するために開口部が設けられた第1の誘電体
基板と、該第1の誘電体基板周囲上にあって前記開口部
より大きな開口部と一部切り欠き部が設けられた第2の
誘電体基板からなり、該第1の誘電体基板の該導電性基
板側に設けられた接地用導電体膜と、該接地用導電体膜
と対向する面に設けられたストリップ状の導電体膜によ
りマイクロストリップ線路が構成され、かつ該接地用導
電体膜と該第2の誘電体基板の上面に設けられた導電体
膜と該第1の誘電体基板および該第2の誘電体基板の層
間に設けられたストリップ状の導電体膜によりストリッ
プ線路が構成され、該マイクロストリップ線路およびス
トリップ線路の延長上にある導電体膜上に設けられた金
属性のリードからなる高速ICパッケージにおいて、 該第1の誘電体基板が少なくとも2層の誘電体シートか
らなり、誘電体シートの層間の一部に導電体層が設けら
れ、該導電体層と第1の誘電体基板に設けられた接地用
導電体膜がほぼ同電位となるように電気的に連結された
構成であって、 かつ該導電体層と誘電体シートとストリップ状の導電体
膜からなるマイクロストリップ線路の特性インピーダン
スが、第1の誘電体基板に設けられた接地用導電体膜と
第2の誘電体基板の上面に設けられた接地用導電体膜
と、前記ストリップ状の導電体膜の延長上にあって該導
電体膜の幅と異なる幅のストリップ状の導電体膜からな
るストリップ線路の特性インピーダンスおよび第1の誘
電体基板に設けられた接地用導電体膜と層間の導電体層
が設けられていない第1の誘電体基板と、前記ストリッ
プ線路用ストリップ状の導電体膜の延長上にあって該導
電体膜の幅と異なる幅のストリップ状の導電体膜からな
るマイクロストリップ線路の特性インピーダンスとほぼ
同一になるようにしたことを特徴とする高速ICパッケ
ージ。3. A conductive substrate, a first dielectric substrate provided with an opening for mounting a semiconductor element on the conductive substrate, and a first dielectric substrate surrounding the first dielectric substrate. A second dielectric substrate provided with an opening larger than the opening and a partial cutout, and a grounding conductive film provided on the conductive substrate side of the first dielectric substrate; A microstrip line is formed by a strip-shaped conductor film provided on the surface facing the ground conductor film, and a conductor provided on the ground conductor film and the upper surface of the second dielectric substrate. A strip line is formed by a film and a strip-shaped conductor film provided between the layers of the first dielectric substrate and the second dielectric substrate, and a conductor located on an extension of the microstrip line and the strip line. Do not use metallic leads provided on the film. In a high-speed IC package, the first dielectric substrate is composed of at least two layers of dielectric sheets, and a conductor layer is provided in a part between layers of the dielectric sheet. The conductor layer and the first dielectric body are provided. A microstrip line having a structure in which grounding conductor films provided on a substrate are electrically connected to each other so as to have substantially the same potential, and comprising the conductor layer, a dielectric sheet, and a strip-shaped conductor film. Of the grounding conductor film provided on the first dielectric substrate, the grounding conductor film provided on the upper surface of the second dielectric substrate, and the extension of the strip-like conductor film. And a characteristic impedance of a strip line formed of a strip-shaped conductor film having a width different from that of the conductor film and a conductor layer between the ground conductor film and the interlayer provided on the first dielectric substrate are provided. Not first The characteristic impedance of the dielectric substrate and the characteristic impedance of the microstrip line formed of a strip-shaped conductor film on the extension of the strip-shaped conductor film for the strip line and having a width different from the width of the conductor film are almost the same. High-speed IC package characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4019501A JP2988599B2 (en) | 1992-01-08 | 1992-01-08 | Wiring board and high-speed IC package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4019501A JP2988599B2 (en) | 1992-01-08 | 1992-01-08 | Wiring board and high-speed IC package |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05190699A true JPH05190699A (en) | 1993-07-30 |
JP2988599B2 JP2988599B2 (en) | 1999-12-13 |
Family
ID=12001125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4019501A Expired - Lifetime JP2988599B2 (en) | 1992-01-08 | 1992-01-08 | Wiring board and high-speed IC package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2988599B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863409B1 (en) * | 2007-04-17 | 2008-10-14 | 순천향대학교 산학협력단 | Microstrip Transmission Line Structure and Asymmetric Power Divider and Branch Hybrid Coupler Using the Same |
JP2009200715A (en) * | 2008-02-20 | 2009-09-03 | Fujitsu Ltd | Substrate, communication module, and communication apparatus |
-
1992
- 1992-01-08 JP JP4019501A patent/JP2988599B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863409B1 (en) * | 2007-04-17 | 2008-10-14 | 순천향대학교 산학협력단 | Microstrip Transmission Line Structure and Asymmetric Power Divider and Branch Hybrid Coupler Using the Same |
JP2009200715A (en) * | 2008-02-20 | 2009-09-03 | Fujitsu Ltd | Substrate, communication module, and communication apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2988599B2 (en) | 1999-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
US4821007A (en) | Strip line circuit component and method of manufacture | |
KR100430299B1 (en) | Radio frequency circuit module on multi-layer substrate | |
JPH0321089B2 (en) | ||
JPH07142669A (en) | Molded semiconductor device | |
JPS63258046A (en) | Semiconductor integrated circuit device | |
US11659658B2 (en) | Multilayer board | |
JPH0714976A (en) | Lead frame and semiconductor device | |
JPH05190699A (en) | Wiring board and high-speed ic package | |
JP2724193B2 (en) | Semiconductor device | |
US12191553B2 (en) | Transmission line | |
JPH04261022A (en) | Semiconductor integrated circuit | |
JP3526217B2 (en) | Multilayer high frequency circuit device | |
JP3185837B2 (en) | High frequency line | |
JPH09321505A (en) | Microwave circuit | |
JPH071845Y2 (en) | Integrated circuit package | |
JPH01199441A (en) | Integrated circuit package | |
JP2541336B2 (en) | Method of connecting integrated circuit device | |
JPS63258054A (en) | Semiconductor integrated circuit device | |
JP2004336321A (en) | High frequency signal transmission line substrate | |
JPH07240483A (en) | Package for high frequency semiconductor device | |
JPH07288409A (en) | Microwave integrated circuit device | |
JPH0855955A (en) | Multilayer substrate for integrated circuit and inner layer substrate for multilayer substrate for integrated circuit | |
JPH04341001A (en) | Multi-layered circuit | |
EP1464093A1 (en) | Transmission line structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20081008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20111008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20121008 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20121008 |