JPH05175408A - 半導体素子の実装用材料および実装方法 - Google Patents
半導体素子の実装用材料および実装方法Info
- Publication number
- JPH05175408A JPH05175408A JP3317017A JP31701791A JPH05175408A JP H05175408 A JPH05175408 A JP H05175408A JP 3317017 A JP3317017 A JP 3317017A JP 31701791 A JP31701791 A JP 31701791A JP H05175408 A JPH05175408 A JP H05175408A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- plating
- electrode
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体素子とリードをメッキ接合
するに際し、絶縁物質を被覆し、先端面だけに導体を露
出させたリードを用いること、そしてこのリードを電極
と直接接触せしめることにより、最小のメッキ面積で効
率良く接続できると共に、リード間及び半導体素子エッ
ジとの短絡を防止し得るところの均一且つ、安定した多
ピン向きの半導体素子の実装方法を提供する。 【構成】 リードフレーム或いはＴＡＢテープの絶縁物
質で被覆したリード部先端に、リード導体が露出する切
断端面を構成するか、ＴＡＢテープのレジスト膜にビア
ホールを設け、該ビアホールの端面部分を切断してリー
ド導体の露出端面を構成した実装用材料であり、このリ
ード端面部と半導体素子の電極を近接若しくは接触させ
た状態で固定し、リード露出部と前記電極とをメッキで
接続することを特徴とする半導体素子の実装方法であ
る。
するに際し、絶縁物質を被覆し、先端面だけに導体を露
出させたリードを用いること、そしてこのリードを電極
と直接接触せしめることにより、最小のメッキ面積で効
率良く接続できると共に、リード間及び半導体素子エッ
ジとの短絡を防止し得るところの均一且つ、安定した多
ピン向きの半導体素子の実装方法を提供する。 【構成】 リードフレーム或いはＴＡＢテープの絶縁物
質で被覆したリード部先端に、リード導体が露出する切
断端面を構成するか、ＴＡＢテープのレジスト膜にビア
ホールを設け、該ビアホールの端面部分を切断してリー
ド導体の露出端面を構成した実装用材料であり、このリ
ード端面部と半導体素子の電極を近接若しくは接触させ
た状態で固定し、リード露出部と前記電極とをメッキで
接続することを特徴とする半導体素子の実装方法であ
る。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレーム或いは
ＴＡＢのリードと半導体素子上の電極とをメッキ法によ
り接続する際に好適な実装用材料、及びこの材料を用い
た半導体実装方法に関するものである。
ＴＡＢのリードと半導体素子上の電極とをメッキ法によ
り接続する際に好適な実装用材料、及びこの材料を用い
た半導体実装方法に関するものである。
【０００２】
【従来の技術】半導体素子の実装において、半導体素子
上の電極と、リードフレーム若しくはＴＡＢ(Tape Auto
mated Bonding)テープのリードとを接続する方法とし
て、Ａｕ，Ａｌなどの金属細線を用いて電極−リード間
を架橋接合するワイヤーボンディングや、素子上に設け
た電極バンプにリードを直接接続するＴＡＢテープ接合
及びフェイスダウンボンディングなどがある。前者の方
法では、金属細線の接合に際し、キャピラリー先端での
熱圧着や超音波振動による物理的負荷を付与するため、
時としてこれらが原因となって、作業上或いは半導体素
子特性に影響を及ぼしたり、また、架橋細線の隣接間隔
を狭くすると細線間に接触が起きることがあるために設
置間隔が制約され、特に近時のような多ピン化の要請に
対応することが厳しくなるという問題を有している。後
者の場合には、電極（若しくは）リードに設けた多数の
バンプと一括接続（圧着）するのであるが、接合温度が
高く上記と同様な問題が残るほか、バンプ数が多くなる
程接続を安定して行うことが難しくなる。一方、バンプ
は通常高純度のＡｕを電極にメッキするなどの方法で作
られ、硬度を下げてリードとの圧着接合を良好にするた
めに、ほぼ２５０〜３００℃で熱処理されるが、この熱
処理中にＡｕと電極（Ａｌ）との拡散によって、Ａｕ−
Ａｌ界面の劣化を起こすことがあり、これを防止するた
めに、ＴｉＷ等の拡散防止金属薄膜を両金属間に介在さ
せるという複雑な手段を講じなければならない。
上の電極と、リードフレーム若しくはＴＡＢ(Tape Auto
mated Bonding)テープのリードとを接続する方法とし
て、Ａｕ，Ａｌなどの金属細線を用いて電極−リード間
を架橋接合するワイヤーボンディングや、素子上に設け
た電極バンプにリードを直接接続するＴＡＢテープ接合
及びフェイスダウンボンディングなどがある。前者の方
法では、金属細線の接合に際し、キャピラリー先端での
熱圧着や超音波振動による物理的負荷を付与するため、
時としてこれらが原因となって、作業上或いは半導体素
子特性に影響を及ぼしたり、また、架橋細線の隣接間隔
を狭くすると細線間に接触が起きることがあるために設
置間隔が制約され、特に近時のような多ピン化の要請に
対応することが厳しくなるという問題を有している。後
者の場合には、電極（若しくは）リードに設けた多数の
バンプと一括接続（圧着）するのであるが、接合温度が
高く上記と同様な問題が残るほか、バンプ数が多くなる
程接続を安定して行うことが難しくなる。一方、バンプ
は通常高純度のＡｕを電極にメッキするなどの方法で作
られ、硬度を下げてリードとの圧着接合を良好にするた
めに、ほぼ２５０〜３００℃で熱処理されるが、この熱
処理中にＡｕと電極（Ａｌ）との拡散によって、Ａｕ−
Ａｌ界面の劣化を起こすことがあり、これを防止するた
めに、ＴｉＷ等の拡散防止金属薄膜を両金属間に介在さ
せるという複雑な手段を講じなければならない。
【０００３】この様な細線を用いたり、熱付与によって
起こる問題点を解消するために、最近では半導体素子の
電極とリードとをメッキ金属で接合する方法が提案され
ている。例えば、特公昭５７−５００５６号公報には、
半導体素子上に形成された電極と、リード用配線の端部
とを近接配置し、電極−リード間隙をメッキ法により接
続することを開示している。また特開平２−６６９５３
号公報では、表面に基盤電極を有する回路基盤と、表面
に突起状電極を有する半導体素子を下向きにし、両者間
に所定の空間を設定して樹脂層で接着し、前記基盤電極
と、突起電極とをメッキ法で接続する半導体素子の実装
構造が示されている。
起こる問題点を解消するために、最近では半導体素子の
電極とリードとをメッキ金属で接合する方法が提案され
ている。例えば、特公昭５７−５００５６号公報には、
半導体素子上に形成された電極と、リード用配線の端部
とを近接配置し、電極−リード間隙をメッキ法により接
続することを開示している。また特開平２−６６９５３
号公報では、表面に基盤電極を有する回路基盤と、表面
に突起状電極を有する半導体素子を下向きにし、両者間
に所定の空間を設定して樹脂層で接着し、前記基盤電極
と、突起電極とをメッキ法で接続する半導体素子の実装
構造が示されている。
【０００４】
【発明が解決しようとする課題】上述のように半導体素
子の電極とリードとをメッキ金属で接合する技術は、既
に知られているが、従来のこの種の方法では、前記電極
とリード（或いは電極）との間隔を全て均一に設定する
ことは困難であり、従って、接合するメッキ金属が必ず
しも均等に付着するとは限らず、不足部分を補うために
メッキ時間を長くしなければならない。すなわち相対的
に付着するメッキ量が多くなり、そのため隣接するリー
ドの許容間隔に制約を来たし、多ピン構造の半導体の実
装には不向きとなる。仮に、間隙を均一に設定したとし
ても、メッキ金属は、当初電極の表面及びリード表面に
夫々付着し、両面より次第に発達して接合（架橋）する
ため、この間隙を埋めるためにかなりの時間を有すると
共に、夫々の面からの付着量が必ずしも一定にはなら
ず、前記と同様の問題を含んでいる。
子の電極とリードとをメッキ金属で接合する技術は、既
に知られているが、従来のこの種の方法では、前記電極
とリード（或いは電極）との間隔を全て均一に設定する
ことは困難であり、従って、接合するメッキ金属が必ず
しも均等に付着するとは限らず、不足部分を補うために
メッキ時間を長くしなければならない。すなわち相対的
に付着するメッキ量が多くなり、そのため隣接するリー
ドの許容間隔に制約を来たし、多ピン構造の半導体の実
装には不向きとなる。仮に、間隙を均一に設定したとし
ても、メッキ金属は、当初電極の表面及びリード表面に
夫々付着し、両面より次第に発達して接合（架橋）する
ため、この間隙を埋めるためにかなりの時間を有すると
共に、夫々の面からの付着量が必ずしも一定にはなら
ず、前記と同様の問題を含んでいる。
【０００５】本発明は、このような従来の問題点を解決
するものであって、メッキ接合するに際し、絶縁物質を
被覆し、先端面だけを導体に露出させたリードを用いる
こと、そしてこのリードを電極と直接接触せしめること
により、最小のメッキ面積で効率良く接続できると共
に、リード間及び半導体エッジとの短絡を防止し得ると
ころの均一且つ、安定した多ピン向きの半導体素子の実
装方法を提供することを目的とする。
するものであって、メッキ接合するに際し、絶縁物質を
被覆し、先端面だけを導体に露出させたリードを用いる
こと、そしてこのリードを電極と直接接触せしめること
により、最小のメッキ面積で効率良く接続できると共
に、リード間及び半導体エッジとの短絡を防止し得ると
ころの均一且つ、安定した多ピン向きの半導体素子の実
装方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、以下の構成を要旨とする。即ち、（１）リ
ードフレーム或いはＴＡＢテープのリード部を絶縁物質
で被覆すると共に、該リード部先端に、リード導体が露
出する切断断面を構成したことを特徴とする端面にメッ
キ接続部を有する半導体素子の実装用材料、及び（２）
ＴＡＢテープのレジスト膜に、半導体素子上の電極に接
合する位置に相当する部分にビアホールを設け、該ビア
ホールの端面部分を切断してリード導体の露出端面を構
成したことを特徴とする端面にメッキ接続部を有する半
導体素子の実装用材料であり、（３）リードフレーム或
いはＴＡＢテープのリード部を絶縁物質で被覆した後、
その先端部を切断してその断端面にリード導体を露出せ
しめ、このリード露出部と半導体素子の電極を近接若し
くは接触させた状態で固定し、リード露出部と前記電極
とをメッキで接続することを特徴とする半導体素子の実
装方法である。この結果、ＴＡＢテープやリードフレー
ムのリードと半導体素子の電極とのメッキ接合は端面と
電極面で行われ、メッキ金属の過剰な付着が無く、短時
間の効率良い接続ができる。
に本発明は、以下の構成を要旨とする。即ち、（１）リ
ードフレーム或いはＴＡＢテープのリード部を絶縁物質
で被覆すると共に、該リード部先端に、リード導体が露
出する切断断面を構成したことを特徴とする端面にメッ
キ接続部を有する半導体素子の実装用材料、及び（２）
ＴＡＢテープのレジスト膜に、半導体素子上の電極に接
合する位置に相当する部分にビアホールを設け、該ビア
ホールの端面部分を切断してリード導体の露出端面を構
成したことを特徴とする端面にメッキ接続部を有する半
導体素子の実装用材料であり、（３）リードフレーム或
いはＴＡＢテープのリード部を絶縁物質で被覆した後、
その先端部を切断してその断端面にリード導体を露出せ
しめ、このリード露出部と半導体素子の電極を近接若し
くは接触させた状態で固定し、リード露出部と前記電極
とをメッキで接続することを特徴とする半導体素子の実
装方法である。この結果、ＴＡＢテープやリードフレー
ムのリードと半導体素子の電極とのメッキ接合は端面と
電極面で行われ、メッキ金属の過剰な付着が無く、短時
間の効率良い接続ができる。
【０００７】以下に本発明を詳細に説明する。本発明の
リードは、半導体の電極に直接接触させるＴＡＢテープ
もしくはリードフレームなどのリードであり、周面は被
膜で覆われるが、先端面はリード導体が露出している。
図１は本発明ＴＡＢテープについてリードの製造例を示
す概略図であって、リード部１には、（ａ）図に示すよ
うに、全面に絶縁性塗料、フィルム或いは絶縁性無機物
等でコーティング２（以下絶縁被覆という）をしてお
き、この絶縁被覆リード１の先端部３を（ｂ）図のよう
に切断し、この切断端面４にリード導体１を露出させ
る。また（ｃ）図に示すように、（ｂ）図の切断したリ
ード先端部分３のコーティング２を溶剤等で除去する
か、先端部分３にコーティングを行わないで、リードを
露出させておいても良い。
リードは、半導体の電極に直接接触させるＴＡＢテープ
もしくはリードフレームなどのリードであり、周面は被
膜で覆われるが、先端面はリード導体が露出している。
図１は本発明ＴＡＢテープについてリードの製造例を示
す概略図であって、リード部１には、（ａ）図に示すよ
うに、全面に絶縁性塗料、フィルム或いは絶縁性無機物
等でコーティング２（以下絶縁被覆という）をしてお
き、この絶縁被覆リード１の先端部３を（ｂ）図のよう
に切断し、この切断端面４にリード導体１を露出させ
る。また（ｃ）図に示すように、（ｂ）図の切断したリ
ード先端部分３のコーティング２を溶剤等で除去する
か、先端部分３にコーティングを行わないで、リードを
露出させておいても良い。
【０００８】この様に形成したＴＡＢテープのリード
は、その先端を半導体素子５上に設けた電極６の位置に
配置し、電極６表面に近接もしくは接触して図５に示す
ように治具１１で固定せしめて、この状態でメッキ浴中
に浸漬するか、噴射メッキ液中に置くことによって、図
２に示すようにリード端面４の露出導体と電極表面をメ
ッキ金属７と接続する。
は、その先端を半導体素子５上に設けた電極６の位置に
配置し、電極６表面に近接もしくは接触して図５に示す
ように治具１１で固定せしめて、この状態でメッキ浴中
に浸漬するか、噴射メッキ液中に置くことによって、図
２に示すようにリード端面４の露出導体と電極表面をメ
ッキ金属７と接続する。
【０００９】図３はＴＡＢテープについて本発明リード
の別の製造例を示す概略図であって、（ａ）図は、リー
ド１がポリイミド等の有機レジストフィルム８上に配置
され、該リード１の先端部分３におけるフィルム８を除
去してビアホール９を形成し、該ホール内にリード１面
を露出１０せしめる。次いで（ｂ）図に示すように、リ
ード１の先端部分３でホール９の端面部分にかけて切断
し、リード端面４及びビアホール内リード面１０を露出
する。その後、露出したリード先端３を半導体素子電極
６上の位置に配置し、電極６表面に近接若しくは接触し
て前記図１の場合と同様に図５に示す治具１１を用いて
固定せしめ、この状態でメッキ浴中に浸漬するか、噴射
メッキ液中に置くことによって、図４に示すようにリー
ド端面４の露出導体と電極表面にメッキ金属７を付着さ
せて接続する。この際リード１と半導体素子５は近接す
るが、リード１を貼着した絶縁フィルム８が両者間に介
在するため、仮に両者が接触してもショートを起こすこ
とがない。なおリードの先端部（４，１０）以外の他の
露出面には、酸化被膜やメッキレジストコーティングを
施しておく。
の別の製造例を示す概略図であって、（ａ）図は、リー
ド１がポリイミド等の有機レジストフィルム８上に配置
され、該リード１の先端部分３におけるフィルム８を除
去してビアホール９を形成し、該ホール内にリード１面
を露出１０せしめる。次いで（ｂ）図に示すように、リ
ード１の先端部分３でホール９の端面部分にかけて切断
し、リード端面４及びビアホール内リード面１０を露出
する。その後、露出したリード先端３を半導体素子電極
６上の位置に配置し、電極６表面に近接若しくは接触し
て前記図１の場合と同様に図５に示す治具１１を用いて
固定せしめ、この状態でメッキ浴中に浸漬するか、噴射
メッキ液中に置くことによって、図４に示すようにリー
ド端面４の露出導体と電極表面にメッキ金属７を付着さ
せて接続する。この際リード１と半導体素子５は近接す
るが、リード１を貼着した絶縁フィルム８が両者間に介
在するため、仮に両者が接触してもショートを起こすこ
とがない。なおリードの先端部（４，１０）以外の他の
露出面には、酸化被膜やメッキレジストコーティングを
施しておく。
【００１０】本発明のリード端面の形成は、切断で行う
のが好ましいが、必ずしもこれに限定することなく、例
えば溶媒で絶縁物を除去しても良い。また、電極にはバ
ンプを設けても特段の支障は生じない。
のが好ましいが、必ずしもこれに限定することなく、例
えば溶媒で絶縁物を除去しても良い。また、電極にはバ
ンプを設けても特段の支障は生じない。
【００１１】メッキ接合する金属は、リードと同材質若
しくは他の導電材料、例えばＣｕ，Ｎｉ，Ａｕ，Ｓｎ及
びその合金や半田を用いることができ、これらが所定の
接合強度となるような付着量とする。
しくは他の導電材料、例えばＣｕ，Ｎｉ，Ａｕ，Ｓｎ及
びその合金や半田を用いることができ、これらが所定の
接合強度となるような付着量とする。
【００１２】
【実施例】［実施例１］図２は、ＴＡＢのテープのイン
ナーリード先端部と半導体チップの電極とをメッキによ
り接続した状態を示している。ＴＡＢテープはポリイミ
ドなどの樹脂のシートに銅線が設けられている。リード
先端部と電極との間は、メッキ接合部が形成され、両者
は電気的に接続されている。
ナーリード先端部と半導体チップの電極とをメッキによ
り接続した状態を示している。ＴＡＢテープはポリイミ
ドなどの樹脂のシートに銅線が設けられている。リード
先端部と電極との間は、メッキ接合部が形成され、両者
は電気的に接続されている。
【００１３】上記半導体装置において、ＴＡＢテープの
インナーリードと、半導体チップの電極とを銅メッキに
より接続する方法について説明する。
インナーリードと、半導体チップの電極とを銅メッキに
より接続する方法について説明する。
【００１４】ＴＡＢテープは、リード幅が７０μｍ、リ
ード厚さが３５μｍ、ピッチが１４０μｍで、リード数
が２００個の２層ＴＡＢを用いた。半導体チップは、
８．０mm×８．０mmのチップ上に８０μｍ×８０μｍの
電極が２００個配置されており、電極の構造は下層はＡ
ｌが１μｍで、中間層のＴｉＷ合金層が２０００オング
ストローム、上層に金３０００オングストロームをスパ
ッタにより製作した。
ード厚さが３５μｍ、ピッチが１４０μｍで、リード数
が２００個の２層ＴＡＢを用いた。半導体チップは、
８．０mm×８．０mmのチップ上に８０μｍ×８０μｍの
電極が２００個配置されており、電極の構造は下層はＡ
ｌが１μｍで、中間層のＴｉＷ合金層が２０００オング
ストローム、上層に金３０００オングストロームをスパ
ッタにより製作した。
【００１５】先ず、ＴＡＢテープの銅リード部分を絶縁
塗料で数μｍ被覆する〔図１（ａ）〕。被覆する材料は
例えば油性の塗料があげられるが、メッキ溶液中で絶縁
が保たれる材料であればどのような材料を使用しても構
わない。絶縁塗料の被覆後にインナーリードの先端を切
断〔図１（ｂ）〕するか、もしくは先端部分の被覆を有
機溶剤等で先端から約１００〜２００μｍ除去するか、
あるいはインナーリード先端部分を約１００〜２００μ
ｍ残して絶縁塗料を被覆する〔図１（ｃ）〕ことにより
インナーリードの先端のみ銅の金属部分を露出させる。
そして、ＴＡＢテープのリード先端部と半導体チップの
電極とがお互いに近接或いは接触させるように配置し、
図５のように固定する。
塗料で数μｍ被覆する〔図１（ａ）〕。被覆する材料は
例えば油性の塗料があげられるが、メッキ溶液中で絶縁
が保たれる材料であればどのような材料を使用しても構
わない。絶縁塗料の被覆後にインナーリードの先端を切
断〔図１（ｂ）〕するか、もしくは先端部分の被覆を有
機溶剤等で先端から約１００〜２００μｍ除去するか、
あるいはインナーリード先端部分を約１００〜２００μ
ｍ残して絶縁塗料を被覆する〔図１（ｃ）〕ことにより
インナーリードの先端のみ銅の金属部分を露出させる。
そして、ＴＡＢテープのリード先端部と半導体チップの
電極とがお互いに近接或いは接触させるように配置し、
図５のように固定する。
【００１６】次いで、リード先端部と半導体チップの電
極との接続メッキを行う。メッキは、ＣｕＳＯ4 （０．
８mol/l ）およびＨ2 ＳＯ4 （０．５mol/l ）の水溶液
を用い、メッキ電流密度は１００Ａ／ｍ2 、メッキ時間
を３０〜５０分とした。メッキ接合後に水洗を行い付着
しているメッキ液を除去し、更に、メッキ時の絶縁被覆
を有機溶剤等で除去した。
極との接続メッキを行う。メッキは、ＣｕＳＯ4 （０．
８mol/l ）およびＨ2 ＳＯ4 （０．５mol/l ）の水溶液
を用い、メッキ電流密度は１００Ａ／ｍ2 、メッキ時間
を３０〜５０分とした。メッキ接合後に水洗を行い付着
しているメッキ液を除去し、更に、メッキ時の絶縁被覆
を有機溶剤等で除去した。
【００１７】接合強度は接合部から２００μｍ離れた位
置でリードを引き上げ、破断するときの荷重を測定（プ
ルテスト）した。プル強度の平均は４０ｇで（最低３５
ｇ、最高４６ｇ）あり、また、全て電気的に接続されて
いることを確認した。
置でリードを引き上げ、破断するときの荷重を測定（プ
ルテスト）した。プル強度の平均は４０ｇで（最低３５
ｇ、最高４６ｇ）あり、また、全て電気的に接続されて
いることを確認した。
【００１８】
【発明の効果】以上のように、本発明によればリードの
先端のみにリード導体を露出させ、その先端を電極と接
触し、メッキ接合させるためにメッキ面積が最小にな
り、短時間の効率の良いメッキが可能となると共にリー
ド間の接触や半導体素子のエッジショートを防ぐことが
でき、極めて信頼性の高い多ピン向きの半導体装置を提
供できる。
先端のみにリード導体を露出させ、その先端を電極と接
触し、メッキ接合させるためにメッキ面積が最小にな
り、短時間の効率の良いメッキが可能となると共にリー
ド間の接触や半導体素子のエッジショートを防ぐことが
でき、極めて信頼性の高い多ピン向きの半導体装置を提
供できる。
【図１】（ａ），（ｂ），（ｃ）は本発明リードを成形
する場合の一例を示す概略図である。
する場合の一例を示す概略図である。
【図２】図１のリードを用いた本発明の半導体素子実装
法の一例を示す概略図である。
法の一例を示す概略図である。
【図３】（ａ），（ｂ）本発明リードを成形する他の場
合の一例を示す概略図である。
合の一例を示す概略図である。
【図４】図３のリードを用いた本発明の半導体素子実装
法の一例を示す概略図である。
法の一例を示す概略図である。
【図５】本発明のメッキ接合時に用いる治具を示す概略
図である。
図である。
１：リード ２：絶縁被膜 ３：リード先端部 ４：リード端面 ５：半導体素子 ６：電極 ７：メッキ金属 ８：絶縁フィルム ９：ビアホール １０：リード露出面 １１：治具
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１月２６日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図２】
【図３】
【図４】
【図１】
【図５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大野 恭秀 神奈川県川崎市中原区井田1618番地 新日 本製鐵株式会社先端技術研究所内 (72)発明者 藤津 隆夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 工藤 好正 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 清水 真也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内
Claims (3)
- 【請求項１】 リードフレーム或いはＴＡＢテープのリ
ード部を絶縁物質で被覆すると共に、該リード部先端
に、リード導体が露出する切断断面を構成したことを特
徴とする端面にメッキ接続部を有する半導体素子の実装
用材料。 - 【請求項２】 ＴＡＢテープのレジスト膜に、半導体素
子上の電極に接合する位置に相当する部分にビアホール
を設け、該ビアホールの端面部分を切断してリード導体
の露出端面を構成したことを特徴とする端面にメッキ接
続部を有する半導体素子の実装用材料。 - 【請求項３】 リードフレーム或いはＴＡＢテープのリ
ード部を絶縁物質で被覆した後、その先端部を切断して
その断端面にリード導体を露出せしめ、このリード露出
部と半導体素子の電極を近接若しくは接触させた状態で
固定し、リード露出部と前記電極とをメッキで接続する
ことを特徴とする半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317017A JP2974840B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317017A JP2974840B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175408A true JPH05175408A (ja) | 1993-07-13 |
| JP2974840B2 JP2974840B2 (ja) | 1999-11-10 |
Family
ID=18083491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3317017A Expired - Fee Related JP2974840B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2974840B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1084031A4 (en) * | 1998-03-31 | 2002-01-23 | Ppg Ind Ohio Inc | METHOD OF APPLYING AN OMNIBUS BAR |
| JP2002110849A (ja) * | 2000-09-29 | 2002-04-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 |
| JP2013138511A (ja) * | 2013-03-27 | 2013-07-11 | Taiyo Yuden Co Ltd | 弾性波装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5845181B2 (ja) | 2010-07-30 | 2016-01-20 | 株式会社ニッピ | コラーゲン粉末および／またはコラーゲン誘導体粉末の製造方法 |
-
1991
- 1991-11-29 JP JP3317017A patent/JP2974840B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1084031A4 (en) * | 1998-03-31 | 2002-01-23 | Ppg Ind Ohio Inc | METHOD OF APPLYING AN OMNIBUS BAR |
| JP2002110849A (ja) * | 2000-09-29 | 2002-04-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 |
| JP2013138511A (ja) * | 2013-03-27 | 2013-07-11 | Taiyo Yuden Co Ltd | 弾性波装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2974840B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6653170B1 (en) | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit | |
| JP3859403B2 (ja) | 半導体装置及びその製造方法 | |
| US6440835B1 (en) | Method of connecting a conductive trace to a semiconductor chip | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000228006A (ja) | ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05175408A (ja) | 半導体素子の実装用材料および実装方法 | |
| US6024274A (en) | Method for tape automated bonding to composite bumps | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JP2868943B2 (ja) | 半導体素子電極とリードとの接続構造および実装方法 | |
| JPH06101492B2 (ja) | 半導体装置及びその製造方法 | |
| JP3311376B2 (ja) | バンプ形成方法 | |
| JP2000340594A (ja) | 転写バンプシートとその製造方法 | |
| JP2000323515A (ja) | Ｉｃチップと回路基板との接続方法 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JP3199925B2 (ja) | 半導体装置およびその製造方法 | |
| JP3061017B2 (ja) | 集積回路装置の実装構造およびその実装方法 | |
| JPH06244342A (ja) | 複合リードフレームおよびその製造方法 | |
| JP3053935B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JPH05243338A (ja) | Ｔａｂテープ及び半導体素子の実装方法 | |
| JPH0362937A (ja) | フィルムキャリヤ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| LAPS | Cancellation because of no payment of annual fees |