JPH05173941A

JPH05173941A - 並列計算機の分散フレームメモリによる画像処理装置

Info

Publication number: JPH05173941A
Application number: JP34504391A
Authority: JP
Inventors: Satoshi Inano; 聡稲野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-12-26
Filing date: 1991-12-26
Publication date: 1993-07-13

Abstract

(57)【要約】【目的】並列計算機における分散フレームメモリによる
画像データの管理において、その構成を簡単化すること
で並列計算機における画像処理機能を低コストで提供す
る。【構成】転送バス５で、各プロセッサ１に対応した各分
散フレームメモリ１間を直列に接続し、表示フレームメ
モリ３を表示装置２と各分散フレームメモリ１との間に
設け、転送要求部３１で、表示装置２からの表示同期信
号に基づき各分散フレームメモリ１に対し各画像データ
の転送要求を行ない、フレームメモリ部３２で、前記転
送要求により各分散フレームメモリ１から転送バス５を
通って転送される各画像データを１フレーム分収集して
記憶し、メモリ制御部３３で、各画像データの書き込み
を制御しフレームメモリ部３２からの各画像データの読
出タイミングを表示同期信号のタイミングに同期させる
よう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサに設
けられた分散フレームメモリからの各画像データを表示
装置に出力する並列計算機における分散フレームメモリ
による画像処理装置に関する。

【０００２】

【従来の技術】図９は従来の並列計算機における分散フ
レームメモリによる画像表示装置の一例を示す構成ブロ
ック図、図１０は従来の並列計算機における分散フレー
ムメモリによる画像表示装置の他の一例を示す構成ブロ
ック図である。

【０００３】図９において、各プロセッサ１−０〜１−
Ｎに対応して、分散フレームメモリ１１−０〜１１−Ｎ
が設けられている。表示同期アドレス発生回路２２で
は、表示同期信号２１に基づき画面上の表示アドレスを
発生し、プロセッサ判定回路２３では、この表示アドレ
スに対応する画像データを持つプロセッサを画素毎に判
定する。

【０００４】そして、プロセッサ判定回路２３から担当
画素を持つプロセッサ１−０〜１−Ｎの分散フレームメ
モリ１１−０〜１１−Ｎに対して転送要求Ｃ０〜ＣＮを
順次行い、分散フレームメモリ１１−０〜１１−Ｎから
転送された各画素のデータＤ０〜ＤＮをディスプレイ装
置２に表示する。

【０００５】図１０においては、表示同期信号分離部２
４により表示同期信号２１を同期分離すると、同期分離
された水平同期信号２６と垂直同期信号２５及び表示ク
ロック信号２７は、各プロセッサ１−０〜１−Ｎにおい
て表示画素カウンタ１２−０〜１２−Ｎに取り込まれ
る。

【０００６】すると、各プロセッサにおいて表示画素カ
ウンタ１２−０〜１２−Ｎにより現在の表示アドレスが
カウントされ、担当判定回路１３−０〜１３−Ｎにより
自分の担当画素の場合には分散フレームメモリ１１−０
〜１１−Ｎ上から担当画素データが読み出される。さら
に各担当画素データは、共通バス２８に送出され、ディ
スプレイ装置２に表示される。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
図９及び図１０に示すような構成にあっては、各プロセ
ッサ１−０〜１−Ｎの分散フレームメモリ１１−０〜１
１−Ｎ上の画像データを共通バス２８により収集し、デ
ィスプレイ装置２に直接出力していた。このため、分散
フレームメモリから画像データを共通バス２８上に転送
するタイミングは、ディスプレイ装置２上で前記画像デ
ータをスキャン（走査）するタイミングと同期する必要
があった。よって、各プロセッサ１−０〜１−Ｎの分散
フレームメモリ１１−０〜１１−Ｎ上の画像データが表
示クロック信号２７に追従する必要があった。

【０００８】また、共通バス２８上で全てのプロセッサ
１−０〜１−Ｎの画像データを合成する必要があるた
め、画像データの要求に対するタイミング管理が非常に
難かしく、共通バス２８の物理長を長くできないため、
高解像度化、プロセッサ増加に対応できなかった。

【０００９】さらに、図９に示す構成では、プロセッサ
判定回路２３がプロセッサと別に設けられているため、
各プロセッサが独自に表示担当画素を決定することがで
きなかった。また、転送要求を画素毎に行なう必要があ
るため、高速なプロセッサ判定及び画素アドレスのへの
変換と転送バスが必要となり、コストが高くなる。

【００１０】また図１０に示す構成では、各プロセッサ
が担当画素の位置を自分のカウンタを基に判別するた
め、プロセッサが独自に担当画素をきめることができる
が、カウンタにより計数を行なうため、規則的な配列し
かできなかった。

【００１１】本発明の目的は、分散フレームメモリの画
像データのタイミングを管理し且つ画像データ処理の構
成を簡単化することのできる並列計算機の分散フレーム
メモリによる画像処理装置を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために次のようした。図１は本発明
の原理図、図２は表示フレームメモリの構成を示す図で
ある。

【００１３】本発明は、画像データを記憶する分散フレ
ームメモリ１を各プロセッサ１毎に設け、画面への表示
のための表示同期信号を前記各分散フレームメモリ１に
出力し各分散フレームメモリ１から転送される各画像デ
ータを画面上に表示する表示装置２を備えている。転送
バス５は、各プロセッサ１に対応した各分散フレームメ
モリ１間を直列に接続して各分散フレームメモリ１上の
各画像データを順次表示装置２に転送し、表示フレーム
メモリ３は、表示装置２と各分散フレームメモリ１との
間に設けられている。

【００１４】表示フレームメモリ３において、転送要求
部３１は、表示装置２から出力される表示同期信号に基
づき各分散フレームメモリ１に対して各画像データの転
送要求を行ない、フレームメモリ部３２は、この転送要
求部３１の転送要求により各分散フレームメモリ１から
転送バス５を通って転送される各画像データを１フレー
ム分収集して記憶し、メモリ制御部３３は、このフレー
ムメモリ部３２への各画像データの書き込み及び読み出
しを制御する。

【００１５】メモリ制御部３３は、フレームメモリ部３
２から各画像データを読み出す時に各画像データの読出
タイミングを前記表示同期信号のタイミングに同期させ
るように構成する。

【００１６】より好適には以下のようにするのが望まし
い。すなわち、表示フレームメモリ３は、表示同期信号
の中から垂直同期信号を分離しこの垂直同期信号を前記
転送要求部３１に出力する同期分離部３０を有するよう
構成する。

【００１７】さらに、フレームメモリ部３２において、
第１のフレームメモリ３２−１は、各分散フレームメモ
リ１から転送される各画像データを１フレーム分収集し
て記憶し、第２のフレームメモリ３２−２は、この第１
のフレームメモリ３２−１から１フレーム分の各画像デ
ータを読み出すとき、各分散フレームメモリ１から転送
される次の１フレームのための各画像データを収集して
記憶する。表示フレームメモリ３において、第１の選択
回路３４−１は、第１のフレームメモリ３２−１と第２
のフレームメモリ３２−２とを１フレーム毎に交互に選
択し選択されたフレームメモリに各画像データを出力
し、第２の選択回路３４−２は、この第１の選択回路３
４−１と相補的に選択動作し選択されたフレームメモリ
から読み出された各画像データを表示装置２に出力する
よう構成する。

【００１８】また、フレームメモリ部３２は、デュアル
ポートメモリまたはダブルバッファメモリである。図３
は各プロセッサの構成を示す図である。

【００１９】各プロセッサ１において、空き監視部１４
は、転送バス５上の画像データの空きを監視し、制御部
１７は、上流からの前記画像データの転送要求の受付と
この要求の下流への送出，下流からの前記受付とこの受
付の上流への送出，下流への前記要求の停止の送出と上
流からの要求の停止の受信を行うとともに、空き監視部
１４の結果により画像データの転送を制御し、切換部１
８は、この制御部１７からの指示で自己の分散フレーム
メモリ１１からの画像データまたは下流の分散フレーム
メモリ１１からの画像データのいずれかを選択して転送
バス５を介し上流に送出するよう構成する。

【００２０】また、各分散フレームメモリ１１は、表示
装置２の画面上の１水平ライン，垂直，分散ブロックの
いずれかを構成するための複数の画素データからなる画
像データを記憶するよう構成する。

【００２１】また、各プロセッサ１は、分散フレームメ
モリ１１の画像データを表示フレームメモリ３に記憶す
る際の表示位置を示すための表示アドレスを発生する表
示アドレスレジスタ１５を有している。制御部１７は、
分散フレームメモリ１１の画像データと表示アドレスレ
ジスタ１５の表示アドレスとを読み出してこの表示アド
レスをタグとして前記画像データに付加する。表示フレ
ームメモリ３は、タグとしての表示アドレスにより示さ
れた表示位置に対応するアドレスに、画像データを書き
込むよう構成する。

【００２２】さらに、制御部１７において、要求部５１
は、上流からの前記画像データの転送要求の受付とこの
要求の下流への送出を行ない、受付部５２は、下流から
の前記受付とこの受付の上流への送出を行ない、停止部
５３は、下流への前記要求の停止の送出と上流からの要
求の停止の受信を行い、転送制御部５４は、要求部５１
からの要求で起動し空き監視部１４により下流からの画
像データの転送がない場合には上流へ自己の画像データ
を転送すべく選択信号を切換部１８に出力し、自己が画
像データを転送中には下流からのデータの転送を停止す
べく停止指令を停止部５３に出力するよう構成する。

【００２３】

【作用】本発明によれば、表示装置から出力される表示
同期信号に基づき転送要求部により各分散フレームメモ
リに対して順次各画像データの転送要求を行なうと、こ
の転送要求により各分散フレームメモリから転送バスを
通って転送される各画像データがフレームメモリ部に１
フレーム分記憶され、メモリ制御部により各画像データ
の読出タイミングを表示同期信号のタイミングに同期さ
せながらフレームメモリ部から各画像データが読み出さ
れる。

【００２４】よって、表示装置のタイミングと計算機内
部とのタイミングとを表示フレームメモリで分離できる
ので、回路構成が簡単になるとともに、表示フレームメ
モリを設けることで、表示レートの変更は、表示フレー
ムメモリを対応させるだけで行なえるから、高解像度化
への対応も簡単に行える。また、転送バスが順次プロセ
ッサを通って中継されるので、プロセッサ台数が多くな
った場合でも、対応できる。

【００２５】また、各分散フレームメモリに、表示装置
の画面上の１水平ライン，垂直，分散ブロックのいずれ
かを構成するための複数の画素データからなる画像デー
タを記憶し、同期分離部で分離した垂直同期信号に基づ
き各分散フレームメモリから各水平ラインの画像データ
を収集して１フレーム分の画像データを表示フレームメ
モリに記憶することもできる。

【００２６】また、第１の選択回路と第２の選択回路と
を相補的に選択動作させて、一方のフレームメモリに各
分散フレームメモリからの各画像データを１フレーム分
記憶するときは、他方のフレームメモリから１フレーム
分の各画像データを表示装置に出力することで、複数の
フレームの画像データを実時間で表示装置に表示でき
る。

【００２７】また、デュアルポートメモリまたはダブル
バッファメモリであっても上記同様の効果を奏する。さ
らに、制御部で、上流からの画像データの転送要求の受
付と要求の下流への送出，下流からの受付とこの受付の
上流への送出，下流への要求の停止の送出と上流からの
要求の停止の受信を行い、空き監視部による転送バス上
の画像データの空き状態結果に基づき画像データの転送
を制御し、制御部からの指示で切換部では、自己の分散
フレームメモリからの画像データまたは下流の分散フレ
ームメモリからの画像データのいずれかかを選択して上
流に送出するので、分散フレームメモリ上の各画像デー
タの収集が行える。

【００２８】また、各分散フレームメモリに、表示装置
の画面上の１水平ラインを構成するための複数の画素デ
ータからなる画像データを記憶するようにしてもよい。
また、分散フレームメモリの画像データと表示アドレス
レジスタの表示アドレスとを読み出し表示アドレスをタ
グとして画像データに付加することで、表示フレームメ
モリでは、タグとしての表示アドレスにより示された表
示位置に対応するアドレスに、画像データを書き込むこ
とができる。よって、各画像データの転送順序に関係が
なくなる。

【００２９】さらに、制御部において、転送制御部で要
求部からの要求で起動し空き監視部により下流からの画
像データの転送がない場合には上流へ自己の画像データ
を転送すべく選択信号を切換部に出力し、自己が画像デ
ータを転送中には下流からのデータの転送を停止すべく
停止指令を停止部に出力するので、各画像データをシー
ケンシャルに収集できる。

【００３０】

【実施例】以下、本発明の具体的な実施例を説明する。
図４は本発明の実施例の構成ブロック図、図５は表示フ
レームメモリの構成を示す図、図６は実施例におけるデ
ィスプレイ装置２の画面上の水平走査ラインを示す図、
図７は制御部の構成を示す図である。図４において、画
像処理装置は、複数のプロセッサ１（１−０〜１−Ｎ）
と、画像データを表示するディスプレイ装置２と、この
ディスプレイ装置２と各プロセッサ１（１−０〜１−
Ｎ）との間に設けられた表示フレームメモリ３とからな
っている。

【００３１】各プロセッサ１（１−０〜１−Ｎ）内部に
は、図５に示す表示フレームメモリ３の表示位置を示す
ラインアドレスＬＡ₀〜ＬＡ_N及び図６に示すディスプレ
イ装置２の画面上の１水平走査ラインＨＬ₀〜ＨＬ_N上の
各画素のための画像データを記憶する分散フレームメモ
リ１１（１１−０〜１１−Ｎ）が設けられている。

【００３２】ディスプレイ装置２は、画面上の走査のた
めの表示同期信号を表示フレームメモリ３に出力し表示
フレームメモリ３から転送される各画像データを表示同
期信号のタイミングで表示するものであり、図６に示す
ように１フレーム分の各画像データを画面上に表示する
ものである。

【００３３】図６において、１フレームは水平同期信号
による複数の水平走査ラインＨＬ₀〜ＨＬ_Nからなり、１
垂直同期信号に相当する。１水平走査ラインは複数の画
素からなる。前述した各プロセッサ１（１−０〜１−
Ｎ）は、それぞれ１水平走査ライン分の各画素データか
らなる画像データを記憶しており、例えばプロセッサ１
−０は、水平走査ラインＨＬ₀における画像データを記
憶し、プロセッサ１−Ｎは、水平走査ラインＨＬ_Nにお
ける画像データを記憶している。

【００３４】なお、表示同期信号は、水平同期信号及び
垂直同期信号を含んでいる。転送バス５は、各プロセッ
サ１（１−０〜１−Ｎ）内部の各分散フレームメモリ１
１（１１−０〜１１−Ｎ）間を直列に接続して各分散フ
レームメモリ１１（１１−０〜１１−Ｎ）上の各画像デ
ータを順次表示フレームメモリ３に転送するものであ
る。

【００３５】表示フレームメモリ３は、同期分離部３
０、転送要求部３１、ダブルバッファフレームメモリ３
２、メモリ制御部３３、セレクタ３４からなっている。
同期分離部３０は、表示同期信号の中から垂直同期信号
を分離してこの垂直同期信号を転送要求部３１に出力す
る。

【００３６】転送要求部３１は、同期分離部３０からの
垂直同期信号に基づき各プロセッサ１−０〜１−Ｎに対
して順次各画像データの転送要求を行なう。ダブルバッ
ファメモリ３２は、入力側がセレクタ３４−１に接続さ
れ、出力側がセレクタ３４−２に接続され、各分散フレ
ームメモリから転送バス５を通って転送される各画像デ
ータを１フレーム分収集して記憶するフレームメモリ３
２−１と、このフレームメモリ３２−１から１フレーム
分の各画像データを読み出すとき、各分散フレームメモ
リから転送される次の１フレームのための各画像データ
を収集して記憶するフレームメモリ３２−２とからな
る。

【００３７】なお、ダブルバッファメモリ３２の代わり
に、デュアルポートメモリであってもよい。メモリ制御
部３３は、ダブルバッファメモリ３２への各画像データ
の書き込み及び読み出しを制御し、且つセレクタ３４−
１，３４−２を制御するとともに、ダブルバッファメモ
リ３２から各画像データを読み出す時に各画像データの
読出タイミングをディスプレイ装置２の垂直同期信号の
タイミングに同期させる。

【００３８】セレクタ３４−１は、フレームメモリ３２
−１とフレームメモリ３２−２とを１フレーム毎に交互
に選択し選択されたフレームメモリに各画像データを出
力する。セレクタ３４−２は、セレクタ３４−１と相補
的に選択動作し選択されたフレームメモリから読み出さ
れた各画像データをディスプレイ装置２に出力するよう
になっている。

【００３９】画像データは、ディスプレイ装置２に表示
する際にはフレームという１つのブロックとして扱われ
る。このフレームは、ディスプレイ装置２に表示する時
にのみディスプレイ装置２の水平走査ラインに合わせて
送出を行なう必要がある。

【００４０】しかし、それ以外の取扱いでは、表示アド
レスとの対応がとれていれば、画像データの転送の順
序、メモリ上の位置は関係がない。各プロセッサ１（１
−０〜１−Ｎ）は、図５に示す表示フレームメモリ３の
表示位置を示すラインアドレスＬＡ₀〜ＬＡ_Nに記憶する
各画素のための画像データと図６に示すディスプレイ装
置２の画面上の１水平走査ラインＨＬ₀〜ＨＬ_N上の各画
素のための画像データを担当しており、その画素につい
ての生成処理を行なっている。

【００４１】各プロセッサ１（１−０〜１−Ｎ）は、分
散フレームメモリ１１（１１−０〜１１−Ｎ）、空き監
視部１４（１４−０〜１４−Ｎ）、表示アドレスレジス
タ１５（１５−０〜１５−Ｎ）、メモリアドレス発生部
１６（１６−０〜１６−Ｎ）、制御部１７（１７−０〜
１７−Ｎ）、セレクタ１８（１８−０〜１８−Ｎ）から
構成されている。

【００４２】空き監視部１４（１４−０〜１４−Ｎ）
は、転送バス５上に画像データが存在するか否かの空き
状態を監視するものであり、監視結果を制御部１７（１
７−０〜１７−Ｎ）に出力する。

【００４３】表示アドレスレジスタ１５（１５−０〜１
５−Ｎ）は、制御部１７（１７−０〜１７−Ｎ）の制御
の下に、各分散フレームメモリ１１（１１−０〜１１−
Ｎ）に記憶された１水平走査ラインを構成する各画素か
らなる画像データを、表示フレームメモリ３に記憶する
際の表示位置を示すための表示アドレスを発生するもの
である。

【００４４】メモリアドレス発生部１６（１６−０〜１
６−Ｎ）は、制御部１７（１７−０〜１７−Ｎ）の制御
の下に、分散フレームメモリ１１（１１−０〜１１−
Ｎ）に画像データを記憶するためのアドレスを発生す
る。

【００４５】分散フレームメモリ１１（１１−０〜１１
−Ｎ）は、自己が担当する複数の画素データからなる画
像データを記憶している。図７に示す制御部１７（１７
−０〜１７−Ｎ）において、要求部５１は、上流（自己
のプロセッサに対して、表示フレームメモリ３側）から
の画像データの転送要求の受付とこの要求の下流への送
出を行ない、受付部５２は、下流からの前記受付とこの
受付の上流への送出を行なう。

【００４６】停止部５３は、下流への前記要求の停止の
送出と上流からの要求の停止の受信を行い、転送制御部
５４は、要求部５１からの要求で起動し空き監視部１４
により下流からの画像データの転送がない場合には上流
へ自己の画像データを転送すべく選択信号をセレクタ１
８に出力し、自己が画像データを転送中には下流からの
データの転送を停止すべく停止指令を停止部５３に出力
する。

【００４７】セレクタ１８（１８−０〜１８−Ｎ）は、
制御部１７（１７−０〜１７−Ｎ）からの選択信号に基
づき、転送バス５を通って下流の分散フレームメモリか
ら転送されてくる画像データまたは自己の分散フレーム
メモリからの画像データのいずれかを選択してこの画像
データをセレクタ３４−１に出力する。

【００４８】また、制御部１７（１７−０〜１７−Ｎ）
は、分散フレームメモリ１１（１１−０〜１１−Ｎ）の
画像データと表示アドレスレジスタ１５（１５−０〜１
５−Ｎ）のラインアドレスとを読み出してこのラインア
ドレスをタグとして画像データに付加する。

【００４９】表示フレームメモリ３は、タグとしてのラ
インアドレスにより示された表示位置に対応するアドレ
スに、画像データを書き込むようになっている。図８は
実施例における各部の動作を説明するためのタイミング
チャートであり、垂直同期信号に基づいて要求ＤＦ，受
付ＤＦ，受付ＲＮが発生し、また各画像データの収集，
フレームメモリ３２−１または３２−２の切換が行われ
る。

【００５０】次にこのように構成された実施例の動作を
図面を参照して説明する。まず、表示フレームメモリ３
において、同期分離部３０によりディスプレイ装置２か
ら出力される表示同期信号２１の中から図８に示す垂直
同期信号２５が分離され、この垂直同期信号２５に基づ
き転送要求部３１では画像データの転送のための図８に
示す要求ＤＦが発生しこの要求ＤＦはプロセッサ１−Ｎ
に送出される。

【００５１】次にプロセッサ１−Ｎにおける制御部１７
−Ｎにおいて、転送要求部３１からの要求ＤＦは、下流
のプロセッサ１−Ｎ−１に送出されると同時に、自己が
要求ＤＦを受付たことを示す図８に示すような受付ＤＦ
が発生しこの受付ＤＦは上流のプロセッサ１−Ｎに送出
される。なお、要求は全てのプロセッサに順次伝えら
れ、全てのプロセッサから順次に受付が送出される。

【００５２】一方、要求ＤＦを受け取ったプロセッサ１
−Ｎの空き監視部１４により、転送バス５上の画像デー
タがあるか否か（空き状態）が判断される。ここで、空
き監視部１４の監視により転送バス５が空いている場合
には、下流のプロセッサ１−Ｎ−１からセレクタ１８−
Ｎに画像データが入力されない。

【００５３】すると、制御部１７−Ｎからの選択信号に
よりセレクタ１８−Ｎが自己の分散フレームメモリ１１
−Ｎに切り換えられる。そして、制御部１７−Ｎが下流
のプロセッサ１−Ｎ−１から図８に示す受付ＲＦを入力
すると、表示アドレスレジスタ１５−Ｎからラインアド
レスを読み出すとともに、分散フレームメモリ１１−Ｎ
から１水平走査ライン分の画像データを読み出す。

【００５４】すなわち、転送制御部５４により自己の１
水平走査ライン分の画像データの先頭に担当画素のライ
ンアドレスを付加してセレクタ１８に送出する。なお、
上記の期間中、停止部５３から下流のプロセッサ１−Ｎ
−１に対して停止を送出し、画像データの転送バス５上
の転送を停止させる。

【００５５】一方、転送バス５が空いていない場合に
は、転送制御部５４では、自己のプロセッサは転送バス
５が空となるまで待つ。停止が来ているプロセッサで
は、データの転送を停止し、停止が解除されるまで待
つ。そして、転送を終了したプロセッサは、自身の受付
をクリアする。また、下流のプロセッサからの受付は、
受付部５２により上流のプロセッサに送出される。

【００５６】そして、１番目のフレームでは、表示フレ
ームメモリ３内のセレクタ３４−１によりフレームメモ
リ３２−１が選択される。このフレームメモリ３２−１
のアドレス、すなわちあるプロセッサからの画像データ
の先頭にあるラインアドレスに対応したアドレスに、プ
ロセッサから転送されてきた１水平走査ライン分の画像
データを書き込む。同様にして各プロセッサに有するラ
インアドレスに対応したフレームメモリ３２−１上のア
ドレスに順次画像データを書き込み、１フレーム分の画
像データを書き込む。

【００５７】そして、表示フレームメモリ３のメモリ制
御部３３では、全てのプロセッサ１−０〜１−Ｎの画像
データが転送終了したことを図８に示すように受付ＤＦ
がなくなったことで検出する。

【００５８】さらに、次の垂直同期信号のタイミング
で、セレクタ３４−１をフレームメモリ３２−２に切り
換えて、フレームメモリ３２−２に２番目のフレームの
ための各プロセッサからの各水平走査ラインの画像デー
タを書き込む。これと同時にセレクタ３４−２をフレー
ムメモリ３２−１に切り換えて、フレームメモリ３２−
１から各水平走査ライン毎の画像データを、ディスプレ
イ装置２の画面上の走査に同期させながら読み出し、図
８に示すようにディスプレイ装置２に画像データを表示
する。

【００５９】同様にして各垂直同期信号のタイミング
で、フレームメモリ３２−１，３２−２を交互に選択
し、複数のフレーム分の画像データを垂直同期信号のタ
イミングでディスプレイ装置２に出力する。

【００６０】したがって、ディスプレイ装置２のタイミ
ングと計算機内部とのタイミングとを表示フレームメモ
リ３で分離できるので、回路構成が簡単になる。また、
表示フレームメモリ３を設けることで、ディスプレイ装
置２の表示同期信号のレートを変更した場合に、これに
同期すべく対応して表示フレームメモリ３の読み出しレ
ートを変更すれば、高解像度化への対応も簡単に行え
る。

【００６１】さらに、転送バス５が順次プロセッサ１を
通って中継されるので、プロセッサ台数が多くなった場
合でも対応できる。また、各プロセッサ１間をシリーズ
に接続したので、分散フレームメモリ上の各画像データ
をシーケンシャルに収集でき、しかも従来のような共通
バス、すなわち長距離のための高速バスが不要となる。

【００６２】さらにまた、セレクタ３４−１，３４−２
を相補的に選択動作させて、一方のフレームメモリに各
分散フレームメモリからの各画像データを１フレーム分
記憶するときは、他方のフレームメモリから１フレーム
分の各画像データを表示装置に出力することで、複数の
フレームの画像データをディスプレイ装置２に表示でき
る。

【００６３】また、ラインアドレスをタグとして画像デ
ータに付加することで、表示フレームメモリ３では、タ
グとしての表示アドレスにより示された表示位置に対応
するアドレスに、画像データを書き込むことができる。
よって、各画像データの転送順序に関係がなくなる。

【００６４】

【発明の効果】本発明によれば、表示装置のタイミング
と計算機内部とのタイミングとを表示フレームメモリで
分離することができるので、回路構成が簡単になる。ま
た、転送バスが順次プロセッサを通って中継されるの
で、プロセッサ台数が多くなった場合でも、対応するこ
とができる。

【００６５】また、表示フレームメモリを設けること
で、外部の表示タイミングと計算機内部とのタイミング
を分離できるので、ディスプレイ表示レートの変更は、
表示フレームメモリを対応させるだけで行なえるから、
高解像度化への対応も簡単に行える。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の表示フレームメモリの構成を示す図で
ある。

【図３】本発明の各プロセッサの構成を示す図である。

【図４】本発明の実施例の構成ブロック図である。

【図５】表示フレームメモリの構成を示す図である。

【図６】実施例におけるディスプレイ装置の画面上の水
平走査ラインを示す図である。

【図７】制御部の構成を示す図である。

【図８】実施例における各部の動作を説明するためのタ
イミングチャートである。

【図９】従来の並列計算機の分散フレームメモリによる
画像処理装置の一例を示す図である。

【図１０】従来の並列計算機の分散フレームメモリによ
る画像処理装置の他の例を示す図である。

【符号の説明】

１・・プロセッサ２・・ディスプレイ装置３・・表示フレームメモリ１１・・分散フレームメモリ１２・・表示画素カウンタ１３・・担当判定回路１４・・空き監視部１５・・表示アドレスレジスタ１６・・メモリアドレス発生部１７・・制御部２１・・表示同期信号２２・・表示同期アドレス発生回路２３・・プロセッサ判定回路２４・・表示同期信号分離回路２５・・垂直同期信号２６・・水平同期信号２７・・表示クロック信号２８・・共通バス３０・・同期分離部３１・・転送要求部３２・・デュアルフレームメモリ３３・・表示制御部１８，３４・・セレクタ

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサ（１）と、この各プロ
セッサ（１）毎に設けられ画像データを記憶する分散フ
レームメモリ（１）と、画面への表示のための表示同期
信号を前記各分散フレームメモリ（１）に出力し前記各
分散フレームメモリ（１）から転送される各画像データ
を前記画面上に表示する表示装置（２）とを備えた並列
計算機による分散フレームメモリによる画像処理装置に
おいて、前記各プロセッサ（１）に対応した各分散フレームメモ
リ（１）間を直列に接続して各分散フレームメモリ
（１）上の各画像データを順次前記表示装置（２）に転
送する転送バス（５）と、前記表示装置（２）と各分散フレームメモリ（１）との
間に設けられた表示フレームメモリ（３）とを備え、前記表示フレームメモリ（３）は、前記表示装置（２）
から出力される表示同期信号に基づき前記各分散フレー
ムメモリ（１）に対して前記各画像データの転送要求を
行なう転送要求部（３１）と、この転送要求部（３１）の転送要求により前記各分散フ
レームメモリ（１）から前記転送バス（５）を通って転
送される各画像データを１フレーム分収集して記憶する
フレームメモリ部（３２）と、このフレームメモリ部（３２）への前記各画像データの
書き込み及び読み出しを制御するメモリ制御部（３３）
とを有し、前記メモリ制御部（３３）は、前記フレームメモリ部
（３２）から各画像データを読み出す時に各画像データ
の読出タイミングを前記表示同期信号のタイミングに同
期させることを特徴とする並列計算機の分散フレームメ
モリによる画像処理装置。
【請求項２】前記表示フレームメモリ（３）は、前記
表示同期信号の中から垂直同期信号を分離しこの垂直同
期信号を前記転送要求部（３１）に出力する同期分離部
（３０）を有することを特徴とする請求項１記載の並列
計算機の分散フレームメモリによる画像処理装置。
【請求項３】前記フレームメモリ部（３２）は、前記
各分散フレームメモリ（１）から転送される各画像デー
タを１フレーム分収集して記憶する第１のフレームメモ
リ（３２−１）と、この第１のフレームメモリ（３２−
１）から１フレーム分の各画像データを読み出すとき、
前記各分散フレームメモリ（１）から転送される次の１
フレームのための各画像データを収集して記憶する第２
のフレームメモリ（３２−２）とからなり、前記表示フレームメモリ（３）は、前記第１のフレーム
メモリ（３２−１）と第２のフレームメモリ（３２−
２）とを１フレーム毎に交互に選択し選択されたフレー
ムメモリに各画像データを出力する第１の選択回路（３
４−１）と、この第１の選択回路（３４−１）と相補的
に選択動作し選択されたフレームメモリから読み出され
た各画像データを前記表示装置（２）に出力する第２の
選択回路（３４−２）とを有することを特徴とする請求
項１記載の並列計算機の分散フレームメモリによる画像
表示装置。
【請求項４】前記フレームメモリ部（３２）は、デュ
アルポートメモリまたはダブルバッファメモリであるこ
とを特徴とする請求項３記載の並列計算機の分散フレー
ムメモリによる画像表示装置。
【請求項５】前記各プロセッサ（１）は、前記転送バ
ス（５）上の画像データの空きを監視する空き監視部
（１４）と、上流からの前記画像データの転送要求の受
付とこの要求の下流への送出，下流からの前記受付とこ
の受付の上流への送出，下流への前記要求の停止の送出
と上流からの要求の停止の受信を行うとともに、前記空
き監視部（１４）の結果により前記画像データの転送を
制御する制御部（１７）と、この制御部（１７）からの
指示で自己の分散フレームメモリ（１１）からの画像デ
ータまたは下流の分散フレームメモリ（１１）からの画
像データのいずれかを選択して前記転送バス（５）を介
し上流に送出する切換部（１８）とを有することを特徴
とする請求項１記載の並列計算機の分散フレームメモリ
による画像表示装置。
【請求項６】前記各分散フレームメモリ（１１）は、
前記表示装置（２）の画面上の１水平ライン，垂直，分
散ブロックのいずれかを構成するための複数の画素デー
タからなる画像データを記憶することを特徴とする請求
項５記載の並列計算機の分散フレームメモリによる画像
表示装置。
【請求項７】前記各プロセッサ（１）は、前記分散フ
レームメモリ（１１）の画像データを前記表示フレーム
メモリ（３）に記憶する際の表示位置を示すための表示
アドレスを発生する表示アドレスレジスタ（１５）を有
し、前記制御部（１７）は、前記分散フレームメモリ
（１１）の画像データと前記表示アドレスレジスタ（１
５）の表示アドレスとを読み出してこの表示アドレスを
タグとして前記画像データに付加し、前記表示フレームメモリ（３）は、前記タグとしての表
示アドレスにより示された表示位置に対応するアドレス
に、前記画像データを書き込むことを特徴とする請求項
５記載の並列計算機の分散フレームメモリによる画像表
示装置。
【請求項８】前記制御部（１７）は、上流からの前記
画像データの転送要求の受付とこの要求の下流への送出
を行なう要求部（５１）と、下流からの前記受付とこの
受付の上流への送出を行なう受付部（５２）と、下流へ
の前記要求の停止の送出と上流からの要求の停止の受信
を行う停止部（５３）と、前記要求部（５１）からの要
求で起動し前記空き監視部（１４）により下流からの画
像データの転送がない場合には上流へ自己の画像データ
を転送すべく選択信号を前記切換部（１８）に出力し、
自己が画像データを転送中には下流からのデータの転送
を停止すべく停止指令を前記停止部（５３）に出力する
転送制御部（５４）とを有することを特徴とする請求項
５記載の並列計算機の分散フレームメモリによる画像表
示装置。