JPH05166901A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 テスト用リードを有し、同時に多数のデータ
入力・出力を必要とするテストに対応でき、完成後に単
純化された半導体パッケージを得る。 【構成】 専用のテスト用リードを一まとめにして引き
出し、外部で切り離す。引き出されるテスト用リードは
別のパッケージ部材により固めてその上を本体のパッケ
ージ部材で覆うようにする。これによりテスト時間を短
縮でき、同時にパッケージの小型化が有利となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテスト用リードを有する
半導体装置に関する。

【０００２】

【従来の技術】ＩＣ、ＬＳＩなどの半導体装置において
は、半導体回路から引き出される複数の入出力リード
（ピン）以外に、それに対応する数の複数のテスト用入
出力リード（ピン）が必要であり、たとえば回路用ピン
４０本に対してステト用ピンは２４本必要とする。テス
ト時間を少なくするためには全部のピンの数を多くすれ
ばテスト時間が少なくてすむが、そのためにピン数が膨
大となる。しかし、半導体パッケージの構造やスペース
を考えればピンの数には限界がある。そこで従来では回
路用ピンとテスト用ピンの一部を兼用させることが行わ
れる。たとえば、１本のピンに対して時分割にデータを
入れたり、本来は入力専用のピンであるのにテスト用に
出力ベツファを持たせたりすることにより、ピンの不足
を補っている。

【０００３】

【発明が解決しようとする課題】特に同時に多数のデー
タ入力・出力を必要とするテストを行なうためには、前
記した従来の構造では充分に対応しきれない。たとえ
ば、カラーパレットＬＳＩでは、内部に２５６ワード×
２４ビット構成のデュアルポートＲＡＭを持っている
が、これをテストするためには計８８本のピンを必要と
する。また、ＨＤＤ（ハードディスクドライブ）用のＥ
ＮＤＥＣなどでは、内部のアナログ回路を樹脂モールド
された状態でトリミングするために、アレイ状の抵抗、
容量を予め用意し、各々についてトリミング後には必要
のないピンが多数付くことになる。なお、通常のトリミ
ングはモールド以前に行なうが、モールド前後ではレジ
ン（樹脂）の張力等により特性が変動してしまい好まし
くない。

【０００４】本発明において解決しようとする問題点
は、同時に多数のデータ入力・出力を必要とするテスト
にも充分に対応できるテスト用のリードを有するパッケ
ージ構造をうることである。

【０００５】

【課題を解決するための手段】本発明は半導体素子から
引き出される入力・出力用リード部材とは別に複数の専
用のテスト用リード部材を引き出し、テスト後にパッケ
ージ部材から露出した部分でひとまとめに切り離すよう
にしたことを特徴とする。これによりテスト時間を短縮
できるとともに、テスト用リードの数を削減してパッケ
ージの小型化を実現できる。

【０００６】本発明はまた、前記パッケージ構造におい
て、第２のパッケージ部材により封止したテスト用リー
ド部材を半導体素子、入力・出力用リード部材とともに
第１のパッケージ部材（本体）により封止し、露出する
部分で本体から切り離すことを特徴とする。これによ
り、前記したパッケージ構造の半導体装置の製造が容易
となる。

【０００７】

【実施例】図１は本発明をＤＩＰ（デュアール・インラ
イン・パッケージ）に適用した場合の一実施例の一部切
欠き斜視図である。１は半導体素子（ＩＣチップ）、２
は素子のＩＣ回路から取り出された複数の入・出力用リ
ード（レギュラーピン）、３はテスト用回路から取り出
されたテスト用リード（テスト用ワイヤ）、７はボンデ
ィングワイヤ、４は全体を封止するパッケージ部材（樹
脂成形体、本体レジン）である。テスト用リードはまと
めてパッケージの一方側より引き出され、パッケージン
グの状態でテストに供され、その後に切断して切り離さ
れる。

【０００８】図２は本発明のパッケージ要部の一実施例
であって、本体パッケージと別に樹脂（パッケージ部材
５）で固めたテスト用リード３を示す斜視図である。テ
スト用リード（ワイヤ）３の先端にパッド８を設けてあ
り、半導体チップ１にボンディングワイヤ７を介して接
続し、この状態で第１のパッケージ部材（樹脂成形体）
４でモールドして図３に示す形態となし、切り欠き部６
で露出する部分で適当なガイドを用いてテストを行な
う。テスト後、図３の切断線（面）９で樹脂ごとワイヤ
３を切り離すことにより通常のパッケージの形をうる。

【０００９】図４は本発明をアナログ回路のフィルタの
トリミングに適用した場合の一実施例を一部結線図で示
す。アレイ状に用意された抵抗Ｒ、容量Ｃの端子にそれ
ぞれテスト用のピン（ワイヤリード）１０を接続する。
パッケージが完了し、トリミング時にはフィルタの特性
を検知しながらテストピンを通して電圧を加え、必要と
する部分でワイヤ（ヒューズ）１１で焼き切ってトリミ
ングを行なう。

【００１０】図５は本発明をＤＩＰに適用した場合の他
の一実施例を一部切り欠け斜面図で示す。半導体チップ
１のＩＣ回路から取り出されたワイヤはＤＩＰ用の通常
のピン２によりパッケージ本体４の外部へ引き出され
る。一方、テスト用入出力回路から取り出されたワイヤ
は容易に切り離すことのできる細い特定形状のリード
（ピン）１２に接続され、テスト後、まとめて切り離す
ようになっている。

【００１１】

【発明の効果】以上説明したように本発明によれば、半
導体装置として完成後には使用しないテスト専用のピン
をそなえ、テスト後はテスト用ピンをまとめて切り離し
てしまうことで、複雑なテスト項目、低コスト化の面で
有効に対処できる。抵抗や容量を有するＩＣの場合、従
来は成形（モールド）前の段階でトリミングしたもの
が、本発明では成形後にもトリミングができ、成形時に
生じる特性劣化を防止することが可能である。

【００１２】テスト用リード（ピン）を予めまとめてお
き、樹脂成形により固化することにより、通常のリード
と区別した状態でパッケージの形成が容易となる。ま
た、成形後のテスト、切り離しも簡単にできる。さらに
フレーム形成時にＤＩＰピンの他にテスト用として形状
の異なるピン、たとえば、ＱＦＰのような小形のピンを
用意することにより、テストの際の区別がしやすく、ま
た、切り離し作業にも有利となる。

【図面の簡単な説明】

【図１】 本発明の一実施例を示す半導体装置の内部透
視斜面図である。

【図２】 本発明の一実施例を示す樹脂で固化されたテ
スト用リードの斜視図である。

【図３】 本発明の一実施例を示す半導体装置の一部断
面正面図である。

【図４】 本発明の一実施例のアナログフィルタのトリ
ミングの態様を示す一部結線図である。

【図５】 本発明の他の一実施例を示す半導体装置の内
部透視斜視図である。

【符号の説明】

１ 半導体素子（ＩＣチップ） ２ 通常の入出力用リード（ピン） ３ テスト用リード（ワイヤ） ４ パッケージ部材（樹脂成形体） ５ 第２のパッケージ部材（テスト用リード成形樹脂） ６ 樹脂の切り欠け部（テスト時に使用） ７ ボンディングワイヤ ８ パッド ９ 切断面 １０ テスト用リード（ワイヤリード） １１ ワイヤ（ヒューズ） １２ 細い形状のリードピン

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体素子と素子から取り出された複数
   の入出力用リード部材と、上記素子と複数のリード部材
   とが封止されたパッケージ部材とからなる半導体装置で
   あって、上記複数のリード部材とは別に素子内から複数
   のテスト用リードがまとめて引き出され、その上をパッ
   ケージ部材で覆われ、テスト後には上記テスト用リード
   はパッケージ部材からの露出部分で切り離されるように
   したことを特徴とする半導体装置。
2. 【請求項２】 請求項１の半導体装置において、複数の
   テスト用リードは半導体素子を封止する第１のパッケー
   ジ部材とは別の第２のパッケージ部材により封止され、
   ワイヤリードを介して素子に接続され、それらを覆って
   第１のパッケージ部材で封止された状態で、パッケージ
   部材からの露出するワイヤ部分でテストが行われるとと
   もに、露出する第２のパッケージ部材ごとにテスト用リ
   ードが切り離されるようになっている。
3. 【請求項３】 請求項１の半導体装置において、テスト
   用リードによりアレイ状にチップ内に形成された抵抗、
   容量の接続ないし切り離しによるトリミングを行なう。
4. 【請求項４】 請求項１の半導体装置において、素子か
   ら取り出される複数のリード部材のパッケージ外部の取
   出し部分はデュアル・イン・ライン形状とし、テスト用
   リードはこれと異なる形状を有する。