JPH05161071A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 各画素の信号電荷蓄積時間を全画素の読み出
しに要する時間よりも短くでき、また、強い光信号が照
射されても撮像が行える固体撮像装置を提供することを
目的とする。 【構成】 フォトダイオード１１（画素）は２次元に配
列され、これらの各カソードにはリセット用，読み出し
用ＭＯＳＦＥＴ１２，１３の各ソースが共通接続されて
いる。読み出し用垂直，水平シフトレジスタ１４，１６
によって選択された画素に積分された電荷は読み出しア
ンプ１７で読み出される。水平シフトレジスタ１６はリ
セットラインＬ４の選択も時分割で行うため、リセット
用垂直シフトレジスタ１８，シフトレジスタ１６によっ
て画素が時分割で選択され、読み出しアンプ１７によっ
て信号読み出し動作と時分割でリセットされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光入射量に対応した電荷
量を生成する受光素子が２次元に配列されて構成される
固体撮像装置に関するものである。

【０００２】

【従来の技術】従来、この種の固体撮像装置としては、
例えば、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジス
タ）を用いて構成されたＭＯＳ型固体撮像装置がある。
このＭＯＳ型固体撮像装置は、画素を選択する選択スイ
ッチ用ＭＯＳＦＥＴと、この選択スイッチを順次断続制
御するＭＯＳシフトレジスタとから構成されている。こ
のようなＭＯＳ型撮像装置の中には信号読み出しのため
のプリアンプが同一チップ上に形成されたものもあり、
図５はこの場合のＭＯＳ型固体撮像装置の構成を示して
いる。

【０００３】各フォトダイオード１は２次元に配列され
ており、各フォトダイオード１には選択スイッチである
ＭＯＳＦＥＴ２のソースが接続されている。これら各Ｍ
ＯＳＦＥＴ２のゲートは行ごとに共通に接続され、読み
出し用垂直レジスタ３によって制御される。また、各ド
レインは列ごとに共通に接続され、これら各列ごとにラ
イン選択用ＭＯＳＦＥＴ４が設けられている。このライ
ン選択用ＭＯＳＦＥＴ４は読み出し用水平シフトレジス
タ５によって制御される。

【０００４】フォトダイオード１は電荷蓄積部を兼ねて
おり、入射光信号の積分期間中にフォトダイオード１に
発生した電荷はフォトダイオード１自身の容量に蓄積さ
れる。この蓄積電荷は、読み出し用垂直シフトレジスタ
３および水平シフトレジスタ５によってＭＯＳＦＥＴ２
が選択された時に読み出しアンプ６に導かれ、画像信号
が読み出される。この時の読み出しタイミングは図６の
タイミングチャートに示される。

【０００５】同図（ａ）〜（ｃ）は読み出し用垂直シフ
トレジスタ３から各行ラインへ出力される電圧パルス信
号ΦV1〜ΦV3、同図（ｄ）〜（ｆ）は読み出し用水平シ
フトレジスタ５から各列ラインへ出力される電圧パルス
信号ΦH1〜ΦH3を示している。また、同図（ｇ）は１行
１列目の座標（１，１）に位置するフォトダイオード１
のフォトダイオード電位ＶPD(1,1) 、同図（ｈ）は１行
２列目の座標（１，２）に位置するフォトダイオード１
のフォトダイオード電位ＶPD(1,2) を示している。垂直
シフトレジスタ３からパルス信号ΦV1が出力されること
により、１行目の行ラインに電圧が印加され、その間に
水平シフトレジスタ５からパルス信号ΦH1，ΦH2，ΦH3
…が出力されることにより、１行目に位置する各列のＭ
ＯＳＦＥＴ２が順次選択され、１行目の画素について信
号読み出しが行われる。以下、これと同様に選択する行
ラインを垂直シフトレジスタ３によって順次シフトして
行くことにより、２次元の画像読み出しが行われる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の固体撮像装置においては、フォトダイオード１に生
成した電荷を放電させる信号読み出しと、放電したフォ
トダイオード１の電荷をもとの電荷量に充電するリセッ
トとは同時に行われている。このため、ある１画素につ
いての２度目の信号読み出しは全画素についての１度目
の信号読み出しが終了してからでないと行えない。従っ
て、光入射による信号電荷の蓄積時間は、２次元の画素
全てについての読み出しが終了する時間よりも長くなっ
てしまう。すなわち、図６の時間ｔ１でリセットされた
座標（１，１）に位置するフォトダイオード１は、次の
読み出しのために選択される時間ｔ３まで信号電荷の蓄
積を行うことになる。これと同様に座標（１，２）に位
置するフォトダイオード１は時間ｔ２でリセットされて
時間ｔ４で読み出されることになる。また、１画素当た
りの信号読み出し最低時間は、読み出しアンプ６につな
がるビデオラインの容量やＭＯＳＦＥＴ２のオン抵抗、
読み出しアンプ６のスピードなどで決まる。従って、画
素全部についての信号読み出しに最低かかる時間は、こ
の１画素当たりの読み出し最低時間に全画素数を掛けた
ものとなる。このため、各画素における信号電荷の蓄積
時間は、少なくとも、全画素を読み出すのに必要とされ
る上記１周期分の時間となる。この結果、信号電荷蓄積
時間の最小値は全画素を読み出すのに必要とされる時間
によって規定され、信号電荷蓄積時間を全画素の読み出
しに必要とされる時間以下に設定することはできなかっ
た。

【０００７】また、フォトダイオード１に蓄積すること
の出来る電荷量Ｑは、フォトダイオード１自身の容量Ｃ
およびリセット電圧Ｖが決まれば定まる。ここで、強い
光がフォトダイオード１に入射した場合には、このフォ
トダイオード１に蓄積することの出来る電荷量Ｑ以上に
電荷が生成される。このため、フォトダイオード１に蓄
積される電荷は飽和してフォトダイオード１から溢れ出
してしまう。従って、強い光が受光部全体に照射された
場合には、全てのフォトダイオード１が飽和して撮像す
ることが出来なくなってしまう。

【０００８】本発明はこのような課題を解消するために
なされたもので、各画素の信号電荷蓄積時間を全画素の
読み出しに要する時間よりも短くすることが出来、ま
た、強い光信号が照射されても撮像を行うことが出来る
固体撮像装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、光入射量に応
じた電荷を生成する２次元に配列された複数個の受光素
子と、これら各受光素子に対する電荷の流れを断続する
各受光素子ごとに設けられた第１および第２の各切り換
え素子と、各第１の切り換え素子のうち行方向に配列さ
れた第１の切り換え素子群を信号読み出しのために選択
する読み出し行選択回路と、各第２の切り換え素子のう
ち行方向に配列された第２の切り換え素子群を信号リセ
ットのために選択するリセット行選択回路と、各第１の
切り換え素子のうち列方向に配列された第１の切り換え
素子群または各第２の切り換え素子のうち列方向に配列
された第２の切り換え素子群のうちのいずれか１群を信
号読み出しまたは信号リセットのために時分割で選択す
る列選択回路と、読み出し行選択回路およびこの列選択
回路によって選択された１個の第１の切り換え素子に対
応した受光素子に生成した電荷量を読み出す信号読み出
し回路と、リセット行選択回路および列選択回路によっ
て選択された１個の第２の切り換え素子に対応した受光
素子の電荷をリセットする信号リセット回路とを備えて
固体撮像装置を構成したものである。

【００１０】また、信号リセット回路を信号読み出し回
路に兼用し、この信号読み出し回路を時分割に用いて読
み出しおよびリセットを行うものである。

【００１１】

【作用】各受光素子についての信号読み出しは読み出し
行選択回路，列選択回路および信号読み出し回路によっ
てなされ、各受光素子についての信号リセットはリセッ
ト行選択回路、列選択回路および信号リセット回路によ
ってなされる。従って、列方向に配列された第１の切り
換え素子群と列方向に配列された第２の切り換え素子群
とが列選択回路によって時分割で選択されることによ
り、信号読み出しと信号リセットとは異なるタイミング
において行われる。

【００１２】また、信号リセット回路が信号読み出し回
路に兼用され、同一の回路を用いて時分割でリセットお
よび読み出しが行われることにより、リセット時および
読み出し時に信号読み出し回路に生じる各オフセット電
圧はほぼ同一になる。従って、受光素子のリセット電位
と信号読み出し後の受光素子の電位とは容易に一致し、
信号読み出し回路に生じる各オフセット電圧は相殺され
るようになる。

【００１３】

【実施例】図１は本発明の第１の実施例によるＭＯＳ型
固体撮像装置の構成を示す図である。

【００１４】フォトダイオード１１は光入射量に応じた
電荷を生成する受光素子であり、行方向（Ｘ方向）およ
び列方向（Ｙ方向）の２次元に配列されている。これら
各フォトダイオード１１のカソードにはソースが共通接
続されたリセット用ＭＯＳＦＥＴ１２および読み出し用
ＭＯＳＦＥＴ１３が接続されている。これら各ＭＯＳＦ
ＥＴ１２，１３は、各フォトダイオード１１に対する電
荷の流れを断続する。

【００１５】Ｘ方向に配列された各フォトダイオード１
１に対して設けられた各読み出し用ＭＯＳＦＥＴ１３の
ゲートは、読み出しゲート制御ラインＬ１によって共通
に接続されている。この読み出しゲート制御ラインＬ１
は、信号読み出し時に読み出し用垂直シフトレジスタ１
４によってその中の１本が選択される。また、Ｘ方向に
配列された各フォトダイオード１１に対して設けられた
各リセット用ＭＯＳＦＥＴ１２のゲートは、リセットゲ
ート制御ラインＬ３に共通に接続されている。このリセ
ットゲート制御ラインＬ３は、リセット時にリセット用
垂直シフトレジスタ１８によってその中の１本が選択さ
れる。

【００１６】また、Ｙ方向に配列された各フォトダイオ
ード１１に対して設けられた各読み出し用ＭＯＳＦＥＴ
１３のドレインは、読み出しラインＬ２によって共通に
接続されている。これら各読み出しラインＬ２には読み
出しライン選択用ＭＯＳＦＥＴ１５が設けられている。
また、Ｙ方向に配列された各フォトダイオード１１に対
して設けられた各リセット用ＭＯＳＦＥＴ１２のドレイ
ンは、リセットラインＬ４によって共通に接続されてい
る。これら各リセットラインＬ４にはリセットライン選
択用ＭＯＳＦＥＴ１９が設けられている。これら読み出
しライン選択用ＭＯＳＦＥＴ１５およびリセットライン
選択用ＭＯＳＦＥＴ１９の各ゲートは、読み出し用水平
シフトレジスタ１６によって交互に制御される。つま
り、この読み出し用水平シフトレジスタ１６から出力さ
れるパルスの奇数ビット目はリセットライン選択用ＭＯ
ＳＦＥＴ１９のゲートに出力され、偶数ビット目は読み
出しライン選択用ＭＯＳＦＥＴ１５のゲートに出力され
る。この結果、読み出し用水平シフトレジスタ１６によ
ってリセットライン選択用ＭＯＳＦＥＴ１９および読み
出しライン選択用ＭＯＳＦＥＴ１５が交互にオンし、リ
セットラインＬ４および読み出しラインＬ２が交互にビ
デオラインＶＬに接続される。

【００１７】読み出し用垂直シフトレジスタ１４によっ
て選択された読み出しゲート制御ラインＬ１には、信号
読み出し用ＭＯＳＦＥＴ１３のゲート電圧が印加され
る。また、読み出し用水平シフトレジスタ１６が偶数ビ
ット目のパルスを出力した時には読み出しライン選択用
ＭＯＳＦＥＴ１５のゲートに電圧が印加され、この読み
出しライン選択用ＭＯＳＦＥＴ１５に接続された読み出
しラインＬ２はビデオラインＶＬに接続される。従っ
て、このタイミングにおいては、読み出し用垂直シフト
レジスタ１４によって選択された読み出しゲート制御ラ
インＬ１および読み出し用水平シフトレジスタ１６によ
って選択された読み出しラインＬ２の交差位置に配置さ
れた信号読み出し用ＭＯＳＦＥＴ１３がオンする。この
ため、この交差位置に配置されたフォトダイオード１１
に生成した電荷は読み出しラインＬ２を経てビデオライ
ンＶＬに導かれ、読み出しアンプ１７によって増幅出力
される。

【００１８】また、リセット用垂直シフトレジスタ１８
によって選択されたリセットゲート制御ラインＬ３には
リセット用ＭＯＳＦＥＴ１２のゲート電圧が印加され
る。また、読み出し用水平シフトレジスタ１６が奇数ビ
ット目のパルスを出力した時にはリセットライン選択用
ＭＯＳＦＥＴ１９のゲートに電圧が印加され、このリセ
ットライン選択用ＭＯＳＦＥＴ１９に接続されたリセッ
トラインＬ４はビデオラインＶＬに接続される。従っ
て、このタイミングにおいては、リセット用垂直シフト
レジスタ１８によって選択されたリセットゲート制御ラ
インＬ３および読み出し用水平シフトレジスタ１６によ
って選択されたリセットラインＬ４の交差位置に配置さ
れたリセット用ＭＯＳＦＥＴ１２がオンする。このた
め、この交差位置に配置されたフォトダイオード１１が
信号読み出し時に放電した電荷量に相当する電荷が、ビ
デオラインＶＬからリセットラインＬ４を介してこのフ
ォトダイオード１１に充電され、フォトダイオード１１
はリセットされる。

【００１９】このような構成における各部信号のタイミ
ングチャートは図２に示される。同図（ａ）〜（ｃ）は
リセット用垂直シフトレジスタ１８から各リセットゲー
ト制御ラインＬ３へ出力される電圧パルス信号ΦVRES1
〜ΦVRES3 、同図（ｄ），（ｅ）は読み出し用垂直シフ
トレジスタ１４から各読み出しゲート制御ラインＬ１へ
出力される電圧パルス信号ΦVRO1，ΦVRO2、同図（ｆ）
〜（ｋ）は読み出し用水平シフトレジスタ１６からリセ
ットライン選択用ＭＯＳＦＥＴ１９および読み出しライ
ン選択用ＭＯＳＦＥＴ１５へ交互に出力される電圧パル
ス信号ΦH1〜ΦH6を示している。なお、これら各分図の
時間軸は同一の時間目盛によって表わされているものと
する。

【００２０】時間ｔ１では、同図（ａ）に示されるよう
に、図１において最上段に位置する１行目のリセットゲ
ート制御ラインＬ３へハイレベルの電圧パルス信号ΦVR
ES1が出力されており、また、図２（ｆ）に示されるよ
うに、図１において最も左に位置する１列目のリセット
ラインＬ４に接続されたリセットライン選択用ＭＯＳＦ
ＥＴ１９へハイレベルの電圧パルス信号ΦH1が出力され
ている。このパルス信号ΦH1は読み出し用水平シフトレ
ジスタ１６から出力される１個目つまり奇数ビット目の
パルスに相当している。このため、時間ｔ１では１行１
列目の座標（１，１）に位置するフォトダイオード１１
に対して設けられたリセット用ＭＯＳＦＥＴ１２がオン
し、このフォトダイオード１１が読み出しアンプ１７に
よってリセットされる。

【００２１】時間ｔ２では、リセットゲート制御ライン
Ｌ３へ出力される電圧パルス信号ΦVRES1 はハイレベル
のままで変わらないが、同図（ｇ）に示されるように、
１列目のリセットラインＬ４の右隣に位置する１列目の
読み出しラインＬ２に接続された読み出しライン選択用
ＭＯＳＦＥＴ１５へハイレベルの電圧パルス信号ΦH2が
出力される。このパルス信号ΦH2は読み出し用水平シフ
トレジスタ１６から出力される２個目つまり偶数ビット
目のパルスに相当している。このような状態ではフォト
ダイオード１１から読み出しアンプ１７への経路は形成
されない。従って、フォトダイオード１１からの信号電
荷の読み出しは行われず、１列目の読み出しラインＬ２
をリセットするに止まる。

【００２２】時間ｔ３では、時間ｔ１と同様に、リセッ
トゲート制御ラインＬ３へ出力される電圧パルス信号Φ
VRES1 はハイレベルのままで変わらないが、同図（ｈ）
に示されるように、２列目のリセットラインＬ４に接続
されたリセットライン選択用ＭＯＳＦＥＴ１９へハイレ
ベルの電圧パルス信号ΦH3が出力される。このパルス信
号ΦH3は読み出し用水平シフトレジスタ１６から出力さ
れる３番目つまり奇数ビット目のパルスに相当してい
る。このため、時間ｔ３では座標（１，２）に位置する
フォトダイオード１１に対して設けられたリセット用Ｍ
ＯＳＦＥＴ１２がオンし、この座標（１，２）に位置す
るフォトダイオード１１がリセットされる。

【００２３】時間ｔ４では、時間ｔ２と同様に、リセッ
トゲート制御ラインＬ３へ出力される電圧パルス信号Φ
VRES1 はハイレベルのままで変わらないが、同図（ｉ）
に示されるように、２列目の読み出しラインＬ２に接続
された読み出しライン選択用ＭＯＳＦＥＴ１５へ偶数ビ
ット目パルスに相当する電圧パルス信号ΦH4が出力され
る。従って、時間ｔ４では、時間ｔ２と同様に２列目の
読み出しラインＬ２をリセットするに止まる。

【００２４】時間ｔ５，ｔ６ではそれぞれ時間ｔ１，ｔ
２と同様にフォトダイオード１１のリセット，読み出し
ラインＬ２のリセットが繰り返し行われる。この結果、
時間ｔ１〜ｔ６の間には１行目に位置する各フォトダイ
オード１１がリセットされることになる。

【００２５】次に、時間ｔ７では、リセット用垂直シフ
トレジスタ１８から出力されていた電圧パルス信号ΦVR
ES1 は立ち下がり、同図（ｂ）に示される電圧パルス信
号ΦVRES2 が立ち上がる。また、この時、読み出し用水
平シフトレジスタ１６からは同図（ｆ）に示される奇数
ビット目パルスに相当する電圧パルス信号ΦH1が出力さ
れる。このため、電圧パルス信号ΦVRES2 により２行目
のリセットゲート制御ラインＬ３の電位が立上がり、電
圧パルス信号ΦH1により１列目のリセットラインＬ４が
ビデオラインＶＬに接続される。従って、２行１列目の
座標（２，１）に位置するフォトダイオード１１に対し
て設けられたリセット用ＭＯＳＦＥＴ１２がオンし、こ
のフォトダイオード１１がリセットされる。

【００２６】時間ｔ８では、読み出し用水平シフトレジ
スタ１６から同図（ｇ）に示される偶数ビット目パルス
に相当する電圧パルス信号ΦH2が出力され、１列目の読
み出しラインＬ２がビデオラインＶＬに接続される。ま
た、この時間ｔ８においては読み出し用垂直シフトレジ
スタ１４から１行目の読み出しゲート制御ラインＬ１へ
同図（ｄ）に示されるハイレベルの電圧パルス信号ΦVR
O1が出力されている。このため、座標（１，１）に位置
するフォトダイオード１１に対して設けられた読み出し
用ＭＯＳＦＥＴ１３がオンする。従って、このフォトダ
イオード１１は１列目の読み出しラインＬ２およびビデ
オラインＶＬを介して読み出しアンプ１７につながり、
座標（１，１）に位置するフォトダイオード１１に蓄積
された電荷が読み出される。

【００２７】この結果、座標（１，１）に位置するフォ
トダイオード１１は時間ｔ１でリセットされ、時間ｔ８
で信号読み出しされることになり、光電流積分時間は
（ｔ８−ｔ１）になる。従って、この光電流積分時間
は、１行目水平方向に位置する各フォトダイオード１１
を走査する水平１スキャン時間と、１行目から２行目に
走査を移す垂直１スキャン時間との和に相当する時間に
なる。

【００２８】時間ｔ９では、時間ｔ７と同様に、読み出
し用水平シフトレジスタ１６から２列目のリセットライ
ンＬ４に接続されたリセットライン選択用ＭＯＳＦＥＴ
１９へ同図（ｈ）に示される奇数ビット目パルスに相当
する電圧パルス信号ΦH3が出力される。この時間ｔ９に
おいても２行目のリセットゲート制御ラインＬ３の電位
は立ち上がった状態にあるため、座標（２，２）に位置
するフォトダイオード１１がリセットされることにな
る。

【００２９】時間ｔ１０では、読み出し用水平シフトレ
ジスタ１６から同図（ｉ）に示される偶数ビット目パル
スに相当する電圧パルス信号ΦH4が出力され、２列目の
読み出しラインＬ２がビデオラインＶＬに接続される。
この時間ｔ１０においては、時間ｔ８と同様に、１行目
の読み出しゲート制御ラインＬ１の電位が立ち上がって
いるため、座標（１，２）に位置するフォトダイオード
１１に蓄積された電荷が読み出されることになる。

【００３０】以下、時間ｔ１１，ｔ１２では、時間ｔ
７，ｔ８と同様に、２行目のフォトダイオード１１のリ
セットと、１行目のフォトダイオード１１の信号読み出
しとが交互に行われる。この結果、２行目画素のリセッ
ト動作と１行目画素の読み出し動作とが終了する。

【００３１】時間ｔ１３〜ｔ１８においては、これと同
様に、３行目各画素のリセット処理と２行目各画素の読
み出し処理とが交互に行われ、時間ｔ１８以降において
は同様なリセット処理および読み出し処理とが交互に行
われ、終には、全画素についてのリセット処理、信号読
み出し処理が行われることになる。

【００３２】このような第１の実施例によれば、１画素
当たりについてのリセットから読み出しまでに要する時
間、つまり、光電流積分時間は、リセット用垂直シフト
レジスタ１８の１行当たりの１スキャン時間と、読み出
し用水平シフトレジスタ１６の１列当たりの１スキャン
時間との和になる。このため、本実施例による固体撮像
装置における光電流積分時間は、全画素の信号読み出し
時間より長くなる従来の固体撮像装置に比較し、格段に
短くなる。

【００３３】なお、上記実施例の説明においては光電流
積分時間をリセット用垂直シフトレジスタ１８の水平１
スキャン時間と読み出し用水平シフトレジスタ１６の垂
直１スキャン時間との和として説明したが、これに限定
されるものではない。例えば、図３のタイミングチャー
トを用いてこれを次のように説明することが出来る。な
お、同図は図２と同一または相当する部分については図
２と同一の符号を用いて描かれており、その説明は省略
する。これら各図の相違点は、図３のタイミングにおい
ては、読み出し用垂直シフトレジスタ１４の各出力パル
スΦVRO がリセット用垂直シフトレジスタ１８の各出力
パルスΦVRESから水平２スキャン時間分だけ遅れている
点である。すなわち、１行目の各画素についてリセット
が行われてからこの１行目の各画素について読み出しが
行われるまでの時間は、垂直シフトレジスタ１８の水平
１スキャン時間ではなく、この２倍の水平２スキャン時
間と垂直１スキャン時間との和になっている。例えば、
座標（１，１）に位置するフォトダイオード１１に着目
すると、このフォトダイオード１１は時間ｔ１でリセッ
トされ、時間ｔ１４で信号読み出しされている。従っ
て、リセット・読み出し間の時間間隔、つまり、光電流
積分時間は上記のように水平２スキャン時間と垂直１ス
キャン時間との和に相当する時間になり、光電流積分時
間は上記実施例の場合に比較してほぼ２倍に設定された
ことになる。

【００３４】さらに、積分時間を長く設定したい場合に
は、１行目の各画素についてのリセットを行ってから１
行目の信号読み出しを行うまでの時間をさらに長くすれ
ばよい。例えば、リセット用垂直シフトレジスタ１８の
水平１スキャン時間をＴ_V とすれば、フォトダイオード
１１の光電流積分時間を５Ｔ_V に設定したい場合には、
１行目の各画素についてのリセットを行ってから１行目
の各画素についての読み出しにかかるまでに水平５スキ
ャンの時間間隔を置けばよいことになる。このように上
記の第１実施例によれば、光電流積分時間は、時間Ｔ_V
の整数倍という制約があるものの、リセット処理から読
み出し処理までの時間を変えるだけで任意に設定するこ
とが可能になる。

【００３５】次に、本発明の第２の実施例によるＭＯＳ
型固体撮像装置について説明する。この第２の実施例に
よる固体撮像装置の構成は図１に示される構成と同様で
あるが、リセット用垂直シフトレジスタ１８、並びに読
み出し用垂直，水平シフトレジスタ１４，１６から出力
される各パルス信号のタイミングが図４に示されるよう
に異なっている。同図（ａ）〜（ｃ）はリセット用垂直
シフトレジスタ１８から出力される電圧パルス信号ΦVR
ES1 〜ΦVRES3 、同図（ｄ）〜（ｆ）は読み出し用垂直
シフトレジスタ１４から出力される電圧パルス信号ΦVR
O1〜ΦVRO3、同図（ｇ）は座標（１，１）に位置するフ
ォトダイオード１１の端子間電圧を表しており、これら
各分図の時間軸は同一の時間目盛によって表わされてい
るものとする。また、読み出し用水平シフトレジスタ１
６から出力される各電圧パルス信号ΦH は、同図（ａ）
〜（ｆ）の各電圧パルス信号ΦVRES1 〜ΦVRES3 ，ΦVR
O1〜ΦVRO3のハイレベル期間に生成されのであるが、同
図においては省略している。

【００３６】この第２の実施例による固体撮像装置が上
述の第１の実施例と異なる点は、１枚の２次元画像を読
み出す間に各画素のリセットを１回ではなく、数回繰り
返す点である。以下このリセット方式をマルチリセット
方式と呼ぶ。この第２の実施例によれば次の効果が得ら
れる。つまり、１画面を読み出す時間以下の光信号積分
時間が求められるほど強い光が装置に入射している場
合、全画素について１回走査するごとに各画素について
１回のリセットしか行われないと、いわゆるブルーミン
グと呼ばれる現象が生じる。このブルーミングは、ある
画素について信号読み出しが行われて次にリセットされ
るまでの時間が長くなると、その間にフォトダイオード
に入射した光によって生成される電荷がフォトダイオー
ドから溢れだし、他のフォトダイオードに流れ出す現象
である。また、溢れ出した電荷がビデオラインＶＬに流
れ出して生じるスミアといった現象も生じてしまう。し
かし、この第２の実施例によれば、以下に説明するよう
に１画面を読み出す間に各画素について数回リセットが
行われるため、フォトダイオードが飽和する前にリセッ
トが行われる。従って、強い光が照射されても、フォト
ダイオードから電荷が溢れ出すことはなくなり、ブルー
ミングやスミアといった現象が生じなくなる。

【００３７】すなわち、座標（１，１）に位置するフォ
トダイオード１１に着目すると、図４（ｇ）に示される
ように、時間ｔ１において、同図（ａ）に示されるパル
スΦVRES1 およびこのハイレベル期間に生じる図示しな
いパルスΦH1によってこのフォトダイオード１１はリセ
ットされる。この後、このフォトダイオード１１には入
射される光信号によって電荷の蓄積が開始される。次
に、時間ｔ２において、このフォトダイオード１１は、
同図（ｄ）に示されるパルス信号ΦVRO1およびこのハイ
レベル期間に生じる図示しないパルスΦH4によって信号
読み出しが行われ、また、これと同時に読み出しアンプ
１７によってプルアップリセットされる。この後、従来
の撮像装置のように座標（１，１）にあるフォトダイオ
ード１１についてリセットが行われない場合（シングル
リセットの場合）には、強い光入射によって生じる多量
の電荷により、フォトダイオード電位は同図（ｇ）に示
される二点鎖線に沿って下降して行き、終には時間ｔ５
で電荷が飽和してフォトダイオード１１から溢れ出す。
しかし、この第２実施例によるマルチリセット方式によ
れば、時間ｔ２で信号読み出しが行われた後、時間ｔ
３，ｔ４，ｔ６においてもこのフォトダイオード１１に
ついてリセットが行われる。このため、フォトダイオー
ド１１の電位が下降しきる以前にその都度リセットさ
れ、フォトダイオード１１からは電荷が溢れ出さなくな
る。従って、この第２の実施例によれば、上述したブル
ーミングやスミアといった現象が生じなくなり、強い光
が照射された場合においても画像を撮像することが可能
になる。

【００３８】また、上記各実施例においては、リセット
および信号読み出しのそれぞれの処理は１個の読み出し
アンプ１７を時分割に用いて行われているため、リセッ
ト時におけるフォトダイオード１１の電位と信号読み出
し後のフォトダイオード１１の電位とを一致させること
が容易になる。つまり、信号リセット後に読み出しアン
プ１７に生じるオフセット電圧と、信号読み出し後に読
み出しアンプ１７に生じるオフセット電圧とはほぼ同一
になる。このため、各フォトダイオード１１について繰
り返し走査しても、各走査ごとにフォトダイオードの初
期設定電位はほぼ一致し、読み出しアンプ１７に生じる
各オフセット電圧は相殺されるようになる。従って、読
み出しアンプ１７のこのオフセット電圧に対応してフォ
トダイオード１１に生じるオフセット電圧は容易に低減
され、固定パターンノイズは容易に低減されるようにな
る。

【００３９】

【発明の効果】以上説明したように本発明によれば、各
受光素子についての信号読み出しは読み出し行選択回
路，列選択回路および信号読み出し回路によってなさ
れ、各受光素子についての信号リセットはリセット行選
択回路、列選択回路および信号リセット回路によってな
される。従って、列方向に配列された第１の切り換え素
子群と列方向に配列された第２の切り換え素子群とが列
選択回路によって時分割で選択されることにより、信号
読み出しと信号リセットとは異なるタイミングにおいて
行われる。このため、各画素の信号電荷蓄積時間を全画
素の読み出しに要する時間よりも短くすることが出来、
しかも、強い光信号が照射されても各画素が飽和するこ
となく撮像を行うことが可能になる。

【００４０】また、信号リセット回路が信号読み出し回
路に兼用され、同一の回路を用いて時分割でリセットお
よび読み出しが行われることにより、リセット時および
読み出し時に信号読み出し回路に生じる各オフセット電
圧はほぼ同一になる。従って、受光素子のリセット電位
と信号読み出し後の受光素子の電位とは容易に一致し、
信号読み出し回路に生じる各オフセット電圧は相殺され
るようになる。このため、各画素のオフセット電圧は容
易に低減され、雑音の少ない画像を撮像することが可能
になる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるＭＯＳ型固体撮像
装置の構成図である。

【図２】第１の実施例による固体撮像装置における各部
信号のタイミングチャートである。

【図３】第１の実施例を変形した固体撮像装置における
各部信号のタイミングチャートである。

【図４】本発明の第２の実施例による固体撮像装置にお
ける各部信号のタイミングチャートである。

【図５】従来の固体撮像装置の構成図である。

【図６】従来の固体撮像装置における各部信号のタイミ
ングチャートである。

【符号の説明】

１１…フォトダイオード、１２…リセット用ＭＯＳＦＥ
Ｔ、１３…読み出し用ＭＯＳＦＥＴ、１４…読みだし用
垂直シフトレジスタ、１５…読み出しライン選択用ＭＯ
ＳＦＥＴ、１６…読みだし用水平シフトレジスタ、１７
…読み出しアンプ、１８…リセット用垂直シフトレジス
タ、１９…リセットライン選択用ＭＯＳＦＥＴ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 光入射量に応じた電荷を生成する２次元
   に配列された複数個の受光素子と、これら各受光素子に
   対する電荷の流れを断続する前記各受光素子ごとに設け
   られた第１および第２の各切り換え素子と、 前記各第１の切り換え素子のうち行方向に配列された第
   １の切り換え素子群を信号読み出しのために選択する読
   み出し行選択回路と、前記各第２の切り換え素子のうち
   行方向に配列された第２の切り換え素子群を信号リセッ
   トのために選択するリセット行選択回路と、 前記各第１の切り換え素子のうち列方向に配列された第
   １の切り換え素子群または前記各第２の切り換え素子の
   うち列方向に配列された第２の切り換え素子群のうちの
   いずれか１群を信号読み出しまたは信号リセットのため
   に時分割で選択する列選択回路と、 前記読み出し行選択回路およびこの列選択回路によって
   選択された１個の第１の切り換え素子に対応した受光素
   子に生成した電荷量を読み出す信号読み出し回路と、前
   記リセット行選択回路および前記列選択回路によって選
   択された１個の第２の切り換え素子に対応した受光素子
   の電荷をリセットする信号リセット回路とを備えて構成
   された固体撮像装置。
2. 【請求項２】 信号リセット回路は信号読み出し回路に
   兼用され、この信号読み出し回路が時分割に用いられて
   読み出しおよびリセットが行われることを特徴とする請
   求項１記載の固体撮像装置。
3. 【請求項３】 ２次元に配列された複数個のフォトダイ
   オードと、これら各フォトダイオードのカソードにソー
   スが共通接続されたリセット用ＭＯＳＦＥＴおよび読み
   出し用ＭＯＳＦＥＴと、 行方向に配列された前記各フォトダイオードに設けられ
   た各読み出し用ＭＯＳＦＥＴのゲートを共通接続する読
   み出しゲート制御ラインを選択する読み出し用垂直選択
   回路と、行方向に配列された前記各フォトダイオードに
   設けられた各リセット用ＭＯＳＦＥＴのゲートを共通接
   続するリセットゲート制御ラインを選択するリセット用
   垂直選択回路と、 列方向に配列された前記各フォトダイオードに設けられ
   た各読み出し用ＭＯＳＦＥＴのドレインを共通接続する
   読み出しラインごとに設けられた読み出しライン選択用
   ＭＯＳＦＥＴと、列方向に配列された前記各フォトダイ
   オードに設けられた各リセット用ＭＯＳＦＥＴのドレイ
   ンを共通接続するリセットラインごとに設けられたリセ
   ットライン選択用ＭＯＳＦＥＴと、 前記読み出しライン選択用ＭＯＳＦＥＴのゲート制御お
   よび前記リセットライン選択用ＭＯＳＦＥＴのゲート制
   御を交互に行って前記読み出しラインまたは前記リセッ
   トラインをビデオラインに交互に接続する水平選択回路
   と、 前記読み出し用垂直選択回路によって選択された読み出
   しゲート制御ラインおよび前記水平選択回路によって選
   択された読み出しラインが交差する位置に配置されたフ
   ォトダイオードに生成した電荷量の信号読み出し、並び
   に前記リセット用垂直選択回路によって選択されたリセ
   ットゲート制御ラインおよび前記水平選択回路によって
   選択されたリセットラインが交差する位置に配置された
   フォトダイオードの電荷の信号リセットを前記ビデオラ
   インを介して交互に行う信号読み出し回路とを備えて構
   成された固体撮像装置。