JPH05158838A - 通信制御用半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 情報処理装置に使用される通信制御用半導体
装置において、受信データを上位装置を介さずメモリに
直接転送する場合でも、受信終了が上位装置で検出でき
るようにし、効率のよいデータの送受信を行う。 【構成】 入力端子を通じて受信したパルス信号を並列
データへ変換するシリパラ変換回路と、パレレル変換さ
れた並列データを一旦保持しておくバッファレジスタ
と、上位装置とのインターフェイスを行う上位装置イン
ターフェイス回路と、受信データと任意の特定データと
を比較するためのコンパレータ回路と、任意の特定デー
タを記憶しておくレジスタと、受信データと任意の特定
データが一致した場合、外部に一致したことを知らせる
パルス発生回路、および制御信号線とから構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置に使用され
る通信制御用半導体装置に関し、特に調歩同期方式によ
りデータの送受信を行い、かつダイレクトメモリアクセ
ス方式により受信データを上位装置を介さずにメモリへ
送る、通信制御半導体装置に関する。

【０００２】

【従来の技術】図２は通信制御半導体装置の従来例の全
体ブロック図を示す。

【０００３】入力端子８を通じて受信したパルス信号
を、並列データへ変換するシリパラ変換回路１と、パラ
レル変換された並列データを一旦保持しておくバッファ
レジスタ２と、上位装置とのインターフェイスを行う上
位装置インターフェイス回路３を有している。

【０００４】また、ダイレクトメモリアクセス要求信号
４と、ダイレクトメモリアクセス許可信号５、およびデ
ータリード信号６をそれぞれ伝送する制御信号線を有し
ている。

【０００５】次に実際の動作について説明する。

【０００６】入力端子８より入力された受信信号パルス
は、シリパラ変換回路１により、並列データに変換さ
れ、一旦バッファレジスタ２へ保持される。

【０００７】バッファレジスタ２にデータが入力される
と、上位インターフェイス回路３は、ダイレクトメモリ
アクセス要求信号４により、データを受信したことを、
ダイレクトメモリアクセルコントローラに知らせる。

【０００８】ダイレクトメモリアクセスコントローラよ
り、ダイレクトメモリアクセス許可信号５が返されたと
き、データリード信号６に同期して受信データを、デー
タバス７と通して外部へ出力する。

【０００９】

【発明が解決しようとする課題】従来の通信制御用半導
体装置において、受信データを上位装置を介さず直接、
メモリへ転送を行うダイレクトメモリアクセス制御を用
いて上位装置へ転送を行う場合、データ長をあらかじめ
きめておかない限り、データ転送がいつ終了したのか、
上位装置では全く分らないという欠点があった。

【００１０】また、データ長がきまっているため、実際
に送受信するデータ長が短い場合でもきめられたデータ
長になるまで、余分のデータを送受信しなければならな
いことになってデータの転送効率が悪いという欠点があ
った。

【００１１】本発明の目的は、上位装置を介さずに受信
データを直接メモリに転送する場合において、受信デー
タ長をあらかじめきめておかなくても、上位装置で受信
終了が分り、この結果、データ長を自由に選択できるた
め、効率のよいデータの送受信を行える通信制御用半導
体装置を提供することにある。

【００１２】

【課題を解決するための手段】本発明の情報処理装置に
使用される通信制御用半導体装置は、入力端子を通じて
受信したパルス信号を並列データへ変換するシリパラ変
換回路と、パラレル変換された並列データを一旦保持し
ておくバッファレジスタと、上位装置とのインターフェ
イスを行う上位装置インターフェイス回路と、受信デー
タと、プロトコルに定められた任意のデータとを比較す
るためのコンパレータ回路と、プロトコルに定められた
任意のデータを記憶しておくレジスタと、受信データ
と、プロトコルに定められた任意のデータとが一致した
場合、外部に一致したことを知らせるパルス発生回路
と、ダイレクトメモリアクセス要求信号、ダイレクトメ
モリアクセス許可信号、およびデータリード信号を伝送
する制御信号線を備えている。

【００１３】

【作用】受信データのパルス列は、入力端子を通じてシ
リパラ変換回路に取り込まれパラレルのバイトデータへ
変換される。受信データと、比較データレジスタにあら
かじめ設定されている特定データとを比較するコンパレ
ータ回路は、比較の結果両者が同一データであった場
合、データ一致検出信号を上位装置に出力する。これに
より上位装置は受信終了が分り、従来技術にあったよう
な余分なダミーデータの受信をなくす。

【００１４】

【実施例】次に本発明の実施例について図面を参照して
説明する。

【００１５】図１は本発明の一実施例のブロック図であ
る。

【００１６】受信データのパルス列は、入力端子８を通
じて、本半導体装置のシステムクロックに同期して、シ
リパラ変換回路１に取り込まれる。

【００１７】取り込まれたパルス列は、シリパラ変換回
路１により、シリアルデータからパラレルデータへ、た
とえば８ビットのバイトデータへ変換される。

【００１８】シリアルビットデータから、パラレルビッ
トデータへ変換する場合の、パラレルビットデータのビ
ット長は、電源ＯＮ後、使用開始以前に本半導体装置に
予め設定済みであるものとする。

【００１９】シリパラ変換回路１で変換が終了した時点
で、受信データは、一旦バッファレジスタ２へ転送され
る。もしバッファレジスタに転送を行わないと、次に続
くパルス列にシリパラ変換回路上のデータが上書きされ
てしまい、正しいデータを上位装置に転送できなくなっ
てしまうからである。

【００２０】コンパレータ回路１０は、バッファレジス
タ２に、シリパラ変換回路により変換されたデータが格
納されたことを検出すると、比較データレジスタ９にあ
らかじめ設定されているプロトコルに定められた任意の
データとの比較を行い、同一データだった場合、リード
信号６に同期させ、データ一致検出信号を信号線１１を
通して、上位装置に出力する。

【００２１】同一データでなかった場合はデータ一致検
出信号は出力しない。

【００２２】前述の比較データレジスタ９には、電源Ｏ
Ｎ後、本半導体装置を使用開始以前に、プロトコルに定
められた任意のデータビット列長の比較データがあらか
じめ設定済みであるものとする。

【００２３】比較データレジスタ９に設定できるのは、
任意のデータビット列とするが、ただし、シリパラ変換
を行った後のパラレルデータのビット列以上の長さのデ
ータは設定されないものとする。

【００２４】また、受信データと区別するためには、受
信データにない特定の制御コードを、あらかじめきめて
設定してもよい。

【００２５】本半導体装置は、コンパレータ回路１０
で、比較動作を行うのと同時に、上位インターフェイス
回路３では、シリパラ変換回路１よりバッファレジスタ
２に受信データが転送されたことを検出すると、ダイレ
クトメモリアクセス要求信号４により受信データの転送
準備が整ったことを外部のダイレクトメモリアクセスコ
ントローラに通知する。

【００２６】ここでいうダイレクトメモリアクセスコン
トローラとは、上位装置を介さず本半導体装置とメモリ
間で直接受信データを高速に転送できるよう制御するた
めの半導体装置の総称である。

【００２７】本半導体装置は、ダイレクトメモリアクセ
スコントローラより、ダイレクトメモリアクセス要求信
号４に対し、ダイレクトメモリアクセス許可信号５の返
送を検出すると、データリード信号に同期させ、バッフ
ァレジスタ２に格納している受信データを、データバス
７を通し、外部に出力する。

【００２８】出力されたデータは、ダイレクトメモリア
クセスコントローラにより上位装置を介さず、直接メモ
リに書込まれる。

【００２９】この際、前述したが、受信データを外部に
出力するとき、比較データと受信データが一致していた
場合、同時に検出信号も信号線１１を通して外部に出力
する。

【００３０】上位装置は、検出信号を受取り、あらかじ
め設定しておいた、プロトコルに定められた任意のデー
タと同一のデータが受信されたことを知ることができ
る。

【００３１】このことは、言い換えれば、同一データを
受取るまでの、データの受信は全て終了したことを意味
する。

【００３２】

【発明の効果】以上説明したように本発明は受信データ
と、プロトコルに定められた任意のデータとの比較回路
を付加することにより、ダイレクトメモリアクセス方式
により、受信データを上位装置を介さず、メモリに直接
転送する場合でも、受信データ長をあらかじめきめず任
意の長さであっても、受信終了が上位装置で検出できる
という結果を有する。

【００３３】このため、従来受信するデータ長をあらか
じめきめておかなければならない方式に比べ、自由にデ
ータ長を選択できるため、効率のよいデータの送受信を
行えるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】一従来技術の構成を示すブロック図である。

【符号の説明】

１ シリパラ変換回路 ２ バッファレジスタ ３ 上位インターフェイス回路 ４ ダイレクトメモリアクセス要求信号 ５ ダイレクトメモリアクセス許可信号 ６ データリード信号 ７ データバス ８ 入力端子 ９ 比較データレジスタ １０ コンパレータ回路 １１ 出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 情報処理装置に使用され、かつ調歩同期
   方式で送受信を行う通信制御用半導体装置であって、 入力端子を通じて受信したパルス信号を並列データへ変
   換するシリパラ変換回路と、 パラレル変換された並列データを一旦保持しておくバッ
   ファレジスタと、 上位装置とのインターフェイスを行う上位装置インター
   フェイス回路と、 受信データと、プロトコルに定められた任意のデータと
   を比較するためのコンパレータ回路と、 プロトコルに定められた任意のデータを記憶しておくレ
   ジスタと、 受信データと、プロトコルに定められた任意のデータと
   が一致した場合、外部に一致したことを知らせるパルス
   発生回路と、 ダイレクトメモリアクセス要求信号、ダイレクトメモリ
   アクセス許可信号、およびデータリード信号を伝送する
   制御信号線とを有する通信制御用半導体装置。