JPH05158781A - 共有メモリ方式における排他フラグ管理装置 - Google Patents
共有メモリ方式における排他フラグ管理装置Info
- Publication number
- JPH05158781A JPH05158781A JP3322994A JP32299491A JPH05158781A JP H05158781 A JPH05158781 A JP H05158781A JP 3322994 A JP3322994 A JP 3322994A JP 32299491 A JP32299491 A JP 32299491A JP H05158781 A JPH05158781 A JP H05158781A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- flag
- exclusive flag
- exclusive
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007717 exclusion Effects 0.000 description 25
- 238000007726 management method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
した場合にも直ちに他の計算機による共有メモリのアク
セスを許可できる。 【構成】 排他フラグをセットした計算機の番号をエン
コーダ13で抽出してレジスタ16に記録する。計算機
のいずれかに障害が発生したときに障害通知からその計
算機番号をエンコーダ12で抽出して、前記レジスタ1
6に記載された前記排他フラグをセットした計算機番号
とを比較器17にて照合する。照合の結果、両者の番号
が一致したとき、フリップフロップ19から排他フラグ
の強制リセット信号を出力する。
Description
る排他フラグ管理装置に関する。
テムにおいて、複数の計算機を結合する手段の一つに共
有メモリ方式がある。
03および104を共有メモリ装置105によって結合
した複合計算機システムを示している。この共有メモリ
装置105には各計算機の参照処理および更新処理を排
除する排他フラグ106が設けられている。
アドレスAのデータXに対して2台の計算機101,1
02が“1”を加算する処理を実行する場合を想定す
る。
い場合は、計算機101がデータXを読み込んで“1”
を加算してデータX+1を得る。この加算データX+1
を前記アドレスAに書き込んで計算機101による処理
を終了する。計算機101のデータXの読み込み後、計
算機102もデータXを読み込んで“1”を加算してデ
ータX+1を得る。この加算データX+1もアドレスA
に書き込まれる。その結果、最終的にアドレスAに書き
込まれたデータはX+1となり、期待される結果、すな
わち、最終的にアドレスAに書き込まれるデータX+2
は得ることができない。
場合には、計算機101が排他フラグ106をセットす
ると、その間計算機102によるアクセスは停止され
る。計算機101はアドレスAからデータXを読み
“1”を加算し、この加算データX+1をアドレスAに
書き込む。書き込み終了後、排他フラグ106をリセッ
トして排他制御を解除する。次いで、計算機102は排
他フラグ106をセットする。計算機102はアドレス
AからデータX+1を読み“1”を加算し、この加算デ
ータX+2をアドレスAに書き込む。書き込み終了後、
排他フラグ106をリセットして排他制御を解除する。
その結果、アドレスAには、期待されるデータX+2が
得られる。
ラグ106をセットした計算機101がこのフラグ10
6をリセットする前あるいはリセットしようとしている
ときに、その計算機101に何等かの障害が発生する
と、排他フラグ106をリセットできなくなってしまう
ことがある。この場合、その計算機101の処理が終了
しても排他フラグ106は永遠にリセットされないの
で、他の計算機102による共有メモリ装置105のア
クセスは不可能となってしまう。
よりウオッチドッグタイマを用いた排他フラグ管理装置
が知られている。
ている時間をウオッチドッグタイマにより監視し、一定
時間を越えて排他フラグがセットされ続けている場合に
は、強制的に排他フラグをリセットするものである。
排他フラグをリセットするのを防止するために、その監
視時間は、通常考えられる排他フラグのセット時間の最
大値にマージンを加算した時間に設定される。このた
め、この監視時間はかなり長いものとなってしまい、排
他フラグをセットした計算機に障害が発生した場合にあ
っても、他の計算機による共有メモリのアクセスは直ち
にはできず、その監視期間が終了するまで待たなければ
ならないという問題点があった。
であり、その目的は、排他フラグをセットした計算機に
障害が発生した場合にも直ちに他の計算機による共有メ
モリのアクセスを許可することのできる共有メモリ方式
における排他フラグ管理装置を提供することにある。
めに本発明は、複数の計算機により共有される共有メモ
リ装置上に設けられた排他フラグのセット、リセットを
管理する排他フラグ管理装置において、前記排他フラグ
をセットした計算機の番号を記録する記録手段と、前記
計算機のいずれかに障害が発生したとき、その計算機の
番号と、前記記録手段に記載された前記排他フラグをセ
ットした計算機番号とを照合する照合手段と、照合の結
果、両者の番号が一致したとき、前記排他フラグを強制
的にリセットするリセット手段とを具備することを特徴
する。
セス要求があると、まず排他フラグがセットされるが、
この排他フラグをセットした計算機の番号が記録され
る。
算機側から障害通知が供給されるが、この障害通知から
その計算機番号が抽出されて、前記排他フラグをセット
した計算機番号とが比較される。比較の結果、両者の番
号が一致したときに排他フラグの強制リセット信号が出
力される。
実施例構成を示すブロック図であり、図2は本発明に係
る排他フラグ管理装置が適用された複合計算機システム
の構成図である。
示すように、4台の計算機1,2,3,4と、これら計
算機1〜4が共有する共有メモリ装置5とを備えてい
る。また、共有メモリ装置5は、各計算機1〜4からの
アクセス要求の受け付けおよび各計算機1〜4に対する
データの送出等を行う入出力装置6と、各計算機1〜4
からの共有メモリ装置5に対する参照処理および更新処
理を排除するための排他フラグ7と、排他フラグ7のセ
ット、リセットを管理する排他フラグ管理装置8と、各
計算機1〜4により共有されるデータが格納されたメモ
リ9とを備えている。
に、計算機1〜4から障害通知E1〜E4のいずれかが
出力されたとき、これを入力して障害発生信号S11を
生成するOR回路11と、前記各障害通知E1〜E4を
入力して障害通知を出力した計算機の番号を抽出するエ
ンコーダ12と、各計算機1〜4からの排他フラグ7の
セット要求SD1〜SD4を入力してセット要求を出力
した計算機1〜4の番号を抽出するエンコーダ13と、
各計算機1〜4のいずれかからの排他フラグセット要求
SD1〜SD4を入力してフラグセット指令S14を生
成するOR回路14と、各計算機1〜4からの排他フラ
グリセット要求RD1〜RD4を入力してフラグリセッ
ト指令S15を生成するOR回路15と、エンコーダ1
3で抽出された計算機番号を記憶するレジスタ16と、
レジスタ16の出力S16とエンコーダ12の出力S1
2とを比較して一致した場合に一致信号S17を出力す
る比較器17と、比較器17の一致信号S17とOR回
路11の出力信号(障害発生信号)S11との論理積を
とるAND回路18と、AND回路18の出力信号(強
制リセット指令)S18とOR回路15の出力信号(フ
ラグリセット指令)S15とクロック信号CLとを入力
して排他フラグのセット・リセット信号S19を排他フ
ラグ7に出力するJ−Kフリップフロップ19とを備え
て構成されている。
にアクセスする場合を想定する。計算機3が排他フラグ
セット要求SD3を出力すると、この要求信号SD3が
エンコーダ13とOR回路14に入力される。エンコー
ダ13は、この要求信号SD3から計算機番号を抽出し
てその番号信号S13をレジスタ16へ供給する。レジ
スタ16は、計算機番号を記憶する。
R回路14は、フリップフロップ19のJ端子にセット
指令信号S14を出力する。これによりフリップフロッ
プ19は、排他フラグ7にセット信号S19を出力して
排他フラグ7をセットする。排他フラグ7がセットされ
ている間に、他の計算機1,2,4のいずれかからアク
セス要求があると、排他フラグ7がセット中である旨の
信号が該当する計算機に出力され、この計算機のアクセ
スは排除される。
了して計算機3からリセット要求RD3が出力される
と、OR回路15はフリップフロップ19のK端子にリ
セット指令信号S15を出力する。これによりフリップ
フロップ19は、排他フラグ7をリセットする。排他フ
ラグ7のリセットにより、他の計算機1,2,4のアク
セスが許可される。
が、リセット要求RD3を出力する前に何等かの障害発
生によってダウンすると、OR回路11およびエンコー
ダ12に計算機3の障害通知E3が供給される。この障
害通知信号E3によりOR回路11はAND回路8に障
害検知信号S11を出力する。また、前記障害通知E3
によりエンコーダ12は、障害発生計算機の番号を抽出
してその番号信号S12を比較器17に供給する。比較
器17には、排他フラグをセットした計算機の番号信号
S16が供給されており、この計算機番号と障害発生計
算機番号とが比較され、両番号が一致した場合にAND
回路18に一致信号S17を出力する。その結果、AN
D回路18からは強制リセット指令S18がフリップフ
ロップ19のクリア端子に出力され、これによりフリッ
プフロップ19から排他フラグ7に強制リセット信号が
出力され排他フラグ7は強制的にリセットされる。
機、例えば計算機1に障害が発生した場合には、この計
算機1からの障害通知E1もOR回路11およびエンコ
ーダ12にも入力されるが、排他フラグをセットした計
算機番号と障害発生計算機番号とは一致しないので、比
較器7からは一致信号S17は出力されず、排他フラグ
7はリセットされない。
7をセットした計算機に障害が発生した時点で遅滞なく
排他フラグ7が確実にリセットされる。
5をハードウェアで構成したが、障害発生計算機番号と
排他フラグ7をセットした計算機番号との比較や排他フ
ラグ7のリセット要求等をファームウェアによって行う
ようにしても良い。さらに、前述したウオッチドッグタ
イマ方式等、他の方式の排他フラグ管理方式と本実施例
とを組み合わせて構成することもできる。
他フラグをセットした計算機に障害が発生した時点で遅
滞なく排他フラグを確実にリセットすることができ、共
有メモリ方式を採る複合計算機システムの信頼性が向上
する。
成を示すブロック図である。
複合計算機システムの構成図である。
る。
場合の作用を示す説明図である。
合の作用を示す説明図である。
Claims (1)
- 【請求項1】 複数の計算機により共有される共有メモ
リ装置上に設けられた排他フラグのセット、リセットを
管理する排他フラグ管理装置において、 前記排他フラグをセットした計算機の番号を記録する記
録手段と、 前記計算機のいずれかに障害が発生したとき、その計算
機の番号と、前記記録手段に記録された前記排他フラグ
をセットした計算機番号とを照合する照合手段と、 照合の結果、両者の番号が一致したとき、前記排他フラ
グを強制的にリセットするリセット手段と、 を具備することを特徴とする共有メモリ方式における排
他フラグ管理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3322994A JPH05158781A (ja) | 1991-12-06 | 1991-12-06 | 共有メモリ方式における排他フラグ管理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3322994A JPH05158781A (ja) | 1991-12-06 | 1991-12-06 | 共有メモリ方式における排他フラグ管理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05158781A true JPH05158781A (ja) | 1993-06-25 |
Family
ID=18149960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3322994A Pending JPH05158781A (ja) | 1991-12-06 | 1991-12-06 | 共有メモリ方式における排他フラグ管理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05158781A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07262140A (ja) * | 1994-03-16 | 1995-10-13 | Nec Corp | 排他制御装置 |
JP2009085430A (ja) * | 2007-09-11 | 2009-04-23 | Daikin Ind Ltd | 管継手及びこれを用いた冷凍装置 |
-
1991
- 1991-12-06 JP JP3322994A patent/JPH05158781A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07262140A (ja) * | 1994-03-16 | 1995-10-13 | Nec Corp | 排他制御装置 |
JP2009085430A (ja) * | 2007-09-11 | 2009-04-23 | Daikin Ind Ltd | 管継手及びこれを用いた冷凍装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6728791B1 (en) | RAID 1 read mirroring method for host adapters | |
JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
US20030037280A1 (en) | Computer memory error management system and method | |
JPH02118872A (ja) | I/oの読み取りに対するエラーチェック機能を有したデュアルレールプロセッサ | |
US5450590A (en) | Authorization method for conditional command execution | |
US6654908B1 (en) | Method for and system producing shared usage of intercommunication fabric error logging registers in a multiprocessor environment | |
US8473773B2 (en) | Method and system to provide a compliance clock service suitable for cloud deployment | |
JPS6324440A (ja) | 多重プロセッサ・システム用システム管理装置 | |
JPH05158781A (ja) | 共有メモリ方式における排他フラグ管理装置 | |
US5204964A (en) | Method and apparatus for resetting a memory upon power recovery | |
US10565076B2 (en) | Device for supervising and initializing ports | |
US6701385B1 (en) | Raid 1 write mirroring method for host adapters | |
JP2513060B2 (ja) | 故障回復型計算機 | |
US5212799A (en) | Method and apparatus for storing a data block in multiple memory banks within a computer | |
KR20010019058A (ko) | 교환기에서 이중화 프로세서 간 메모리 일치 시스템 및 방법 | |
US6453323B1 (en) | Resolving long-busy conditions for synchronized data sets | |
JP2943926B2 (ja) | エラー回復制御装置 | |
JPH07141120A (ja) | 情報記憶媒体障害処理方法 | |
JPH0782475B2 (ja) | メモリインタロック制御回路 | |
JPH06161797A (ja) | データ処理装置 | |
JP3033509B2 (ja) | トランザクションの遅延リカバリ方式、遅延リカバリ方法および遅延リカバリプログラムを記録した記録媒体 | |
JPS61294556A (ja) | プログラム誤動作検出方式 | |
JPS63163661A (ja) | メモリ制御方式 | |
EP0550358A2 (en) | Fault tolerant multiprocessor cluster | |
JPH05108592A (ja) | マルチcpuシステムにおけるユニツト管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081127 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101127 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111127 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20121127 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |