JPH0515086B2 - - Google Patents
Info
- Publication number
- JPH0515086B2 JPH0515086B2 JP58232275A JP23227583A JPH0515086B2 JP H0515086 B2 JPH0515086 B2 JP H0515086B2 JP 58232275 A JP58232275 A JP 58232275A JP 23227583 A JP23227583 A JP 23227583A JP H0515086 B2 JPH0515086 B2 JP H0515086B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- resistor
- circuit
- driver circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010521 absorption reaction Methods 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 8
- 230000007257 malfunction Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
技術分野
本発明はジヨセフソン計算機のチツプ間信号伝
送に用いるジヨセフソンドライバ回路に関するも
のである。
送に用いるジヨセフソンドライバ回路に関するも
のである。
従来技術
ジヨセフソンドライバ回路とはチツプ上に搭載
されたロジイク、あるいはメモリ回路等の出力
“０”“１”信号を、他チツプに搭載された同様回
路に伝える働きを持つものである。第１図は、従
来のドライバ回路１０と信号伝送系２０の概略図
を示したものである。ドライバ回路１０はジヨセ
フソンゲート回路１を備え、信号伝送路は一定の
特性インピーダンスZ0を持つ無損失の超伝導スト
リツプ線路Ｌを用い形成され、インピーダンス整
合系が形作られている。一方、チツプ間の接続
は、例えばフリツプチツプボンデイング、マイク
ロコネクタなどにより行なわれるが、その部分は
インピーダンス不連続となる。第１図中そのイン
ピーダンス不連続部をインダクタンスｌで表わし
ている。その動作を第３図をもとに説明する。前
段回路２の出力電流ICが“１”、つまり、存在す
るときは第２図で示す負荷直線に従つて、ドライ
バ回路１０は振幅IMの立ち上り時間が小さい高速
の信号電流Iputを生じる。信号電流Iputは超伝導ス
トリツプ線路Ｌ上は波形歪み、減衰なく伝ぱんし
ていくが、接続部インダクタンスｌで示すインピ
ーダンス不連続部では反射してドライバ回路１０
方向へ返つてくる。第２図で示すようにドライバ
回路の負荷点はＩ−Ｖ特性上微分抵抗がほとんど
零である定電圧領域にあり反射電流はふたたびド
ライバ回路１０において全反射してしまう。この
ように接続部インダクタンスｌとドライバ回路１
０との間を反射波は多量反射を引き起こし、第３
図Ｃに示すように出力信号Iputは長時間にわたり
複雑なピーク／デイツプ（peak／dip）構造を持
つ。第３図において、Ａはバイアス電流Ib、Ｂは
前段回路の出力信号Ic、Ｃはジヨセフソンドライ
バ回路の出力信号Iputの波形を示す。
されたロジイク、あるいはメモリ回路等の出力
“０”“１”信号を、他チツプに搭載された同様回
路に伝える働きを持つものである。第１図は、従
来のドライバ回路１０と信号伝送系２０の概略図
を示したものである。ドライバ回路１０はジヨセ
フソンゲート回路１を備え、信号伝送路は一定の
特性インピーダンスZ0を持つ無損失の超伝導スト
リツプ線路Ｌを用い形成され、インピーダンス整
合系が形作られている。一方、チツプ間の接続
は、例えばフリツプチツプボンデイング、マイク
ロコネクタなどにより行なわれるが、その部分は
インピーダンス不連続となる。第１図中そのイン
ピーダンス不連続部をインダクタンスｌで表わし
ている。その動作を第３図をもとに説明する。前
段回路２の出力電流ICが“１”、つまり、存在す
るときは第２図で示す負荷直線に従つて、ドライ
バ回路１０は振幅IMの立ち上り時間が小さい高速
の信号電流Iputを生じる。信号電流Iputは超伝導ス
トリツプ線路Ｌ上は波形歪み、減衰なく伝ぱんし
ていくが、接続部インダクタンスｌで示すインピ
ーダンス不連続部では反射してドライバ回路１０
方向へ返つてくる。第２図で示すようにドライバ
回路の負荷点はＩ−Ｖ特性上微分抵抗がほとんど
零である定電圧領域にあり反射電流はふたたびド
ライバ回路１０において全反射してしまう。この
ように接続部インダクタンスｌとドライバ回路１
０との間を反射波は多量反射を引き起こし、第３
図Ｃに示すように出力信号Iputは長時間にわたり
複雑なピーク／デイツプ（peak／dip）構造を持
つ。第３図において、Ａはバイアス電流Ib、Ｂは
前段回路の出力信号Ic、Ｃはジヨセフソンドライ
バ回路の出力信号Iputの波形を示す。
この多重反射電流は次段回路３、ドライバ回路
１０の誤動作を引き起こす。つまり、前段回路２
の出力信号Icが“０”レベルの時でさえも、ドラ
イバ回路１０の出力信号Iputが存在することにな
り、この電流値が次段回路３のしきい値レベルを
越えると、前段回路出力が“０”レベルにかかわ
らず、次段回路３はスイツチングし出力信号Ic′
を“１”レベルにしてしまう。また反射電流がド
ライバ回路１０のバイアス電流Ibとして重畳され
るため、ドライバ回路１０の誤動作を引き起こす
可能性がある。さらに、第１図に示すように、信
号伝送系２０の接続部では相互インダクタンスＭ
により回路の電源電流として用いられる高周波電
流４によるクロストーク電流が誘起されこのクロ
ストーク電流がドライバ回路１０のバイアス電流
Ibに重畳することにより同様にドライバ回路１０
の誤動作を引き起こす可能性がある。
１０の誤動作を引き起こす。つまり、前段回路２
の出力信号Icが“０”レベルの時でさえも、ドラ
イバ回路１０の出力信号Iputが存在することにな
り、この電流値が次段回路３のしきい値レベルを
越えると、前段回路出力が“０”レベルにかかわ
らず、次段回路３はスイツチングし出力信号Ic′
を“１”レベルにしてしまう。また反射電流がド
ライバ回路１０のバイアス電流Ibとして重畳され
るため、ドライバ回路１０の誤動作を引き起こす
可能性がある。さらに、第１図に示すように、信
号伝送系２０の接続部では相互インダクタンスＭ
により回路の電源電流として用いられる高周波電
流４によるクロストーク電流が誘起されこのクロ
ストーク電流がドライバ回路１０のバイアス電流
Ibに重畳することにより同様にドライバ回路１０
の誤動作を引き起こす可能性がある。
このように従来のドライバ回路１０は反射電流
を全反射する欠点を持つており、その多重反射波
によりドライバ回路、次段回路の誤動作を引き起
こす欠点を持つている。また、信号系に誘起され
る電源電流クロストークにより誤動作を引き起こ
す欠点を持つている。
を全反射する欠点を持つており、その多重反射波
によりドライバ回路、次段回路の誤動作を引き起
こす欠点を持つている。また、信号系に誘起され
る電源電流クロストークにより誤動作を引き起こ
す欠点を持つている。
発明の目的
本発明はこれらの従来の欠点を解決するために
なされたもので、反射電流、電源電流クロストー
ク等のノイズに強いジヨセフソンドライバ回路を
提供することを目的とする。
なされたもので、反射電流、電源電流クロストー
ク等のノイズに強いジヨセフソンドライバ回路を
提供することを目的とする。
発明の構成及び作用
本発明はジヨセフソンゲート回路にノイズ吸収
用のジヨセフソン素子を配するものであり、以下
実施例とともに詳細に本発明を説明する。
用のジヨセフソン素子を配するものであり、以下
実施例とともに詳細に本発明を説明する。
第４図は本発明の実施例の基本構成であつて、
点線で囲まれた回路が本発明のジヨセフソンドラ
イバ回路であり、１はジヨセフソンゲート回路、
２はノイズ吸収用のジヨセフソン素子、R3はジ
ヨセフソンゲート回路１とノイズ吸収用のジヨセ
フソン素子２間の抵抗分離を図るための抵抗、
R4は送端整合終端用抵抗、５は前段回路の信号
出力端子、６はドライバ回路にバイアス電流Ibを
供給するバイアス電流供給端子、７はジヨセフソ
ンドライバ回路の出力信号端子である。
点線で囲まれた回路が本発明のジヨセフソンドラ
イバ回路であり、１はジヨセフソンゲート回路、
２はノイズ吸収用のジヨセフソン素子、R3はジ
ヨセフソンゲート回路１とノイズ吸収用のジヨセ
フソン素子２間の抵抗分離を図るための抵抗、
R4は送端整合終端用抵抗、５は前段回路の信号
出力端子、６はドライバ回路にバイアス電流Ibを
供給するバイアス電流供給端子、７はジヨセフソ
ンドライバ回路の出力信号端子である。
ここでジヨセフソン素子２の最大ジヨセフソン
電流値Ijは、ジヨセフソンゲート回路１の出力電
流値よりも小さく設定する。
電流値Ijは、ジヨセフソンゲート回路１の出力電
流値よりも小さく設定する。
本発明のジヨセフソンドライバ回路を動作する
には、前段回路の出力信号Icが“１”レベルの時
のみ、ジヨセフソンゲート回路１がスイツチング
し出力信号を発生するよう、ジヨセフソンゲート
回路１のバイアス電流を設定する。この時、ゲー
トがスイツチングしない状態では抵抗R3により
ジヨセフソンゲート回路１とジヨセフソン素子２
は分離されているのでバイアス電流は全てジヨセ
フソンゲート回路１の方へ流れ抵抗R3を流れる
電流は零である。
には、前段回路の出力信号Icが“１”レベルの時
のみ、ジヨセフソンゲート回路１がスイツチング
し出力信号を発生するよう、ジヨセフソンゲート
回路１のバイアス電流を設定する。この時、ゲー
トがスイツチングしない状態では抵抗R3により
ジヨセフソンゲート回路１とジヨセフソン素子２
は分離されているのでバイアス電流は全てジヨセ
フソンゲート回路１の方へ流れ抵抗R3を流れる
電流は零である。
前段回路の出力信号Icが“０”レベルのときに
はジヨセフソンゲート回路１はスイツチングせ
ず、抵抗R3、ジヨセフソン素子２、抵抗R4を流
れる電流および端子７から流れる出力信号電流
Iputは全て零である。前段回路の出力信号Icが
“１”レベルの時はジヨセフソンゲート回路１は
スイツチングし出力電流を発生する。ここでその
電流値が、ジヨセフソン素子２の最大ジヨセフソ
ン電流値Ijより小さい時には、電流パスは抵抗
R3、ジヨセフソン素子２を通つて接地されるた
め、出力信号Iputは零であるが、ジヨセフソンゲ
ート回路１の出力電流値がIjを越えるとジヨセフ
ソン素子２は電圧転移し、そのインピーダンスが
大きくなるため、ゲート出力電流は分流し、ほと
んど出力信号Iputとして超伝導ストリツプ線路方
向へ伝搬していく。
はジヨセフソンゲート回路１はスイツチングせ
ず、抵抗R3、ジヨセフソン素子２、抵抗R4を流
れる電流および端子７から流れる出力信号電流
Iputは全て零である。前段回路の出力信号Icが
“１”レベルの時はジヨセフソンゲート回路１は
スイツチングし出力電流を発生する。ここでその
電流値が、ジヨセフソン素子２の最大ジヨセフソ
ン電流値Ijより小さい時には、電流パスは抵抗
R3、ジヨセフソン素子２を通つて接地されるた
め、出力信号Iputは零であるが、ジヨセフソンゲ
ート回路１の出力電流値がIjを越えるとジヨセフ
ソン素子２は電圧転移し、そのインピーダンスが
大きくなるため、ゲート出力電流は分流し、ほと
んど出力信号Iputとして超伝導ストリツプ線路方
向へ伝搬していく。
上記のようにジヨセフソン素子２はその最大ジ
ヨセフソン電流値Ijより小さなノイズ電流が加わ
つたときはこれを接地して出力信号Iputを零に保
つ。すなわちノイズ吸収の作用をなす。その結
果、ノイズに強いジヨセフソンドライバ回路が得
られる。
ヨセフソン電流値Ijより小さなノイズ電流が加わ
つたときはこれを接地して出力信号Iputを零に保
つ。すなわちノイズ吸収の作用をなす。その結
果、ノイズに強いジヨセフソンドライバ回路が得
られる。
したがつて接続部相互インダクタンスＭによる
電源電流クロストークの問題も解決される。即
ち、接続部相互インダクタンスＭによる電源電流
クロストークが生じても、第４図の回路におい
て、ジヨセフソン素子２の最大ジヨセフソン電流
値Ijを越えないうちは、ジヨセフソン素子２は零
電圧状態を維持するから、クロストークによる電
流はジヨセフソン素子２を通して接地にリークさ
れ、ジヨセフソンゲート回路１のバイアス電流Ib
に重畳しない。
電源電流クロストークの問題も解決される。即
ち、接続部相互インダクタンスＭによる電源電流
クロストークが生じても、第４図の回路におい
て、ジヨセフソン素子２の最大ジヨセフソン電流
値Ijを越えないうちは、ジヨセフソン素子２は零
電圧状態を維持するから、クロストークによる電
流はジヨセフソン素子２を通して接地にリークさ
れ、ジヨセフソンゲート回路１のバイアス電流Ib
に重畳しない。
従つて、このクロストークノイズによるドライ
バ回路誤動作マージンは格段に広がる。
バ回路誤動作マージンは格段に広がる。
次に本発明のジヨセフソンドライバ回路が、送
端整合終端構成にできることを説明する。
端整合終端構成にできることを説明する。
伝搬する高速の出力信号Iputは接続インダクタ
ンスｌにより反射し、その反射波はドライバ回路
方向へ伝搬してくる。ここで、端子７からジヨセ
フソンゲート回路１方向を見たインピーダンスＺ
は、 Ｚ＝R4＋１／１／R′3＋R1＋１／R2 (1) となる。ここでR4，R3は、それぞれドライバ回
路の抵抗R4，R3の抵抗値を表わすものとし、R1，
R2は、それぞれ、ジヨセフソンゲート回路１、
およびジヨセフソン素子２の負荷点における微分
抵抗値である。ここで、R1，R2はその負荷点に
より変化するが、それを考慮し、Ｚ＝Z0になるよ
うなR3，R4を設定する。簡単化するためにジヨ
セフソンゲート回路１、ジヨセフソン素子２の負
荷点が定電圧領域にある一般的な場合を考えてみ
る。そうするとR1，R2はほとんど零である。従
つて(1)式は、 Ｚ≒R4 (2) となるが、例えばR4は超伝導ストリツプ線路の
特性インピーダンス値Z0と等しくすると、(2)式
は、 Ｚ≒Z0 (3) と変形できる。(3)式は端子７からゲート方向を見
たインピーダンスＺが超伝導ストリツプ線路の特
性インピーダンスZ0と等しく整合系が構成されて
いることを示す。従つて、接続部インダクタンス
ｌにより反射した反射波はドライバ回路では再反
射せず、第３図Ｃに示したような多重反射による
反射ノイズ電流が生じないことになり、反射ノイ
ズ電流によるドライバ回路、次段回路の誤動作が
生じないことになる。なお、出力信号発生時のイ
ンピーダンス整合の関点からR3はZ0より十分小
さく設定した方が望ましい。
ンスｌにより反射し、その反射波はドライバ回路
方向へ伝搬してくる。ここで、端子７からジヨセ
フソンゲート回路１方向を見たインピーダンスＺ
は、 Ｚ＝R4＋１／１／R′3＋R1＋１／R2 (1) となる。ここでR4，R3は、それぞれドライバ回
路の抵抗R4，R3の抵抗値を表わすものとし、R1，
R2は、それぞれ、ジヨセフソンゲート回路１、
およびジヨセフソン素子２の負荷点における微分
抵抗値である。ここで、R1，R2はその負荷点に
より変化するが、それを考慮し、Ｚ＝Z0になるよ
うなR3，R4を設定する。簡単化するためにジヨ
セフソンゲート回路１、ジヨセフソン素子２の負
荷点が定電圧領域にある一般的な場合を考えてみ
る。そうするとR1，R2はほとんど零である。従
つて(1)式は、 Ｚ≒R4 (2) となるが、例えばR4は超伝導ストリツプ線路の
特性インピーダンス値Z0と等しくすると、(2)式
は、 Ｚ≒Z0 (3) と変形できる。(3)式は端子７からゲート方向を見
たインピーダンスＺが超伝導ストリツプ線路の特
性インピーダンスZ0と等しく整合系が構成されて
いることを示す。従つて、接続部インダクタンス
ｌにより反射した反射波はドライバ回路では再反
射せず、第３図Ｃに示したような多重反射による
反射ノイズ電流が生じないことになり、反射ノイ
ズ電流によるドライバ回路、次段回路の誤動作が
生じないことになる。なお、出力信号発生時のイ
ンピーダンス整合の関点からR3はZ0より十分小
さく設定した方が望ましい。
第５図は本発明の他の実施例を示したものであ
る。これは抵抗R4′を並列に配置することによ
り、多フアンアウト化をはかつたものである。フ
アンアウト数をｎとすると、１つの出力端子から
ゲート方向を見たインピーダンスＺは、 Ｚ＝R4′＋１／１／R′3＋R1＋１／R2＋ｎ−１／R4′
≒Z0(4) となるようR3′，R4′の抵抗値を設定することに
より第４図で示した実施例と同様の作用を得るこ
とができる。
る。これは抵抗R4′を並列に配置することによ
り、多フアンアウト化をはかつたものである。フ
アンアウト数をｎとすると、１つの出力端子から
ゲート方向を見たインピーダンスＺは、 Ｚ＝R4′＋１／１／R′3＋R1＋１／R2＋ｎ−１／R4′
≒Z0(4) となるようR3′，R4′の抵抗値を設定することに
より第４図で示した実施例と同様の作用を得るこ
とができる。
発明の効果
以上説明したように、本発明によるジヨセフソ
ンドライバ回路は、誤動作の原因となる多重反射
電流を生ぜず、かつ、電源電流クロストークに対
してもマージンの広い特性を持つためノイズに対
して強い安定なジヨセフソン計算機のチツプ間信
号伝送用ドライバ回路を実現できる利点を有す
る。
ンドライバ回路は、誤動作の原因となる多重反射
電流を生ぜず、かつ、電源電流クロストークに対
してもマージンの広い特性を持つためノイズに対
して強い安定なジヨセフソン計算機のチツプ間信
号伝送用ドライバ回路を実現できる利点を有す
る。
第１図は従来のジヨセフソンドライバ回路と信
号伝送系の概略図、第２図はジヨセフソンゲート
回路のＩ−Ｖ特性と負荷直線を示す図、第３図Ａ
〜Ｃはそれぞれ電流波形例を示す図、第４図は本
発明のジヨセフソンドライバ回路の第１の実施例
の回路図、第５図は本発明のジヨセフソンドライ
バ回路の第２の実施例の回路図。 １……ジヨセフソンゲート回路、２……ノイズ
吸収用のジヨセフソン素子、R3……ジヨセフソ
ンゲート回路１とジヨセフソン素子２との抵抗分
離を図るための抵抗、R4……送端整合終端用抵
抗、５……前段回路の信号出力端子、６……バイ
アス電流供給端子、７……ジヨセフソンドライバ
回路の出力信号端子。
号伝送系の概略図、第２図はジヨセフソンゲート
回路のＩ−Ｖ特性と負荷直線を示す図、第３図Ａ
〜Ｃはそれぞれ電流波形例を示す図、第４図は本
発明のジヨセフソンドライバ回路の第１の実施例
の回路図、第５図は本発明のジヨセフソンドライ
バ回路の第２の実施例の回路図。 １……ジヨセフソンゲート回路、２……ノイズ
吸収用のジヨセフソン素子、R3……ジヨセフソ
ンゲート回路１とジヨセフソン素子２との抵抗分
離を図るための抵抗、R4……送端整合終端用抵
抗、５……前段回路の信号出力端子、６……バイ
アス電流供給端子、７……ジヨセフソンドライバ
回路の出力信号端子。
Claims (1)
- 【特許請求の範囲】 １ ジヨセフソンゲート回路の出力端子に第１の
抵抗の１端が接続され、第１の抵抗の他端はノイ
ズ吸収用のジヨセフソン素子の１端に接続され、
該ノイズ吸収用のジヨセフソン素子の他端は接地
され、前記第１の抵抗の他端と前記ジヨセフソン
素子の１端は第２の抵抗の１端に接続され、該第
２の抵抗の他端は信号伝送系に接続され、前記第
２の抵抗と前記信号伝送系の接続点から前記ジヨ
セフソンゲート回路方向をみたインピーダンス
が、前記信号伝送系のインピーダンスと等しくな
るように前記第１の抵抗及び前記第２の抵抗の抵
抗値を設定してなり、前記ジヨセフソン素子の最
大ジヨセフソン電流値は前記ジヨセフソンゲート
回路の出力電流値よりも小さいことを特徴とする
ジヨセフソンドライバ回路。 ２ ジヨセフソンゲート回路の出力端子に第１の
抵抗の１端が接続され、第１の抵抗の他端はノイ
ズ吸収用のジヨセフソン素子の１端に接続され、
該ノイズ吸収用のジヨセフソン素子の他端は接地
され、前記第１の抵抗の他端と前記ジヨセフソン
素子の１端は第２の抵抗の１端に接続され、該第
２の抵抗の他端は信号伝送系に接続され、前記第
２の抵抗は複数個並列に備えられ、それぞれが複
数の信号伝送系の１つに接続されてなり、前記ジ
ヨセフソン素子の最大ジヨセフソン電流値は前記
ジヨセフソンゲート回路の出力電流値よりも小さ
いことを特徴とするジヨセフソンドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23227583A JPS60124123A (ja) | 1983-12-09 | 1983-12-09 | ジヨセフソンドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23227583A JPS60124123A (ja) | 1983-12-09 | 1983-12-09 | ジヨセフソンドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60124123A JPS60124123A (ja) | 1985-07-03 |
| JPH0515086B2 true JPH0515086B2 (ja) | 1993-02-26 |
Family
ID=16936682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23227583A Granted JPS60124123A (ja) | 1983-12-09 | 1983-12-09 | ジヨセフソンドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124123A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590609B2 (ja) * | 1990-12-19 | 1997-03-12 | 日本電気株式会社 | 極性切換型ジョセフソン駆動回路 |
| JP5900727B2 (ja) | 2011-09-28 | 2016-04-06 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器及び発振器の起動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607693A (ja) * | 1983-06-28 | 1985-01-16 | Nec Corp | ジヨセフソン双対信号保持回路 |
-
1983
- 1983-12-09 JP JP23227583A patent/JPS60124123A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607693A (ja) * | 1983-06-28 | 1985-01-16 | Nec Corp | ジヨセフソン双対信号保持回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60124123A (ja) | 1985-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549059B1 (en) | Underdamped Josephson transmission line | |
| US3585399A (en) | A two impedance branch termination network for interconnecting two systems for bidirectional transmission | |
| JP3399630B2 (ja) | バスシステム | |
| US5227677A (en) | Zero power transmission line terminator | |
| JP2882266B2 (ja) | 信号伝送装置及び回路ブロック | |
| US5019724A (en) | Noise tolerant input buffer | |
| JPH05265614A (ja) | 双方向信号伝送回路 | |
| JPH03209829A (ja) | 集積回路装置 | |
| US11848676B2 (en) | Interference reducing passive transmission line receiver | |
| EP0228585A1 (en) | Small signal swing driver circuit | |
| EP0534719B1 (en) | Integrated circuit having reduced electromagnetic emissions | |
| US5650757A (en) | Impedance stepping for increasing the operating speed of computer backplane busses | |
| US5265038A (en) | Computer system peripheral connection pulse filtering technique and circuit | |
| KR100242485B1 (ko) | 집적회로를 위한 입-출력 결합기 | |
| JPH0515086B2 (ja) | ||
| JPS60232737A (ja) | 差動バス・ドライバ | |
| US5583449A (en) | Cancellation of line reflections in a clock distribution network | |
| US6919619B2 (en) | Actively-shielded signal wires | |
| Nemec | Circuit termination methodologies and their characteristics | |
| JPS6116087B2 (ja) | ||
| JPH0786509A (ja) | 半導体集積回路 | |
| US6380772B1 (en) | Self-limiting pad driver | |
| Lee et al. | Overshoot and undershoot control for transmission line interconnects | |
| JPS611150A (ja) | リンギング防止回路 | |
| JP3123762B2 (ja) | 半導体装置 |