[go: up one dir, main page]

JPH05150269A - Thin film transistor panel - Google Patents

Thin film transistor panel

Info

Publication number
JPH05150269A
JPH05150269A JP33944091A JP33944091A JPH05150269A JP H05150269 A JPH05150269 A JP H05150269A JP 33944091 A JP33944091 A JP 33944091A JP 33944091 A JP33944091 A JP 33944091A JP H05150269 A JPH05150269 A JP H05150269A
Authority
JP
Japan
Prior art keywords
pixel electrode
capacitor line
line
tft panel
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33944091A
Other languages
Japanese (ja)
Inventor
Naohiro Konya
直弘 紺屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP33944091A priority Critical patent/JPH05150269A/en
Publication of JPH05150269A publication Critical patent/JPH05150269A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】キャパシタラインを画素電極に対向させて設け
たものでありながら、画素電極部の開口幅を大きくして
液晶表示素子の開口率を上げることができるTFTパネ
ルを提供する。 【構成】キャパシタラインの少なくとも画素電極2と対
向する部分を、透明導電膜21からなる透明膜とした。
(57) [Summary] [Object] To provide a TFT panel in which a capacitor line is provided so as to face a pixel electrode, and the aperture width of a pixel electrode portion can be increased to increase the aperture ratio of a liquid crystal display element. To do. [Structure] At least a portion of the capacitor line facing the pixel electrode 2 is a transparent film made of a transparent conductive film 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子に用いられる薄膜トランジスタパネルに
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor panel used for an active matrix liquid crystal display device.

【0002】[0002]

【従来の技術】アクティブマトリックス液晶表示素子に
用いられる薄膜トランジスタパネル(以下、TFTパネ
ルという)は次のような構成となっている。図5および
図6は従来のTFTパネルを示しており、図5は一部分
の断面図、図6は平面図である。
2. Description of the Related Art A thin film transistor panel (hereinafter referred to as a TFT panel) used for an active matrix liquid crystal display device has the following structure. 5 and 6 show a conventional TFT panel, FIG. 5 is a partial sectional view, and FIG. 6 is a plan view.

【0003】このTFTパネルは、ガラス等からなる透
明基板1の上に、多数の画素電極2と、その能動素子で
ある多数の薄膜トランジスタ(TFT)3とを形成した
もので、前記薄膜トランジスタ3は、一般に逆スタガー
構造とされている。
In this TFT panel, a large number of pixel electrodes 2 and a large number of thin film transistors (TFTs) 3 which are active elements thereof are formed on a transparent substrate 1 made of glass or the like. Generally, it has an inverted stagger structure.

【0004】この逆スタガー構造の薄膜トランジスタ3
は、基板1上に形成されたゲート電極Gと、このゲート
電極Gを覆うゲート絶縁膜4と、ゲート絶縁膜4の上に
前記ゲート電極Gに対向させて形成されたi型半導体層
5と、このi型半導体層5の上にn型半導体層6を介し
て形成されたソース電極Sおよびドレイン電極Dとで構
成されており、上記n型半導体層6は、i型半導体層5
のチャンネル領域(ソース電極Sとドレイン電極Dとの
間の領域)に対応する部分において分離されている。
This thin film transistor 3 having an inverted stagger structure
Is a gate electrode G formed on the substrate 1, a gate insulating film 4 covering the gate electrode G, and an i-type semiconductor layer 5 formed on the gate insulating film 4 so as to face the gate electrode G. , The source electrode S and the drain electrode D formed on the i-type semiconductor layer 5 via the n-type semiconductor layer 6, and the n-type semiconductor layer 6 is the i-type semiconductor layer 5.
Are separated in a portion corresponding to the channel region (region between the source electrode S and the drain electrode D) of.

【0005】上記ゲート電極Gは、基板1上に形成した
ゲートラインGLに一体に形成されており、このゲート
ラインGLおよびゲート電極Gは、Al またはAl 合
金,Cr ,Ta 等の金属で形成されている。また、ゲー
ト絶縁膜4はSi N(窒化シリコン)等で形成されてお
り、i型半導体層5はa−Si (アモルファスシリコ
ン)で形成され、n型半導体層6はn型不純物をドープ
したa−Si で形成されている。
The gate electrode G is integrally formed with a gate line GL formed on the substrate 1, and the gate line GL and the gate electrode G are formed of a metal such as Al or Al alloy, Cr, Ta. ing. The gate insulating film 4 is formed of Si N (silicon nitride) or the like, the i-type semiconductor layer 5 is formed of a-Si (amorphous silicon), and the n-type semiconductor layer 6 is doped with n-type impurities. -Si.

【0006】なお、図において、7は、i型半導体層4
のチャンネル領域の上に形成されたSi N等からなるブ
ロッキング層であり、このブロッキング層7は、薄膜ト
ランジスタ3の製造に際してi型半導体層5の上に成膜
したn型半導体層6のチャンネル領域に対応する部分を
エッチングにより分離するときに、i型半導体層5のチ
ャンネル領域もエッチングされるのを防ぐために設けら
れている。
In the figure, 7 is the i-type semiconductor layer 4
Is a blocking layer made of Si 3 N or the like formed on the channel region of the n-type semiconductor layer 6 formed on the i-type semiconductor layer 5 in manufacturing the thin film transistor 3. It is provided to prevent the channel region of the i-type semiconductor layer 5 from being etched when the corresponding portion is separated by etching.

【0007】また、上記薄膜トランジスタ3のゲート絶
縁膜4は、ゲート配線GLを覆って基板1のほぼ全面に
形成されており、画素電極2とデータラインDLは、前
記ゲート絶縁膜(透明膜)4の上に形成されている。
Further, the gate insulating film 4 of the thin film transistor 3 is formed on almost the entire surface of the substrate 1 so as to cover the gate line GL, and the pixel electrode 2 and the data line DL are provided with the gate insulating film (transparent film) 4 Is formed on.

【0008】上記データラインDLは、上記薄膜トラン
ジスタ3のドレイン電極Dと一体に形成されており、こ
のデータラインDLおよびドレイン電極Dとソース電極
Sは、Al またはAl 合金,Cr ,Ta 等の金属で形成
されている。
The data line DL is formed integrally with the drain electrode D of the thin film transistor 3, and the data line DL, the drain electrode D and the source electrode S are made of Al or a metal such as Al alloy, Cr and Ta. Has been formed.

【0009】また、上記画素電極2は、ITO等からな
る透明導電膜で形成されており、この画素電極2は、そ
の一端部を上記薄膜トランジスタ3のソース電極Sの上
に重ねて形成することによって、このソース電極Sに接
続されている。
The pixel electrode 2 is formed of a transparent conductive film made of ITO or the like, and the pixel electrode 2 is formed by overlapping one end of the pixel electrode 2 on the source electrode S of the thin film transistor 3. , Is connected to the source electrode S.

【0010】なお、図示しないが、上記TFTパネルの
表面には、薄膜トランジスタ3およびデータラインDL
を覆う保護絶縁膜(Si N膜等)が形成され、その表面
には配向処理が施される。
Although not shown, the thin film transistor 3 and the data line DL are formed on the surface of the TFT panel.
A protective insulating film (SiN film or the like) is formed to cover the surface, and the surface is subjected to orientation treatment.

【0011】そして、アクティブマトリックス液晶表示
素子は、図5に示すように、上記TFTパネルと対向パ
ネル10とを互いに対向させて配置し、この両パネル間
に液晶を封入して構成されている。
As shown in FIG. 5, the active matrix liquid crystal display element is constructed by arranging the TFT panel and the counter panel 10 so as to face each other and enclosing the liquid crystal between both panels.

【0012】上記対向パネル10は、透明基板11上
に、上記TFTパネルの各画素電極2に対向する透明な
対向電極12を形成したもので、この対向パネル10の
表面にも配向処理が施される。
The counter panel 10 is formed by forming a transparent counter electrode 12 on the transparent substrate 11 so as to face each pixel electrode 2 of the TFT panel. The surface of the counter panel 10 is also subjected to orientation treatment. It

【0013】また、この対向パネル10の基板11上に
は、前記各画素電極2に対応する画素表示領域以外の部
分の透過光を遮光するためのブラックマスク13が格子
状のパターン(図6参照)に形成されている。このブラ
ックマスク13はCr 等の金属膜で形成されており、上
記対向電極12は、ブラックマスク13を覆う透明絶縁
膜(Si N膜等)14の上に形成されている。
Further, on the substrate 11 of the counter panel 10, a black mask 13 for blocking the transmitted light of a portion other than the pixel display area corresponding to each of the pixel electrodes 2 has a grid pattern (see FIG. 6). ) Is formed. The black mask 13 is formed of a metal film such as Cr, and the counter electrode 12 is formed on a transparent insulating film (SiN film or the like) 14 that covers the black mask 13.

【0014】ところで、上記アクティブマトリックス液
晶表示素子においては、非選択期間中の画素電極に保持
される電位の変動を小さくするために、上記TFTパネ
ルに、各画素電極2と対応させてストレージキャパシタ
を設けている。
By the way, in the active matrix liquid crystal display element, in order to reduce the fluctuation of the potential held in the pixel electrode during the non-selection period, the TFT panel is provided with a storage capacitor corresponding to each pixel electrode 2. It is provided.

【0015】図4および図5において、CLは上記スト
レージキャパシタを構成するためのキャパシタラインで
あり、このパシタラインCLは、基板1上にゲートライ
ンGLと同じ金属で形成されている。
In FIGS. 4 and 5, CL is a capacitor line for forming the above-mentioned storage capacitor, and the capacitor line CL is formed of the same metal as the gate line GL on the substrate 1.

【0016】このキャパシタラインCLは、ゲートライ
ンGLに沿うライン部と、このライン部の一側から各画
素電極2にそれぞれ対応させて延出された突出部とから
なっており、ライン部の一側縁部と各突出部は、ゲート
絶縁膜4を介して、画素電極2の一側縁部および一端縁
部に対向している。
The capacitor line CL is composed of a line portion along the gate line GL and a projecting portion extending from one side of the line portion so as to correspond to each pixel electrode 2. The side edge portion and each protruding portion face one side edge portion and one end edge portion of the pixel electrode 2 via the gate insulating film 4.

【0017】そして、ストレージキャパシタは、上記キ
ャパシタラインCLと画素電極2およびその間のゲート
絶縁膜4とで構成されており、このストレージキャパシ
タは、画素電極4の選択時(薄膜トランジスタ3のON
時)に画素電極2に印加される電荷を蓄積し、非選択期
間中の画素電極の電位が保持される。なお、このキャパ
シタラインCLは、図示しない端子部において基準電位
(例えば接地電位)に接続される。
The storage capacitor is composed of the capacitor line CL, the pixel electrode 2 and the gate insulating film 4 between them, and this storage capacitor is used when the pixel electrode 4 is selected (when the thin film transistor 3 is turned on).
The electric charge applied to the pixel electrode 2 is accumulated and the potential of the pixel electrode during the non-selection period is held. The capacitor line CL is connected to a reference potential (for example, ground potential) at a terminal portion (not shown).

【0018】[0018]

【発明が解決しようとする課題】しかしながら、上記従
来のTFTパネルは、上記キャパシタラインCLをゲー
トラインGLと同じ金属(Al またはAl 合金,Cr ,
Ta 等)で形成しているため、TFTパネルの製造に際
してゲートラインGLとキャパシタラインCLとを同時
に形成できるという利点はあるが、その反面、画素電極
部の開口幅(光が透過する領域の幅)Wがキャパシタラ
インCLによって規制されるという問題をもっていた。
However, in the conventional TFT panel described above, the capacitor line CL is made of the same metal as the gate line GL (Al or Al alloy, Cr,
Since the gate line GL and the capacitor line CL can be simultaneously formed at the time of manufacturing the TFT panel since it is formed of Ta, etc., on the other hand, on the other hand, the opening width of the pixel electrode portion (width of the region through which light is transmitted). ) There was a problem that W was regulated by the capacitor line CL.

【0019】これは、キャパシタラインCLが金属膜で
あるため、画素電極部の透過光がキャパシタラインCL
で遮られてしまうるからであり、そのため、画素電極部
の開口幅Wが、画素電極2の幅に対してキャパシタライ
ンCLの重なり代分だけ小さくなる。なお、図5および
図6に示すようにキャパシタラインCLのライン部の一
側縁部と各突出部とを画素電極2の一側縁部および一端
縁部に対向させているTFTパネルでは、画素電極部の
縦横の開口幅がいずれも小さくなる。
Since the capacitor line CL is a metal film, the light transmitted through the pixel electrode portion is transmitted through the capacitor line CL.
Therefore, the opening width W of the pixel electrode portion becomes smaller than the width of the pixel electrode 2 by the overlap amount of the capacitor line CL. As shown in FIGS. 5 and 6, in the TFT panel in which one side edge of the line portion of the capacitor line CL and each protrusion are opposed to one side edge and one edge of the pixel electrode 2, The vertical and horizontal opening widths of the electrode portions are both reduced.

【0020】そして、液晶表示素子の対向パネル10に
設けられるブラックマスク13の開口幅W′は、図5お
よび図6に示すように、TFTパネルの画素電極部の開
口幅Wよりも若干小さく形成されるのが普通であり、こ
のブラックマスク13の開口幅W′が表示画素の幅にな
るため、上記従来のTFTパネルを用いる液晶表示素子
は、その開口率が小さくなり、輝度およびコントラスト
が低下するという問題をもっていた。
The opening width W'of the black mask 13 provided on the counter panel 10 of the liquid crystal display element is formed to be slightly smaller than the opening width W of the pixel electrode portion of the TFT panel as shown in FIGS. Since the opening width W ′ of the black mask 13 becomes the width of the display pixel, the liquid crystal display element using the above conventional TFT panel has a small opening ratio, and the brightness and the contrast are lowered. Had the problem of doing

【0021】本発明は、キャパシタラインを画素電極に
対向させて設けたものでありながら、画素電極部の開口
幅を大きくして液晶表示素子の開口率を上げることがで
きるTFTパネルを提供することを目的としたものであ
る。
The present invention provides a TFT panel in which a capacitor line is provided so as to face a pixel electrode, but the aperture width of a pixel electrode portion can be increased to increase the aperture ratio of a liquid crystal display element. It is intended for.

【0022】[0022]

【課題を解決するための手段】本発明は、透明基板の上
に、画素電極と、その能動素子である薄膜トランジスタ
と、前記画素電極との間にストレージキャパシタライン
を構成するキャパシタラインとを設けたTFTパネルに
おいて、前記キャパシタラインの少なくとも前記画素電
極と対向する部分を、透明導電膜からなる透明膜とした
ことを特徴とするものである。
According to the present invention, a pixel electrode, a thin film transistor which is an active element thereof, and a capacitor line which forms a storage capacitor line between the pixel electrode and the pixel electrode are provided on a transparent substrate. In the TFT panel, at least a portion of the capacitor line facing the pixel electrode is a transparent film made of a transparent conductive film.

【0023】[0023]

【作用】本発明のTFTパネルによれば、キャパシタラ
インの少なくとも画素電極と対向する部分を透明膜とし
ているため、画素電極部の透過光がキャパシタラインで
遮られることはなく、したがって、キャパシタラインに
よる画素電極部の開口幅の減少はない。
According to the TFT panel of the present invention, since at least the portion of the capacitor line facing the pixel electrode is formed of a transparent film, the transmitted light of the pixel electrode portion is not blocked by the capacitor line, and therefore the capacitor line is used. There is no reduction in the opening width of the pixel electrode portion.

【0024】[0024]

【実施例】以下、本発明の一実施例を図1および図2を
参照して説明する。図1はTFTパネルの一部分の断面
図、図2はTFTパネルの平面図である。なお、図1お
よび図2において、図5および図6に示した従来のTF
Tパネルに対応するものには同符号を付し、また従来の
TFTパネルと同じ構成のものについてはその説明を省
略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a sectional view of a part of the TFT panel, and FIG. 2 is a plan view of the TFT panel. 1 and 2, the conventional TF shown in FIGS. 5 and 6 is used.
Components corresponding to the T panel are denoted by the same reference numerals, and description of components having the same configuration as the conventional TFT panel is omitted.

【0025】この実施例のTFTパネルは、基板1上に
形成するゲートラインGLとキャパシタラインCLとの
うち、ゲートラインGLはAl またはAl 合金,Cr ,
Ta等からなる金属膜で形成し、キャパシタラインCL
はITO等からなる透明導電膜21で形成したもので、
その他の構成は図5および図6に示した従来のTFTパ
ネルと同じである。
In the TFT panel of this embodiment, of the gate line GL and the capacitor line CL formed on the substrate 1, the gate line GL is Al or Al alloy, Cr,
The capacitor line CL is formed by a metal film made of Ta or the like.
Is a transparent conductive film 21 made of ITO or the like,
Other configurations are the same as those of the conventional TFT panel shown in FIGS.

【0026】このTFTパネルは、まず、基板1上に、
透明導電膜の成膜およびそのパターニングによりキャパ
シタラインCLを形成し、次いで基板1上に、金属膜の
成膜およびそのパターニングによりゲートラインGLお
よびゲート電極Gを形成した後、従来から行われている
公知の方法で薄膜トランジスタ3およびデータラインD
Lと画素電極2を形成する製法で製造される。
This TFT panel is prepared by first substituting on the substrate 1.
It is conventionally performed after forming a capacitor line CL by forming a transparent conductive film and patterning the transparent conductive film, and then forming a gate line GL and a gate electrode G on the substrate 1 by forming a metal film and patterning the metal film. The thin film transistor 3 and the data line D are formed by a known method.
It is manufactured by a manufacturing method of forming L and the pixel electrode 2.

【0027】そして、この実施例のTFTパネルでは、
上記キャパシタラインCLを透明導電膜21からなる透
明膜としているため、画素電極部の透過光がキャパシタ
ラインCLで遮られることはなく、したがって、このT
FTパネルによれば、画素電極2の全域を光が透過する
ため、画素電極部の開口幅Wを大きくすることができ
る。
Then, in the TFT panel of this embodiment,
Since the capacitor line CL is a transparent film made of the transparent conductive film 21, the light transmitted through the pixel electrode portion is not blocked by the capacitor line CL.
According to the FT panel, light is transmitted through the entire area of the pixel electrode 2, so that the opening width W of the pixel electrode portion can be increased.

【0028】このため、このTFTパネルを用いて液晶
表示素子を構成すれば、その対向パネル10に設けられ
るブラックマスク13の開口幅W′も大きくすることが
できるから、液晶表示素子の開口率を上げて輝度および
コントラストを向上させることができる。
Therefore, if a liquid crystal display element is constructed by using this TFT panel, the opening width W'of the black mask 13 provided on the counter panel 10 can be increased, so that the aperture ratio of the liquid crystal display element is increased. It can be increased to improve brightness and contrast.

【0029】なお、上記実施例では、ゲートラインGL
を金属膜で形成しているが、このゲートラインGLはキ
ャパシタラインCLと同じ透明導電膜で形成してもよ
く、このようにすれば、ゲートラインGLとキャパシタ
ラインCLとを同時に形成することができる。
In the above embodiment, the gate line GL is used.
Although the gate line GL is formed of a metal film, the gate line GL may be formed of the same transparent conductive film as the capacitor line CL. In this case, the gate line GL and the capacitor line CL can be formed simultaneously. it can.

【0030】ただし、この場合は、ゲートラインGLに
一体に形成されるゲート電極Gも透明膜となるため、T
FTパネルにその下面側から光が入射すると、i型半導
体層5に光電流が流れて薄膜トランジスタ3が誤動作す
る。したがって、ゲートラインGLおよびゲート電極G
を透明導電膜で形成したTFTパネルを用いる液晶表示
素子は、TFTパネルにその下面側から光が入射しない
条件下で使用するのが望ましい。
However, in this case, since the gate electrode G formed integrally with the gate line GL is also a transparent film, T
When light enters the FT panel from the lower surface side, a photocurrent flows through the i-type semiconductor layer 5 and the thin film transistor 3 malfunctions. Therefore, the gate line GL and the gate electrode G
A liquid crystal display element using a TFT panel formed of a transparent conductive film is preferably used under the condition that light does not enter the TFT panel from its lower surface side.

【0031】さらに、上記実施例では、キャパシタライ
ンCLを透明導電膜21のみで形成しているが、このキ
ャパシタラインCLは、少なくとも画素電極2と対向す
る部分が透明膜であればよい。
Further, in the above embodiment, the capacitor line CL is formed only by the transparent conductive film 21, but the capacitor line CL may be a transparent film at least in the portion facing the pixel electrode 2.

【0032】図3および図4は本発明の他の実施例を示
している。この実施例は、キャパシタラインCLの画素
電極2と対向する部分を、透明導電膜21のみの透明膜
とし、キャパシタラインCLの他の部分は、前記透明導
電膜21の上にAl またはAl 合金,Cr ,Ta 等から
なる金属膜22を積層した二層膜とし、さらにゲートラ
インGLおよびゲート電極Gも、上記透明導電膜21の
上に金属膜22を積層した二層膜としたものである。な
お、ゲートラインGLおよびゲート電極Gの金属膜22
は、その下の透明導電膜21と同じパターンに形成して
ある。
3 and 4 show another embodiment of the present invention. In this embodiment, the portion of the capacitor line CL facing the pixel electrode 2 is a transparent film of only the transparent conductive film 21, and the other portion of the capacitor line CL is Al or Al alloy on the transparent conductive film 21. The metal film 22 made of Cr, Ta, or the like is laminated to form a two-layer film, and the gate line GL and the gate electrode G are also formed to have the metal film 22 laminated on the transparent conductive film 21. The metal film 22 of the gate line GL and the gate electrode G
Are formed in the same pattern as the transparent conductive film 21 thereunder.

【0033】この実施例のように、キャパシタラインC
Lの画素電極2と対向しない部分を透明導電膜21の上
に金属膜22を積層した二層膜とすれば、キャパシタラ
インCLの抵抗値を下げることができるため、キャパシ
タラインCLに沿って並ぶ各画素電極2に対応する各ス
トレージキャパシタの充放電特性をほぼ均一にすること
ができる。
As in this embodiment, the capacitor line C
If the portion of the L that does not face the pixel electrode 2 is a two-layer film in which the metal film 22 is laminated on the transparent conductive film 21, the resistance value of the capacitor line CL can be lowered, and thus the capacitor line CL is arranged along the capacitor line CL. The charge / discharge characteristics of each storage capacitor corresponding to each pixel electrode 2 can be made substantially uniform.

【0034】すなわち、キャパシタラインCLと画素電
極2との間に構成されるストレージキャパシタの充放電
特性は、このストレージキャパシタから基準電位接続端
(キャパシタラインCLの端子部)までの間のキャパシ
タラインCLの抵抗値に応じて変化するが、キャパシタ
ラインCLの抵抗値が小さければ、前記基準電位接続端
に近いストレージキャパシタと、基準電位接続端から遠
いストレージキャパシタとの充放電特性の差は小さいた
め、各ストレージキャパシタの充放電特性はほぼ均一に
なる。
That is, the charge / discharge characteristic of the storage capacitor formed between the capacitor line CL and the pixel electrode 2 is determined by the capacitor line CL between the storage capacitor and the reference potential connection terminal (terminal portion of the capacitor line CL). However, if the resistance value of the capacitor line CL is small, the difference in charge / discharge characteristics between the storage capacitor close to the reference potential connection end and the storage capacitor far from the reference potential connection end is small. The charge / discharge characteristics of each storage capacitor are almost uniform.

【0035】そして、各ストレージキャパシタの充放電
特性がほぼ均一であれば、各画素電極2の電位もほぼ均
一になるから、液晶表示素子の各画素の表示特性を均一
にして、表示むらのない高品質の画像を表示させること
ができる。
If the charge / discharge characteristics of each storage capacitor are substantially uniform, the potential of each pixel electrode 2 is also substantially uniform, so that the display characteristics of each pixel of the liquid crystal display element are made uniform and there is no display unevenness. A high quality image can be displayed.

【0036】しかも、この実施例では、ゲートラインG
Lおよびゲート電極Gも、透明導電膜21の上に金属膜
22を積層した二層膜としているため、TFTパネルに
その下面側から光が入射しても、この光を前記金属膜2
2で遮光することができ、したがって、i型半導体層5
に光電流が流れて薄膜トランジスタ3が誤動作すること
はない。また、このゲートラインGLおよびゲート電極
Gは、上記キャパシタラインCLと同じ二層膜であるた
め、このゲートラインGLおよびゲート電極Gとキャパ
シタラインCLとを同時に形成することができる。
Moreover, in this embodiment, the gate line G
Since the L and the gate electrode G are also two-layer films in which the metal film 22 is laminated on the transparent conductive film 21, even if light is incident on the TFT panel from the lower surface side, the light is transmitted to the metal film 2
2, so that the i-type semiconductor layer 5 can be shielded.
There is no possibility that a thin film transistor 3 malfunctions due to a photocurrent flowing therethrough. Further, since the gate line GL and the gate electrode G are the same two-layer film as the capacitor line CL, the gate line GL and the gate electrode G and the capacitor line CL can be simultaneously formed.

【0037】[0037]

【発明の効果】本発明のTFTパネルは、キャパシタラ
インの少なくとも画素電極と対向する部分を透明導電膜
からなる透明膜としたものであるから、キャパシタライ
ンを画素電極に対向させて設けたものでありながら、画
素電極部の開口幅を大きくすることができ、したがって
このTFTパネルを用いれば、液晶表示素子の開口率を
上げることができる。
In the TFT panel of the present invention, since at least the portion of the capacitor line facing the pixel electrode is a transparent film made of a transparent conductive film, the capacitor line is provided facing the pixel electrode. However, the aperture width of the pixel electrode portion can be increased, and thus the use of this TFT panel can increase the aperture ratio of the liquid crystal display element.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すTFTパネルの一部分
の断面図。
FIG. 1 is a sectional view of a part of a TFT panel showing an embodiment of the present invention.

【図2】上記TFTパネルの平面図。FIG. 2 is a plan view of the TFT panel.

【図3】本発明の他の実施例を示すTFTパネルの一部
分の断面図。
FIG. 3 is a sectional view of a part of a TFT panel showing another embodiment of the present invention.

【図4】図3のゲートラインとキャパシタラインの平面
図。
FIG. 4 is a plan view of the gate line and the capacitor line of FIG.

【図5】従来のTFTパネルの一部分の断面図。FIG. 5 is a partial cross-sectional view of a conventional TFT panel.

【図6】上記TFTパネルの平面図。FIG. 6 is a plan view of the TFT panel.

【符号の説明】[Explanation of symbols]

1…基板、2…画素電極、3…薄膜トランジスタ、GL
…ゲートライン、G…ゲート電極、4…ゲート絶縁膜、
5…i型半導体層、6…n型半導体層、S…ソース電
極、D…ドレイン電極、DL…データライン、CLキャ
パシタライン、21…透明導電膜、22…金属膜。
1 ... Substrate, 2 ... Pixel electrode, 3 ... Thin film transistor, GL
... gate line, G ... gate electrode, 4 ... gate insulating film,
5 ... i-type semiconductor layer, 6 ... n-type semiconductor layer, S ... Source electrode, D ... Drain electrode, DL ... Data line, CL capacitor line, 21 ... Transparent conductive film, 22 ... Metal film.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 透明基板の上に、画素電極と、その能動
素子である薄膜トランジスタと、前記画素電極との間に
ストレージキャパシタラインを構成するキャパシタライ
ンとを設けた薄膜トランジスタパネルにおいて、前記キ
ャパシタラインの少なくとも前記画素電極と対向する部
分を、透明導電膜からなる透明膜としたことを特徴とす
る薄膜トランジスタパネル。
1. A thin film transistor panel comprising a transparent substrate, a pixel electrode, a thin film transistor which is an active element thereof, and a capacitor line which forms a storage capacitor line between the pixel electrode and the pixel electrode. A thin film transistor panel, wherein at least a portion facing the pixel electrode is a transparent film made of a transparent conductive film.
JP33944091A 1991-11-29 1991-11-29 Thin film transistor panel Pending JPH05150269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33944091A JPH05150269A (en) 1991-11-29 1991-11-29 Thin film transistor panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33944091A JPH05150269A (en) 1991-11-29 1991-11-29 Thin film transistor panel

Publications (1)

Publication Number Publication Date
JPH05150269A true JPH05150269A (en) 1993-06-18

Family

ID=18327488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33944091A Pending JPH05150269A (en) 1991-11-29 1991-11-29 Thin film transistor panel

Country Status (1)

Country Link
JP (1) JPH05150269A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812352B2 (en) 2008-07-01 2010-10-12 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate
JP2013178523A (en) * 2013-03-25 2013-09-09 Japan Display Inc Liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812352B2 (en) 2008-07-01 2010-10-12 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate
JP2013178523A (en) * 2013-03-25 2013-09-09 Japan Display Inc Liquid crystal display device

Similar Documents

Publication Publication Date Title
US6421101B1 (en) Display device including a transparent electrode pattern covering and extending along gate & source lines
EP0450941B1 (en) An active matrix display device
US6259200B1 (en) Active-matrix display apparatus
US5646705A (en) Electrode structure of liquid crystal display device and method of manufacturing the liquid crystal display device
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
US5185601A (en) Active matrix liquid crystal display apparatus and method of producing the same
US20020024622A1 (en) Light shielding structure of a substrate for a liquid crystal device, liquid crystal device and projection type display device
JPH08201773A (en) Active matrix type liquid crystal display device
US20040135939A1 (en) Liquid crystal display device with light shielding structure and method for forming the same
US20040119897A1 (en) Liquid crystal display device and method of fabricating the same
KR101182311B1 (en) Liquid crystal display panel and fabricating method thereof
JPH05181159A (en) Active matrix type liquid crystal display element
EP0271313B1 (en) Liquid crystal display device
JP2002141509A (en) Thin-film transistor and liquid crystal display
JP3423380B2 (en) Liquid crystal display
JPH0772506A (en) Thin film transistor panel
US7417696B2 (en) Liquid crystal display device and fabricating method thereof
JPH05150269A (en) Thin film transistor panel
JPH07270819A (en) Thin film transistor panel
JPS59124319A (en) Image display device
JPH0772507A (en) Thin film transistor panel
JPH05273539A (en) Liquid crystal display device
KR19980016449A (en) Manufacturing Method and Thin Film Transistor of Thin Film Transistor
JPH05333355A (en) Liquid crystal display device