JPH05145431A - ビタビ復号装置 - Google Patents
ビタビ復号装置Info
- Publication number
- JPH05145431A JPH05145431A JP33156591A JP33156591A JPH05145431A JP H05145431 A JPH05145431 A JP H05145431A JP 33156591 A JP33156591 A JP 33156591A JP 33156591 A JP33156591 A JP 33156591A JP H05145431 A JPH05145431 A JP H05145431A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- path
- decoded word
- state metric
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 24
- 230000001186 cumulative effect Effects 0.000 claims description 19
- 238000009825 accumulation Methods 0.000 abstract 1
- 230000004044 response Effects 0.000 abstract 1
- 238000007476 Maximum Likelihood Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 10
- 238000010606 normalization Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 小規模なハードウェア量で、かつ短い処理時
間でも、充分な信頼性の復号語を得ることができるよう
にし、これによってハイビジョン放送等において使用さ
れる３０Ｍｂｐｓ以上の情報量を持つ畳み込み符号を情
報速度内で復号する。 【構成】 パス復号語決定回路６によってステートメト
リック記憶回路４に記憶されている各状態のステートメ
トリック値に応じてパスメモリ回路５に記憶されている
各状態のパス復号語に重み付けを行ない、この重み付け
処理によって得られたパス復号語の累積値と、予め設定
されているしきい値とを比較して復号語を決定する。
間でも、充分な信頼性の復号語を得ることができるよう
にし、これによってハイビジョン放送等において使用さ
れる３０Ｍｂｐｓ以上の情報量を持つ畳み込み符号を情
報速度内で復号する。 【構成】 パス復号語決定回路６によってステートメト
リック記憶回路４に記憶されている各状態のステートメ
トリック値に応じてパスメモリ回路５に記憶されている
各状態のパス復号語に重み付けを行ない、この重み付け
処理によって得られたパス復号語の累積値と、予め設定
されているしきい値とを比較して復号語を決定する。
Description
【０００１】
【産業上の利用分野】本発明は衛生放送等で使用される
ビタビ復号装置に関する。
ビタビ復号装置に関する。
【０００２】
【従来の技術】畳み込み符号を復号する方式の１つとし
て、ビタビ復号方式が知られている。このビタビ復号方
式は畳み込み符号に対する最尤復号方式であり、送信側
のエンコーダから生成され得る符号系列のなかから、受
信された符号系列に最も近い系列（これを最尤パスとい
う）を選ぶことで誤り訂正を行なう。
て、ビタビ復号方式が知られている。このビタビ復号方
式は畳み込み符号に対する最尤復号方式であり、送信側
のエンコーダから生成され得る符号系列のなかから、受
信された符号系列に最も近い系列（これを最尤パスとい
う）を選ぶことで誤り訂正を行なう。
【０００３】この最尤パスの選択方法は全てのパスを比
較して確かめるのではなく、送信側で生成され得る全て
の符号列と受信符号列とのハミング距離を求め、このハ
ミング距離の累積値が最も小さいもの（すなわち、尤度
が最も高いもの）を選んで、それ以降は復号に必要なパ
ス（生き残りパス）だけを調べていくことを基本にして
おり、パスの長さを十分に長くとると、生き残りパスの
先（根元）は合流して同じ値になり、どの生き残りパス
であっても、遡れば、同じ値を復号していることにな
る。
較して確かめるのではなく、送信側で生成され得る全て
の符号列と受信符号列とのハミング距離を求め、このハ
ミング距離の累積値が最も小さいもの（すなわち、尤度
が最も高いもの）を選んで、それ以降は復号に必要なパ
ス（生き残りパス）だけを調べていくことを基本にして
おり、パスの長さを十分に長くとると、生き残りパスの
先（根元）は合流して同じ値になり、どの生き残りパス
であっても、遡れば、同じ値を復号していることにな
る。
【０００４】したがって、復号誤り率が高くならない程
度のパス長を調べ、その長さ分だけ遡った時点のデータ
を復号語とすることがで、正しい復号語を再生すること
ができる。
度のパス長を調べ、その長さ分だけ遡った時点のデータ
を復号語とすることがで、正しい復号語を再生すること
ができる。
【０００５】図５はこのようなビタビ復号方式を用いた
ビタビ復号装置の一例を示すブロック図である。
ビタビ復号装置の一例を示すブロック図である。
【０００６】この図に示すビタビ復号装置はブランチメ
トリック計算回路１０１と、ＡＣＳ回路１０２と、正規
化回路１０３と、ステートメトリック記憶回路１０４
と、パスメモリ回路１０５と、最尤復号判定回路１０６
とを備えており、送信側から出力されたデータ（受信デ
ータ）が入力されたとき、送信側のエンコーダから生成
され得る符号系列のなかから、受信された符号系列に最
も近い系列（これを最尤パスという）を選んで、この選
択内容に基づいて復号データを生成する。
トリック計算回路１０１と、ＡＣＳ回路１０２と、正規
化回路１０３と、ステートメトリック記憶回路１０４
と、パスメモリ回路１０５と、最尤復号判定回路１０６
とを備えており、送信側から出力されたデータ（受信デ
ータ）が入力されたとき、送信側のエンコーダから生成
され得る符号系列のなかから、受信された符号系列に最
も近い系列（これを最尤パスという）を選んで、この選
択内容に基づいて復号データを生成する。
【０００７】ブランチメトリック計算回路１０１は受信
データが入力されたとき、この受信データのブランチメ
トリックを計算してこの計算結果（ブランチメトリッ
ク）をＡＣＳ回路１０２に供給する。
データが入力されたとき、この受信データのブランチメ
トリックを計算してこの計算結果（ブランチメトリッ
ク）をＡＣＳ回路１０２に供給する。
【０００８】ＡＣＳ回路１０２は前記ブランチメトリッ
ク計算回路１０１から供給されるブランチメトリック
と、前記ステートメトリック記憶回路１０４から供給さ
れるステートメトリック（累積和）とに基づいて、ある
状態に合流する２本のそれぞれのパスに対し、受信符号
とパスとのハミング距離（ブランチメトリック）と、そ
れまでのブランチメトリックの累積和（ステートメトリ
ック）を加算して比較し、この比較結果に基づいて尤度
の高いものを選択して、この選択内容をパスメモリ回路
１０５に供給するとともに、新たに得られた累積和（ス
テートメトリック）を正規化回路１０３に供給する。
ク計算回路１０１から供給されるブランチメトリック
と、前記ステートメトリック記憶回路１０４から供給さ
れるステートメトリック（累積和）とに基づいて、ある
状態に合流する２本のそれぞれのパスに対し、受信符号
とパスとのハミング距離（ブランチメトリック）と、そ
れまでのブランチメトリックの累積和（ステートメトリ
ック）を加算して比較し、この比較結果に基づいて尤度
の高いものを選択して、この選択内容をパスメモリ回路
１０５に供給するとともに、新たに得られた累積和（ス
テートメトリック）を正規化回路１０３に供給する。
【０００９】この場合、拘束長が“３”のとき、各タイ
ムスロット毎に図６の遷移ダイアフラムに示す如くある
状態に合流する２本のそれぞれのパスに対し、受信符号
とパスとのハミング距離（ブランチメトリック）と、そ
れまでのブランチメトリックの累積和（ステートメトリ
ック）とが加算されて比較され、この比較結果に基づい
て尤度の高いものが選択される。
ムスロット毎に図６の遷移ダイアフラムに示す如くある
状態に合流する２本のそれぞれのパスに対し、受信符号
とパスとのハミング距離（ブランチメトリック）と、そ
れまでのブランチメトリックの累積和（ステートメトリ
ック）とが加算されて比較され、この比較結果に基づい
て尤度の高いものが選択される。
【００１０】正規化回路１０３は前記ＡＣＳ回路１０２
から出力されるステートメトリックを正規化して予め設
定されている範囲内の値にし、これをステートメトリッ
ク記憶回路１０４に供給する。
から出力されるステートメトリックを正規化して予め設
定されている範囲内の値にし、これをステートメトリッ
ク記憶回路１０４に供給する。
【００１１】ステートメトリック記憶回路１０４は前記
正規化回路１０３から供給される正規化されたステート
メトリックを記憶し、これを前記ＡＣＳ回路１０２に戻
す。
正規化回路１０３から供給される正規化されたステート
メトリックを記憶し、これを前記ＡＣＳ回路１０２に戻
す。
【００１２】また、パスメモリ回路１０５は前記ＡＣＳ
回路１０２から出力される選択内容を記憶してこれを最
尤復号判定回路１０６に供給する。
回路１０２から出力される選択内容を記憶してこれを最
尤復号判定回路１０６に供給する。
【００１３】最尤復号判定回路１０６は前記パスメモリ
回路１０５に記憶されている選択内容に基づいて最尤の
パスを判定して復号データを生成し、これを出力する。
回路１０５に記憶されている選択内容に基づいて最尤の
パスを判定して復号データを生成し、これを出力する。
【００１４】
【発明が解決しようとする課題】ところで、このような
ビタビ復号装置においては、最尤復号判定回路１０６に
より最も確からしい復号語（復号データ）を選ぶため
に、前記パスメモリ回路１０５に記憶されている各パス
系列のなかから最もステートメトリックの値が小さいパ
スを選択しなければならない。
ビタビ復号装置においては、最尤復号判定回路１０６に
より最も確からしい復号語（復号データ）を選ぶため
に、前記パスメモリ回路１０５に記憶されている各パス
系列のなかから最もステートメトリックの値が小さいパ
スを選択しなければならない。
【００１５】しかしながら、このようなビタビ復号装置
においては、復号動作を情報速度以内で行なう必要があ
るため、伝送レートが非常に高速で、かつ拘束長が長い
符号を復号する場合には、状態数が多すぎて、最尤パス
の選択を行なっているだけの時間的余裕がないことが多
い。
においては、復号動作を情報速度以内で行なう必要があ
るため、伝送レートが非常に高速で、かつ拘束長が長い
符号を復号する場合には、状態数が多すぎて、最尤パス
の選択を行なっているだけの時間的余裕がないことが多
い。
【００１６】例えば、拘束長が７ビットの場合、この７
ビットに対応する６４個のステートメトリックなかから
最尤の状態のものを１つ選択しなければならないため、
判定に時間がかかってしまう。
ビットに対応する６４個のステートメトリックなかから
最尤の状態のものを１つ選択しなければならないため、
判定に時間がかかってしまう。
【００１７】このため、ハイビジョン放送等において使
用される畳み込み符号を復号するときのように、３０Ｍ
ｂｐｓ以上の情報量を処理するとき、情報速度内で最尤
判定を行なって復号を行なうことができないという問題
があった。
用される畳み込み符号を復号するときのように、３０Ｍ
ｂｐｓ以上の情報量を処理するとき、情報速度内で最尤
判定を行なって復号を行なうことができないという問題
があった。
【００１８】そこで、このような問題を解決する方法と
して、特公平３−１６０４６号公報に開示されているよ
うな“０”または“１”のいずれか多い方を復号語とし
て出力する方法や特開昭６１−１２８６３２号公報に開
示されているような任意のｍ個の多数決を使用して復号
語を決定する方法が提案されている。
して、特公平３−１６０４６号公報に開示されているよ
うな“０”または“１”のいずれか多い方を復号語とし
て出力する方法や特開昭６１−１２８６３２号公報に開
示されているような任意のｍ個の多数決を使用して復号
語を決定する方法が提案されている。
【００１９】しかしながら、特公平３−１６０４６号公
報に開示されているような方法や特開昭６１−１２８６
３２号公報に開示されているような方法では、尤度が低
いものも全て同じように多数決によって決定されてしま
うため、信頼性に欠けるという問題がある。
報に開示されているような方法や特開昭６１−１２８６
３２号公報に開示されているような方法では、尤度が低
いものも全て同じように多数決によって決定されてしま
うため、信頼性に欠けるという問題がある。
【００２０】また、このように特公平３−１６０４６号
公報に開示されているような方法や特開昭６１−１２８
６３２号公報に開示されているような方法では、パス長
を長くしなければ、充分な精度を得ることができないた
め、拘束長の大きな符号を復号するとき、パスメモリ長
を長くしなければならず、ハードウェア量が大規模なも
のになってしまうという問題があった。
公報に開示されているような方法や特開昭６１−１２８
６３２号公報に開示されているような方法では、パス長
を長くしなければ、充分な精度を得ることができないた
め、拘束長の大きな符号を復号するとき、パスメモリ長
を長くしなければならず、ハードウェア量が大規模なも
のになってしまうという問題があった。
【００２１】本発明は上記の事情に鑑み、小規模なハー
ドウェア量で、かつ短い処理時間でも、充分な信頼性の
復号語を得ることができ、これによってハイビジョン放
送等において使用される３０Ｍｂｐｓ以上の情報量を持
つ畳み込み符号を情報速度内で復号することができるビ
タビ復号装置を提供することを目的としている。
ドウェア量で、かつ短い処理時間でも、充分な信頼性の
復号語を得ることができ、これによってハイビジョン放
送等において使用される３０Ｍｂｐｓ以上の情報量を持
つ畳み込み符号を情報速度内で復号することができるビ
タビ復号装置を提供することを目的としている。
【００２２】
【課題を解決するための手段】上記の目的を達成するた
めに本発明によるビタビ復号装置は、ビタビ復号法によ
って受信データを復号するビタビ復号装置において、Ａ
ＣＳ演算処理によって得られたステートメトリック情報
を記憶するステートメトリック記憶回路と、前記ＡＣＳ
演算処理によって得られた選択情報を記憶するパスメモ
リ回路と、前記ステートメトリック記憶回路から出力さ
れるステートメトリック情報に基づいて尤度の大きさに
応じて各状態のパス復号語を複数ビットに重み付けを行
なうとともに、この重み付け処理によって得られた各パ
ス復号語を累積加算した後、この累積加算動作によって
得られた累積値と予め設定されているしきい値とを比較
し、この比較結果に基づいて復号語を決定するパス復号
語決定回路とを備えたことを特徴としている。
めに本発明によるビタビ復号装置は、ビタビ復号法によ
って受信データを復号するビタビ復号装置において、Ａ
ＣＳ演算処理によって得られたステートメトリック情報
を記憶するステートメトリック記憶回路と、前記ＡＣＳ
演算処理によって得られた選択情報を記憶するパスメモ
リ回路と、前記ステートメトリック記憶回路から出力さ
れるステートメトリック情報に基づいて尤度の大きさに
応じて各状態のパス復号語を複数ビットに重み付けを行
なうとともに、この重み付け処理によって得られた各パ
ス復号語を累積加算した後、この累積加算動作によって
得られた累積値と予め設定されているしきい値とを比較
し、この比較結果に基づいて復号語を決定するパス復号
語決定回路とを備えたことを特徴としている。
【００２３】
【作用】上記の構成において、パス復号語決定回路によ
ってステートメトリック記憶回路から出力されるステー
トメトリック情報に基づき、尤度の大きさに応じて各状
態のパス復号語が複数ビットに重み付けされるととも
に、この重み付け処理によって得られた各パス復号語が
累積加算された後、この累積加算動作によって得られた
累積値と、予め設定されているしきい値とが比較され、
この比較結果に基づいて復号語が決定される。
ってステートメトリック記憶回路から出力されるステー
トメトリック情報に基づき、尤度の大きさに応じて各状
態のパス復号語が複数ビットに重み付けされるととも
に、この重み付け処理によって得られた各パス復号語が
累積加算された後、この累積加算動作によって得られた
累積値と、予め設定されているしきい値とが比較され、
この比較結果に基づいて復号語が決定される。
【００２４】
【実施例】図１は本発明によるビタビ復号装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【００２５】この図に示すビタビ復号装置はブランチメ
トリック計算回路１と、ＡＣＳ回路２と、正規化回路３
と、ステートメトリック記憶回路４と、パスメモリ回路
５と、パス復号語決定回路６とを備えており、送信側か
ら出力されたデータ（受信データ）が入力されたとき、
重み付け演算によって送信側のエンコーダから生成され
得る符号系列のなかから、受信された符号系列に最も近
い系列を選んで、この選択内容に基づいて復号データを
生成する。
トリック計算回路１と、ＡＣＳ回路２と、正規化回路３
と、ステートメトリック記憶回路４と、パスメモリ回路
５と、パス復号語決定回路６とを備えており、送信側か
ら出力されたデータ（受信データ）が入力されたとき、
重み付け演算によって送信側のエンコーダから生成され
得る符号系列のなかから、受信された符号系列に最も近
い系列を選んで、この選択内容に基づいて復号データを
生成する。
【００２６】ブランチメトリック計算回路１は受信デー
タが入力されたとき、この受信データのブランチメトリ
ックを計算してこの計算結果（ブランチメトリック）を
ＡＣＳ回路２に供給する。
タが入力されたとき、この受信データのブランチメトリ
ックを計算してこの計算結果（ブランチメトリック）を
ＡＣＳ回路２に供給する。
【００２７】ＡＣＳ回路２は前記ブランチメトリック計
算回路１から供給されるブランチメトリックと、前記ス
テートメトリック記憶回路４から供給されるステートメ
トリック（累積和）とに基づいて、ある状態に合流する
２本のそれぞれのパスに対し、受信符号とパスとのハミ
ング距離（ブランチメトリック）と、それまでのブラン
チメトリックの累積和（ステートメトリック）を加算し
て比較し、この比較結果に基づいて尤度の高いものを選
択し、この選択内容をパスメモリ回路５に供給するとと
もに、新たに得られた累積和（ステートメトリック）を
正規化回路３に供給する。
算回路１から供給されるブランチメトリックと、前記ス
テートメトリック記憶回路４から供給されるステートメ
トリック（累積和）とに基づいて、ある状態に合流する
２本のそれぞれのパスに対し、受信符号とパスとのハミ
ング距離（ブランチメトリック）と、それまでのブラン
チメトリックの累積和（ステートメトリック）を加算し
て比較し、この比較結果に基づいて尤度の高いものを選
択し、この選択内容をパスメモリ回路５に供給するとと
もに、新たに得られた累積和（ステートメトリック）を
正規化回路３に供給する。
【００２８】正規化回路３は前記ＡＣＳ回路２から出力
されるステートメトリックを正規化して予め設定されて
いる範囲内の値にし、これをステートメトリック記憶回
路４に供給する。
されるステートメトリックを正規化して予め設定されて
いる範囲内の値にし、これをステートメトリック記憶回
路４に供給する。
【００２９】ステートメトリック記憶回路４は前記正規
化回路３から供給される正規化されたステートメトリッ
クを記憶し、これを前記ＡＣＳ回路２と、パス復号語決
定回路６とに供給する。
化回路３から供給される正規化されたステートメトリッ
クを記憶し、これを前記ＡＣＳ回路２と、パス復号語決
定回路６とに供給する。
【００３０】また、パスメモリ回路５は前記ＡＣＳ回路
２から出力される選択内容を記憶してこれをパス復号語
決定回路６に供給する。
２から出力される選択内容を記憶してこれをパス復号語
決定回路６に供給する。
【００３１】パス復号語決定回路６は図２に示す如くク
ラス分類回路１０と、重み付けデコード回路１１と、２
ビット加算回路１２と、比較回路１３とを備えており、
前記ステートメトリック記憶回路４に記憶されているス
テートメトリックに基づいて前記パスメモリ回路５に記
憶されている選択内容に重み付けした後、この重み付け
処理によって得られた値と、予め設定されているしきい
値と比較して最尤のパスを判定して復号データを生成
し、これを出力する。
ラス分類回路１０と、重み付けデコード回路１１と、２
ビット加算回路１２と、比較回路１３とを備えており、
前記ステートメトリック記憶回路４に記憶されているス
テートメトリックに基づいて前記パスメモリ回路５に記
憶されている選択内容に重み付けした後、この重み付け
処理によって得られた値と、予め設定されているしきい
値と比較して最尤のパスを判定して復号データを生成
し、これを出力する。
【００３２】クラス分類回路１０は前記ステートメトリ
ック記憶回路４から出力されるステートメトリックに基
づいて全てのパスを２つのクラスに分類してこの分類結
果をクラス情報として重み付けデコード回路１１に供給
する。
ック記憶回路４から出力されるステートメトリックに基
づいて全てのパスを２つのクラスに分類してこの分類結
果をクラス情報として重み付けデコード回路１１に供給
する。
【００３３】重み付けデコード回路１１は前記クラス分
類回路１０から出力されるクラス情報に基づいて前記パ
スメモリ回路５から供給される１ビットのパス復号語に
重み付けを行なって２ビットのパス復号語にしこれを２
ビット加算回路１２に供給する。
類回路１０から出力されるクラス情報に基づいて前記パ
スメモリ回路５から供給される１ビットのパス復号語に
重み付けを行なって２ビットのパス復号語にしこれを２
ビット加算回路１２に供給する。
【００３４】この場合、各パス毎に図３に示す如く前記
クラス分類部１０から出力されるクラス情報が“上クラ
ス”であれば、前記パスメモリ回路５から出力されるパ
ス復号語が“０”のとき、このパス復号語が“００”に
され、またパスメモリ回路５から出力されるパス復号語
が“１”のとき、このパス復号語が“１０”にされる。
また、前記クラス分類部１０から出力されるクラス情報
が“下クラス”であれば、前記パスメモリ回路５から出
力されるパス復号語が“０”のとき、このパス復号語が
“０１”にされ、またパスメモリ回路５から出力される
パス復号語が“１”のとき、このパス復号語が“１１”
にされる。
クラス分類部１０から出力されるクラス情報が“上クラ
ス”であれば、前記パスメモリ回路５から出力されるパ
ス復号語が“０”のとき、このパス復号語が“００”に
され、またパスメモリ回路５から出力されるパス復号語
が“１”のとき、このパス復号語が“１０”にされる。
また、前記クラス分類部１０から出力されるクラス情報
が“下クラス”であれば、前記パスメモリ回路５から出
力されるパス復号語が“０”のとき、このパス復号語が
“０１”にされ、またパスメモリ回路５から出力される
パス復号語が“１”のとき、このパス復号語が“１１”
にされる。
【００３５】２ビット加算回路１２は前記重み付けデコ
ード回路１１から出力される重み付けされたパス復号語
を累積加算してこの加算処理によって得られた累積和デ
ータを比較回路１３に供給する。
ード回路１１から出力される重み付けされたパス復号語
を累積加算してこの加算処理によって得られた累積和デ
ータを比較回路１３に供給する。
【００３６】比較回路１３は予め設定されているしきい
値“１２”と、前記２ビット加算回路１２から出力され
る累積和データとを比較してこの比較結果に基づいて復
号語を決定し、これを出力する。
値“１２”と、前記２ビット加算回路１２から出力され
る累積和データとを比較してこの比較結果に基づいて復
号語を決定し、これを出力する。
【００３７】この場合、図４に示す如く状態が“００
０”→“００１”…“１１１”と遷移してパスメモリの
値が“０”→“１”…“１”と遷移したとき、このパス
メモリの値だけに基づいて多数決方式で判定したときに
は、“０”の数が“３”で、“１”の数が“５”である
ことから、復号語として“１”が得られるが、本発明に
よる方式では、前記各パスメモリの値に対応する各ステ
ートメトリック“０”、“５”…“４”に基づいて前記
パスメモリの値“０”、“１”…“１”に重み付けを行
なって２ビットのパス復号語“００”、“１０”…“１
０”を求め、これら重み付けを行なったパス復号語“０
０”、“１０”…“１０”を累積加算して各パスに対す
る復号語“０１０１１”（１０進法では“１１”）を得
ることができる。
０”→“００１”…“１１１”と遷移してパスメモリの
値が“０”→“１”…“１”と遷移したとき、このパス
メモリの値だけに基づいて多数決方式で判定したときに
は、“０”の数が“３”で、“１”の数が“５”である
ことから、復号語として“１”が得られるが、本発明に
よる方式では、前記各パスメモリの値に対応する各ステ
ートメトリック“０”、“５”…“４”に基づいて前記
パスメモリの値“０”、“１”…“１”に重み付けを行
なって２ビットのパス復号語“００”、“１０”…“１
０”を求め、これら重み付けを行なったパス復号語“０
０”、“１０”…“１０”を累積加算して各パスに対す
る復号語“０１０１１”（１０進法では“１１”）を得
ることができる。
【００３８】したがって、この復号語“０１０１１”
（１０進法では“１１”）を予め設定されているしきい
値、例えば重み付けされたパス復号語が全て“０”のと
きにおける累積値“４”と、全て“１”のときの累積値
“２０”とを加算平均した値“０１１００”（１０進法
では“１２”）と比較したとき、復号語として“０”を
得ることができ、これによって従来から提案されている
“０”または“１”のいずれか多い方を復号語として出
力する方法や任意のｍ個の多数決を使用して復号語を決
定する方式に比べて尤度の高い方を選択することができ
る。
（１０進法では“１１”）を予め設定されているしきい
値、例えば重み付けされたパス復号語が全て“０”のと
きにおける累積値“４”と、全て“１”のときの累積値
“２０”とを加算平均した値“０１１００”（１０進法
では“１２”）と比較したとき、復号語として“０”を
得ることができ、これによって従来から提案されている
“０”または“１”のいずれか多い方を復号語として出
力する方法や任意のｍ個の多数決を使用して復号語を決
定する方式に比べて尤度の高い方を選択することができ
る。
【００３９】このようにこの実施例においては、ステー
トメトリックの値に応じてパスメモリの値に重み付けを
行なって得られたパス復号語と、予め設定されているし
きい値とを比較して復号語を決定するようにしたので、
小規模なハードウェア量で、かつ短い処理時間でも、充
分な信頼性の復号語を得ることができ、これによってハ
イビジョン放送等において使用される３０Ｍｂｐｓ以上
の情報量を持つ畳み込み符号を情報速度内で復号するこ
とができる。
トメトリックの値に応じてパスメモリの値に重み付けを
行なって得られたパス復号語と、予め設定されているし
きい値とを比較して復号語を決定するようにしたので、
小規模なハードウェア量で、かつ短い処理時間でも、充
分な信頼性の復号語を得ることができ、これによってハ
イビジョン放送等において使用される３０Ｍｂｐｓ以上
の情報量を持つ畳み込み符号を情報速度内で復号するこ
とができる。
【００４０】
【発明の効果】以上説明したように本発明によれば、小
規模なハードウェア量で、かつ短い処理時間でも、充分
な信頼性の復号語を得ることができ、これによってハイ
ビジョン放送等において使用される３０Ｍｂｐｓ以上の
情報量を持つ畳み込み符号を情報速度内で復号すること
ができる。
規模なハードウェア量で、かつ短い処理時間でも、充分
な信頼性の復号語を得ることができ、これによってハイ
ビジョン放送等において使用される３０Ｍｂｐｓ以上の
情報量を持つ畳み込み符号を情報速度内で復号すること
ができる。
【図１】本発明によるビタビ復号装置の一実施例を示す
ブロック図である。
ブロック図である。
【図２】図１に示すパス復号語決定回路の回路構成例を
示すブロック図である。
示すブロック図である。
【図３】図１に示すパス復号語決定回路の動作例を説明
する模式図である。
する模式図である。
【図４】図１に示すパス復号語決定回路の効果を説明す
る模式図である。
る模式図である。
【図５】従来から知られているビタビ復号装置の一例を
示すブロック図である。
示すブロック図である。
【図６】図５に示すＡＣＳ回路の動作例を示す遷移ダイ
アフラムである。
アフラムである。
１ ブランチメトリック計算回路 ２ ＡＣＳ回路 ３ 正規化回路 ４ ステートメトリック記憶回路 ５ パスメモリ回路 ６ パス復号語決定回路
【手続補正書】
【提出日】平成４年７月３日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】この場合、各パス毎に図３に示す如く前記
クラス分類部１０から出力されるクラス情報が“上クラ
ス”であれば、前記パスメモリ回路５から出力されるパ
ス復号語が“０”のとき、このパス復号語が“００”に
され、またパスメモリ回路５から出力されるパス復号語
が“１”のとき、このパス復号語が“１１”にされる。
また、前記クラス分類部１０から出力されるクラス情報
が“下クラス”であれば、前記パスメモリ回路５から出
力されるパス復号語が“０”のとき、このパス復号語が
“０１”にされ、またパスメモリ回路５から出力される
パス復号語が“１”のとき、このパス復号語が“１０”
にされる。
クラス分類部１０から出力されるクラス情報が“上クラ
ス”であれば、前記パスメモリ回路５から出力されるパ
ス復号語が“０”のとき、このパス復号語が“００”に
され、またパスメモリ回路５から出力されるパス復号語
が“１”のとき、このパス復号語が“１１”にされる。
また、前記クラス分類部１０から出力されるクラス情報
が“下クラス”であれば、前記パスメモリ回路５から出
力されるパス復号語が“０”のとき、このパス復号語が
“０１”にされ、またパスメモリ回路５から出力される
パス復号語が“１”のとき、このパス復号語が“１０”
にされる。
Claims (1)
- 【請求項１】 ビタビ復号法によって受信データを復号
するビタビ復号装置において、 ＡＣＳ演算処理によって得られたステートメトリック情
報を記憶するステートメトリック記憶回路と、 前記ＡＣＳ演算処理によって得られた選択情報を記憶す
るパスメモリ回路と、 前記ステートメトリック記憶回路から出力されるステー
トメトリック情報に基づいて尤度の大きさに応じて各状
態のパス復号語を複数ビットに重み付けを行なうととも
に、この重み付け処理によって得られた各パス復号語を
累積加算した後、この累積加算動作によって得られた累
積値と予め設定されているしきい値とを比較し、この比
較結果に基づいて復号語を決定するパス復号語決定回路
と、 を備えたことを特徴とするビタビ復号装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33156591A JP3120511B2 (ja) | 1991-11-21 | 1991-11-21 | ビタビ復号装置 |
| US07/974,531 US5291524A (en) | 1991-11-21 | 1992-11-12 | Viterbi decoding apparatus |
| EP19920310408 EP0543586B1 (en) | 1991-11-21 | 1992-11-13 | Viterbi decoding apparatus with majority decision |
| DE69227010T DE69227010T2 (de) | 1991-11-21 | 1992-11-13 | Viterbi-Dekodierungsgerät mit Mehrheitsentscheidung |
| KR1019920021537A KR930011454A (ko) | 1991-11-21 | 1992-11-17 | 비타비 복호 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33156591A JP3120511B2 (ja) | 1991-11-21 | 1991-11-21 | ビタビ復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145431A true JPH05145431A (ja) | 1993-06-11 |
| JP3120511B2 JP3120511B2 (ja) | 2000-12-25 |
Family
ID=18245083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33156591A Expired - Fee Related JP3120511B2 (ja) | 1991-11-21 | 1991-11-21 | ビタビ復号装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5291524A (ja) |
| EP (1) | EP0543586B1 (ja) |
| JP (1) | JP3120511B2 (ja) |
| KR (1) | KR930011454A (ja) |
| DE (1) | DE69227010T2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432803A (en) * | 1992-04-30 | 1995-07-11 | Novatel Communications, Ltd. | Maximum likelihood convolutional decoder |
| WO1996002973A1 (en) * | 1993-03-29 | 1996-02-01 | Stanford Telecommunications, Inc. | Viterbi acs unit with renormalization |
| WO1995001008A1 (fr) * | 1993-06-21 | 1995-01-05 | Oki Electric Industry Co., Ltd. | Methode de comptage des erreurs sur les bits et compteur |
| US5430744A (en) * | 1993-09-30 | 1995-07-04 | International Business Machines Corporation | Method and means for detecting partial response waveforms using a modified dynamic programming heuristic |
| US5465275A (en) * | 1993-11-16 | 1995-11-07 | At&T Ipm Corp. | Efficient utilization of present state/next state registers |
| US5471500A (en) * | 1994-03-08 | 1995-11-28 | At&T Ipm Corp. | Soft symbol decoding |
| JP3241210B2 (ja) * | 1994-06-23 | 2001-12-25 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号回路 |
| US6393598B1 (en) | 1995-04-20 | 2002-05-21 | Seagate Technology Llc | Branch metric compensation for digital sequence detection |
| JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
| US5633897A (en) * | 1995-11-16 | 1997-05-27 | Atmel Corporation | Digital signal processor optimized for decoding a signal encoded in accordance with a Viterbi algorithm |
| US5838697A (en) * | 1995-12-15 | 1998-11-17 | Oki Electric Industry Co., Ltd. | Bit error counting method and counting technical field |
| GB2309867A (en) * | 1996-01-30 | 1997-08-06 | Sony Corp | Reliability data in decoding apparatus |
| JPH09232972A (ja) * | 1996-02-28 | 1997-09-05 | Sony Corp | ビタビ復号器 |
| US6301314B1 (en) * | 1996-10-24 | 2001-10-09 | Sony Corporation | Viterbi decoding apparatus and viterbi decoding method |
| US5751734A (en) * | 1996-11-04 | 1998-05-12 | Samsung Electronics Co., Ltd. | Decoding method and apparatus using trace deletion for Viterbi algorithm |
| US6154507A (en) * | 1997-12-22 | 2000-11-28 | Ericsson Inc | System and method for signal demodulation |
| US6408418B1 (en) * | 1998-10-29 | 2002-06-18 | Lucent Technologies Inc. | Reduced-state device and method for decoding data |
| US6493409B1 (en) * | 1998-11-03 | 2002-12-10 | Broadcom Corporation | Phase detectors in carrier recovery for offset QAM and VSB |
| US6775334B1 (en) | 1998-11-03 | 2004-08-10 | Broadcom Corporation | Equalization and decision-directed loops with trellis demodulation in high definition TV |
| US6842495B1 (en) | 1998-11-03 | 2005-01-11 | Broadcom Corporation | Dual mode QAM/VSB receiver |
| DE19937506A1 (de) | 1999-08-09 | 2001-04-19 | Infineon Technologies Ag | ACS-Einheit für einen Viterbi-Decodierer |
| KR100636512B1 (ko) * | 1999-08-31 | 2006-10-18 | 엘지전자 주식회사 | 비터비 복호기의 가지 메트릭 장치 |
| JP4190136B2 (ja) | 2000-06-27 | 2008-12-03 | 富士通株式会社 | データ記録再生装置 |
| US6763074B1 (en) * | 2000-11-08 | 2004-07-13 | Skyworks Solutions, Inc. | Adaptive configurable demodulation system with multiple operating modes |
| US6934343B2 (en) * | 2000-11-15 | 2005-08-23 | Texas Instruments Incorporated | Computing the full path metric in viterbi decoding |
| DE102004038754A1 (de) * | 2004-08-09 | 2006-02-23 | Micronas Gmbh | Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus |
| KR100726170B1 (ko) * | 2005-08-19 | 2007-06-11 | 한국전자통신연구원 | 비터비 복호 장치 및 방법 |
| US8055986B2 (en) * | 2005-08-19 | 2011-11-08 | Samsung Electronics Co., Ltd | Viterbi decoder and method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536878A (en) * | 1982-09-20 | 1985-08-20 | Sperry Corporation | Bit serial convolutional decoder for VLSI implementation |
| JPS61128632A (ja) * | 1984-11-28 | 1986-06-16 | Fujitsu Ltd | ビタビデコ−ダ |
| US4823346A (en) * | 1986-04-16 | 1989-04-18 | Hitachi, Ltd. | Maximum likelihood decoder |
| DE3725655A1 (de) * | 1987-08-03 | 1989-02-16 | Ant Nachrichtentech | Verfahren zum auswerten von zweig- und pfadmetriken sowie anordnung |
| EP0381949A1 (de) * | 1989-02-01 | 1990-08-16 | Siemens Aktiengesellschaft | Diversity-Kombinator |
| NZ235034A (en) * | 1989-09-19 | 1992-11-25 | Ericsson Telefon Ab L M | Determining quality factors for binary digits in viterbi-analysis of a signal |
| US5050191A (en) * | 1989-10-24 | 1991-09-17 | Hughes Aircraft Company | Synchronization detector using path metric and branch metric values of a Viterbi decoder |
| JPH03195129A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 最尤系列推定装置 |
-
1991
- 1991-11-21 JP JP33156591A patent/JP3120511B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-12 US US07/974,531 patent/US5291524A/en not_active Expired - Lifetime
- 1992-11-13 DE DE69227010T patent/DE69227010T2/de not_active Expired - Fee Related
- 1992-11-13 EP EP19920310408 patent/EP0543586B1/en not_active Expired - Lifetime
- 1992-11-17 KR KR1019920021537A patent/KR930011454A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3120511B2 (ja) | 2000-12-25 |
| EP0543586A3 (ja) | 1995-05-24 |
| DE69227010T2 (de) | 1999-03-11 |
| EP0543586B1 (en) | 1998-09-16 |
| EP0543586A2 (en) | 1993-05-26 |
| DE69227010D1 (de) | 1998-10-22 |
| US5291524A (en) | 1994-03-01 |
| KR930011454A (ko) | 1993-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05145431A (ja) | ビタビ復号装置 | |
| JPH09181619A (ja) | ビタービ復号器とその復号方法 | |
| US8370730B2 (en) | Soft output viterbi detector with error event output | |
| JP2000232379A (ja) | 信頼できない符号ワードをデコードする方法および線形ブロック誤り訂正符号のために信頼できないワードをデコードするシステム | |
| US7480852B2 (en) | Method and system for improving decoding efficiency in wireless receivers | |
| US6301314B1 (en) | Viterbi decoding apparatus and viterbi decoding method | |
| US5410555A (en) | Viterbi decoding apparatus | |
| EP1432165B1 (en) | Method and device for decoding variable rate data | |
| US7173985B1 (en) | Method and apparatus for implementing a Viterbi decoder | |
| US6483881B1 (en) | Method of reducing complexity using statistics of path metrics in a trellis decoder | |
| US20070201586A1 (en) | Multi-rate viterbi decoder | |
| US6910177B2 (en) | Viterbi decoder using restructured trellis | |
| JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
| JP2003523105A (ja) | 移動通信システムにおける構成復号器の状態値正規化装置及び方法 | |
| JP3497399B2 (ja) | ビタビ復号器 | |
| US7852960B2 (en) | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof | |
| JP2563961B2 (ja) | ビタビ復号器 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| KR20020018092A (ko) | 신호 처리 장치, 신호 처리 방법 및 기록 매체 | |
| JP2751798B2 (ja) | ビタビ復号器の復号後誤り率推定装置 | |
| JP3229047B2 (ja) | ビタビ復号器 | |
| US7032165B2 (en) | ACS unit in a decoder | |
| KR100459419B1 (ko) | 비터비 디코더 | |
| JPH0946241A (ja) | ブロック符号復号器 | |
| JP2000091927A (ja) | 信頼度情報生成方法及び繰り返し復号方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |