JPH05145230A - ガラスセラミツク基板の配線パターン形成方法 - Google Patents
ガラスセラミツク基板の配線パターン形成方法Info
- Publication number
- JPH05145230A JPH05145230A JP30750091A JP30750091A JPH05145230A JP H05145230 A JPH05145230 A JP H05145230A JP 30750091 A JP30750091 A JP 30750091A JP 30750091 A JP30750091 A JP 30750091A JP H05145230 A JPH05145230 A JP H05145230A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- conductor
- substrate
- glass ceramic
- via conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 239000002241 glass-ceramic Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 57
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 238000007747 plating Methods 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000010276 construction Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 各種電子機器の構成に広く使用されるガラス
セラミック基板の配線パターン形成方法に関し、ガラス
セラミック基板のビア導体と強固に接続した配線パター
ンの形成が容易に行えることを目的とする。 【構成】 表裏両面を平坦にした基板１のガラスセラミ
ック部をエッチングしてビア導体２を表面より突出させ
て薄膜下地導体13ａを全面に被膜させ、当該薄膜下地導
体13ａの上面に配線パターンと等しい寸法を露出させる
めっきマスク14を形成して表面めっき膜13ｂを形成した
後に該めっきマスク14を除去して、前記めっきマスク14
で覆った部分の上記薄膜下地導体13ａをエッチング等で
除去することにより上記ビア導体２と接続した配線パタ
ーン13を形成する。
セラミック基板の配線パターン形成方法に関し、ガラス
セラミック基板のビア導体と強固に接続した配線パター
ンの形成が容易に行えることを目的とする。 【構成】 表裏両面を平坦にした基板１のガラスセラミ
ック部をエッチングしてビア導体２を表面より突出させ
て薄膜下地導体13ａを全面に被膜させ、当該薄膜下地導
体13ａの上面に配線パターンと等しい寸法を露出させる
めっきマスク14を形成して表面めっき膜13ｂを形成した
後に該めっきマスク14を除去して、前記めっきマスク14
で覆った部分の上記薄膜下地導体13ａをエッチング等で
除去することにより上記ビア導体２と接続した配線パタ
ーン13を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子機器の構成に
広く使用されるガラスセラミック基板の配線パターン形
成方法に関する。
広く使用されるガラスセラミック基板の配線パターン形
成方法に関する。
【０００２】最近、各種電算機等に装着されるプリント
板ユニットには高集積化された電子部品が高密度に実装
されるに伴って、この電子部品を実装する回路基板も層
間接続用のビア導体と微細な配線パターンをそれぞれ高
密度に形成したガラスセラミック多層基板（以下基板と
略称する）が使用されている。
板ユニットには高集積化された電子部品が高密度に実装
されるに伴って、この電子部品を実装する回路基板も層
間接続用のビア導体と微細な配線パターンをそれぞれ高
密度に形成したガラスセラミック多層基板（以下基板と
略称する）が使用されている。
【０００３】しかるに、この基板に設けられて表裏を導
通するビア導体と表面に形成されるる配線パターンとの
接続部が設置環境の変化によりリング状に切断されて接
続不良を引き起こしているから、表裏導通のビア導体と
強固に接続した配線パターンを形成することができる新
しいガラスセラミック基板の配線パターン形成方法が要
求されている。
通するビア導体と表面に形成されるる配線パターンとの
接続部が設置環境の変化によりリング状に切断されて接
続不良を引き起こしているから、表裏導通のビア導体と
強固に接続した配線パターンを形成することができる新
しいガラスセラミック基板の配線パターン形成方法が要
求されている。
【０００４】
【従来の技術】従来広く使用されているガラスセラミッ
ク基板の配線パターン形成方法は、図３の工程順側断面
図に示すように、(a) は、表裏を貫通した孔に導体を充
填してビア導体２を配したガラスセラミックよりなる基
板１の表裏両面を平面研磨により平坦にした状態。
ク基板の配線パターン形成方法は、図３の工程順側断面
図に示すように、(a) は、表裏を貫通した孔に導体を充
填してビア導体２を配したガラスセラミックよりなる基
板１の表裏両面を平面研磨により平坦にした状態。
【０００５】(b) は、基板１の表面にスパッタ等で導体
金属，例えばＣｒ／ＣｕやＴｉ／Ｃｕを気相成長させて
約４００００Åの厚みの薄膜導体3aを全面に被膜した状
態。(c) は、上記基板１の表面に形成される配線パター
ンと等しい寸法のエッチングマスク４を、印刷等により
上記薄膜導体3aを上面に形成した状態。
金属，例えばＣｒ／ＣｕやＴｉ／Ｃｕを気相成長させて
約４００００Åの厚みの薄膜導体3aを全面に被膜した状
態。(c) は、上記基板１の表面に形成される配線パター
ンと等しい寸法のエッチングマスク４を、印刷等により
上記薄膜導体3aを上面に形成した状態。
【０００６】(d) は、上記エッチングマスク４で覆われ
ている部分を除きたの部分の薄膜導体3aをエッチングに
より除去した状態。(e) は、有機溶剤等により前記エッ
チングマスク４を溶融除去して配線パターンと等しい寸
法の薄膜導体3aを露出させた状態。
ている部分を除きたの部分の薄膜導体3aをエッチングに
より除去した状態。(e) は、有機溶剤等により前記エッ
チングマスク４を溶融除去して配線パターンと等しい寸
法の薄膜導体3aを露出させた状態。
【０００７】の工程でガラスセラミックよりなる基板１
の表裏を導通するビア導体２と接続するように配線パタ
ーン３が形成されている。
の表裏を導通するビア導体２と接続するように配線パタ
ーン３が形成されている。
【０００８】
【発明が解決しようとする課題】以上説明した従来の配
線パターン形成方法で問題となるのは、図３の(b) 工程
で行われる薄膜導体3aを被膜する時において、基板１に
設けられたビア導体２は当該基板１の表面より引っ込ん
だ状態にあるので、スパッタによりこの様な部分に生成
された薄膜導体3aは図４(a) の拡大図に示すように段差
による遮蔽効果で他の部分より膜厚が薄くなる。
線パターン形成方法で問題となるのは、図３の(b) 工程
で行われる薄膜導体3aを被膜する時において、基板１に
設けられたビア導体２は当該基板１の表面より引っ込ん
だ状態にあるので、スパッタによりこの様な部分に生成
された薄膜導体3aは図４(a) の拡大図に示すように段差
による遮蔽効果で他の部分より膜厚が薄くなる。
【０００９】また、基板１のガラスセラミック部1aとビ
ア導体２は熱膨張率に差があり、一般にビア導体２の熱
膨張はガラスセラミックより大きいため、後に行われる
熱処理によるビア導体２はガラスセラミック部1a以上に
伸縮しようとするが、この時に発生する応力は一番弱い
部分であるビア導体２の外周部に集中するから、図４
(b) に示す如く基板１表面の薄膜導体3aがリング状に切
断されて配線パターン３との接続不良を引き起こすとい
う問題が生じている。
ア導体２は熱膨張率に差があり、一般にビア導体２の熱
膨張はガラスセラミックより大きいため、後に行われる
熱処理によるビア導体２はガラスセラミック部1a以上に
伸縮しようとするが、この時に発生する応力は一番弱い
部分であるビア導体２の外周部に集中するから、図４
(b) に示す如く基板１表面の薄膜導体3aがリング状に切
断されて配線パターン３との接続不良を引き起こすとい
う問題が生じている。
【００１０】本発明は上記のような問題点に鑑み、ガラ
スセラミック基板のビア導体と強固に接続した配線パタ
ーンを形成することが容易に行える新しいガラスセラミ
ック基板の配線パターン形成方法の提供を目的とする。
スセラミック基板のビア導体と強固に接続した配線パタ
ーンを形成することが容易に行える新しいガラスセラミ
ック基板の配線パターン形成方法の提供を目的とする。
【００１１】
【課題を解決するための手段】本発明は、図１に示すよ
うに表裏両面を平坦にした基板１のガラスセラミック部
1aをエッチングしてビア導体２を表面より突出させて薄
膜下地導体13ａを全面に被膜させ、当該薄膜下地導体13
ａの上面に配線パターンと等しい寸法を露出させるめっ
きマスク14を形成して表面めっき膜13ｂを形成した後に
該めっきマスク14を除去して、前記めっきマスク14で覆
った部分の上記薄膜下地導体13ａをエッチング等で除去
することにより上記ビア導体２と接続した配線パターン
13を形成する。
うに表裏両面を平坦にした基板１のガラスセラミック部
1aをエッチングしてビア導体２を表面より突出させて薄
膜下地導体13ａを全面に被膜させ、当該薄膜下地導体13
ａの上面に配線パターンと等しい寸法を露出させるめっ
きマスク14を形成して表面めっき膜13ｂを形成した後に
該めっきマスク14を除去して、前記めっきマスク14で覆
った部分の上記薄膜下地導体13ａをエッチング等で除去
することにより上記ビア導体２と接続した配線パターン
13を形成する。
【００１２】
【作用】本発明では、図１に示すようにリアクティブ−
イオン−エッチングによりガラスセラミック部1aの表面
をエッチングしてビア導体２を基板１の表面より微小高
さ突出させたビア導体２に、スパッタ等で薄膜下地導体
13ａを被膜させて配線パターンと等しい寸法を露出させ
ためっきマスク14を形成し、このめっきマスク14より露
出した薄膜下地導体13ａに表面めっき膜13ｂを形成して
いるから、図２に示すように基板１の表面より微小高さ
突出したビア導体２に薄膜下地導体13ａと表面めっき膜
13ｂが形成されてそれぞれの膜厚が厚くなるので、それ
によりビア導体２との接続強化がはかれる配線パターン
13を形成することが可能となる。
イオン−エッチングによりガラスセラミック部1aの表面
をエッチングしてビア導体２を基板１の表面より微小高
さ突出させたビア導体２に、スパッタ等で薄膜下地導体
13ａを被膜させて配線パターンと等しい寸法を露出させ
ためっきマスク14を形成し、このめっきマスク14より露
出した薄膜下地導体13ａに表面めっき膜13ｂを形成して
いるから、図２に示すように基板１の表面より微小高さ
突出したビア導体２に薄膜下地導体13ａと表面めっき膜
13ｂが形成されてそれぞれの膜厚が厚くなるので、それ
によりビア導体２との接続強化がはかれる配線パターン
13を形成することが可能となる。
【００１３】
【実施例】以下図１および図２について本発明の実施例
を説明する。図１は本発明の一実施例によるガラスセラ
ミック基板の配線パターン形成方法を示す工程順側断面
図、図２は本実施例による配線パターンとビア導体の接
続部の拡大側断面図を示し、図中において、図３と同一
部材には同一記号が付している。
を説明する。図１は本発明の一実施例によるガラスセラ
ミック基板の配線パターン形成方法を示す工程順側断面
図、図２は本実施例による配線パターンとビア導体の接
続部の拡大側断面図を示し、図中において、図３と同一
部材には同一記号が付している。
【００１４】本発明のガラスセラミック基板の配線パタ
ーン形成方法は、図１の工程順側断面図に示すように
(a) は、表裏を貫通した孔に導体を充填してビア導体２
を配したガラスセラミックよりなる基板１の表裏両面を
平面研磨により平坦にした状態。
ーン形成方法は、図１の工程順側断面図に示すように
(a) は、表裏を貫通した孔に導体を充填してビア導体２
を配したガラスセラミックよりなる基板１の表裏両面を
平面研磨により平坦にした状態。
【００１５】(b) は、上記基板１をＣＦ4 またはＣＦ4
＋Ｏ2 のガス内に挿入し、リアクティブ−イオン−エッ
チングによりガラスセラミック部1aの表面をエッチング
することにより、上記ビア導体２を基板１の表面より微
小高さ例えば０．５μｍ突出させた状態。
＋Ｏ2 のガス内に挿入し、リアクティブ−イオン−エッ
チングによりガラスセラミック部1aの表面をエッチング
することにより、上記ビア導体２を基板１の表面より微
小高さ例えば０．５μｍ突出させた状態。
【００１６】(c) は、基板１の表面にスパッタ等で導体
金属，例えばＣｒ／ＣｕやＴｉ／Ｃｕを気相成長させ
て、例えば厚み１００００Åの薄膜下地導体13ａを基板
１の全面およびビア導体２の突出部に被膜させた状態。
金属，例えばＣｒ／ＣｕやＴｉ／Ｃｕを気相成長させ
て、例えば厚み１００００Åの薄膜下地導体13ａを基板
１の全面およびビア導体２の突出部に被膜させた状態。
【００１７】(d) は、上記基板１の表面に被膜させた薄
膜下地導体13ａの上面に有機レジストを例えば約１０μ
ｍの厚みに塗布して、形成しようとする配線パターンと
等しい寸法の有機レジストを除去してめっきマスク14を
上記薄膜下地導体13ａの上面に形成した状態。
膜下地導体13ａの上面に有機レジストを例えば約１０μ
ｍの厚みに塗布して、形成しようとする配線パターンと
等しい寸法の有機レジストを除去してめっきマスク14を
上記薄膜下地導体13ａの上面に形成した状態。
【００１８】(e) は、上記めっきマスク14より露出した
薄膜下地導体13ａの上面にＣｕ３００００Å，Ｎｉ１０
０００Å，Ａｕ５０００Åの厚みで順次めっきすること
により表面めっき膜13ｂを形成し、その後に前記めっき
マスク14を有機溶剤等により溶融除去した状態。
薄膜下地導体13ａの上面にＣｕ３００００Å，Ｎｉ１０
０００Å，Ａｕ５０００Åの厚みで順次めっきすること
により表面めっき膜13ｂを形成し、その後に前記めっき
マスク14を有機溶剤等により溶融除去した状態。
【００１９】(f) は、前記めっきマスク14で覆った前記
薄膜下地導体13ａをウエットエッチング等により除去し
た状態。の工程でガラスセラミックよりなる基板１の表
裏を導通するビア導体２と接続するように配線パターン
13を形成している。
薄膜下地導体13ａをウエットエッチング等により除去し
た状態。の工程でガラスセラミックよりなる基板１の表
裏を導通するビア導体２と接続するように配線パターン
13を形成している。
【００２０】その結果、図２に示すように基板１の表面
より微小高さ突出したビア導体２に薄膜下地導体13ａと
表面めっき膜13ｂが形成されるから、ビア導体２の突出
部におけるエッジ効果によりその膜厚が厚くなってビア
導体２との接続強化がはかれる配線パターン13を形成す
ることができる。
より微小高さ突出したビア導体２に薄膜下地導体13ａと
表面めっき膜13ｂが形成されるから、ビア導体２の突出
部におけるエッジ効果によりその膜厚が厚くなってビア
導体２との接続強化がはかれる配線パターン13を形成す
ることができる。
【００２１】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な構成で、ガラスセラミック基板の表
面に形成した配線パターンとビア導体との接続部を強化
できる等の利点があり、著しい経済的及び、信頼性向上
の効果が期待できるガラスセラミック基板の配線パター
ン形成方法を提供することができる。
よれば極めて簡単な構成で、ガラスセラミック基板の表
面に形成した配線パターンとビア導体との接続部を強化
できる等の利点があり、著しい経済的及び、信頼性向上
の効果が期待できるガラスセラミック基板の配線パター
ン形成方法を提供することができる。
【図１】 本発明の一実施例によるガラスセラミック基
板の配線パターン形成方法を示す工程順側断面図であ
る。
板の配線パターン形成方法を示す工程順側断面図であ
る。
【図２】 本実施例の配線パターンとビア導体の接続部
を示す拡大側断面図である。
を示す拡大側断面図である。
【図３】 従来の配線パターン形成方法を示す工程順側
断面図である。
断面図である。
【図４】 問題点を説明するための側断面図である。
１は基板、1aはガラスセラミック部、２はビア導体、13
は配線パターン、13ａは薄膜下地導体、13ｂは表面めっ
き膜、14はめっきマスク、
は配線パターン、13ａは薄膜下地導体、13ｂは表面めっ
き膜、14はめっきマスク、
Claims (1)
- 【請求項１】 表裏両面を平坦にした基板(1) のガラ
スセラミック部(1a)をエッチングしてビア導体(2) を表
面より突出させて薄膜下地導体(13a) を全面に被膜し、
当該薄膜下地導体(13a) の上面に配線パターンと等しい
寸法を露出させるめっきマスク(14)を形成して表面めっ
き膜(13b) を形成した後に当該めっきマスク(14)を除去
して、当該めっきマスク(14)で覆った部分の該薄膜下地
導体(13a) をエッチング等で除去することにより上記ビ
ア導体(2) と接続した配線パターン(13)を形成してなる
ことを特徴とするガラスセラミック基板の配線パターン
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30750091A JPH05145230A (ja) | 1991-11-22 | 1991-11-22 | ガラスセラミツク基板の配線パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30750091A JPH05145230A (ja) | 1991-11-22 | 1991-11-22 | ガラスセラミツク基板の配線パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145230A true JPH05145230A (ja) | 1993-06-11 |
Family
ID=17969833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30750091A Withdrawn JPH05145230A (ja) | 1991-11-22 | 1991-11-22 | ガラスセラミツク基板の配線パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145230A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1435658A1 (en) * | 2001-10-10 | 2004-07-07 | Tokuyama Corporation | Substrate and method for producing the same |
| JP2009111082A (ja) * | 2007-10-29 | 2009-05-21 | Shinko Electric Ind Co Ltd | パッケージ用シリコン基板 |
| WO2013024793A1 (ja) * | 2011-08-12 | 2013-02-21 | シャープ株式会社 | 構造物および構造物の製造方法 |
| JP2013042313A (ja) * | 2011-08-12 | 2013-02-28 | Sharp Corp | 構造物の製造方法 |
| KR101278784B1 (ko) * | 2010-11-25 | 2013-06-25 | 후지쯔 가부시끼가이샤 | 프린트 배선판의 제조 방법, 프린트 배선판 및 전자 기기 |
| CN110785017A (zh) * | 2019-11-08 | 2020-02-11 | 深南电路股份有限公司 | 印制电路板的制备方法 |
-
1991
- 1991-11-22 JP JP30750091A patent/JPH05145230A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1435658A1 (en) * | 2001-10-10 | 2004-07-07 | Tokuyama Corporation | Substrate and method for producing the same |
| EP1435658A4 (en) * | 2001-10-10 | 2006-10-25 | Tokuyama Corp | SUBSTRATE AND METHOD FOR PRODUCING THE SAME |
| JP2009111082A (ja) * | 2007-10-29 | 2009-05-21 | Shinko Electric Ind Co Ltd | パッケージ用シリコン基板 |
| KR101278784B1 (ko) * | 2010-11-25 | 2013-06-25 | 후지쯔 가부시끼가이샤 | 프린트 배선판의 제조 방법, 프린트 배선판 및 전자 기기 |
| WO2013024793A1 (ja) * | 2011-08-12 | 2013-02-21 | シャープ株式会社 | 構造物および構造物の製造方法 |
| JP2013042313A (ja) * | 2011-08-12 | 2013-02-28 | Sharp Corp | 構造物の製造方法 |
| JP2013059015A (ja) * | 2011-08-12 | 2013-03-28 | Sharp Corp | 構造物および構造物の製造方法 |
| KR101523871B1 (ko) * | 2011-08-12 | 2015-05-28 | 샤프 가부시키가이샤 | 구조물 및 구조물의 제조 방법 |
| US9420735B2 (en) | 2011-08-12 | 2016-08-16 | Sharp Kabushiki Kaisha | Structure and structure manufacturing method |
| CN110785017A (zh) * | 2019-11-08 | 2020-02-11 | 深南电路股份有限公司 | 印制电路板的制备方法 |
| CN110785017B (zh) * | 2019-11-08 | 2021-06-25 | 深南电路股份有限公司 | 印制电路板的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361556B2 (ja) | 回路配線パタ−ンの形成法 | |
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| JPH05145230A (ja) | ガラスセラミツク基板の配線パターン形成方法 | |
| JP2856240B2 (ja) | プリント回路基板を再加工する方法 | |
| US20160338192A1 (en) | Fine line 3d non-planar conforming circuit | |
| JPH0139236B2 (ja) | ||
| JPH0715113A (ja) | プリント配線パターン形成方法 | |
| JPH08107264A (ja) | 高密度配線板及びその製造方法 | |
| JPS58207696A (ja) | パタ−ンめつきによるプリント配線板の製法 | |
| JPH05335719A (ja) | 配線基板の製造方法 | |
| US6360434B1 (en) | Circuit fabrication | |
| JP3080508B2 (ja) | 多層配線基板及びその製造方法 | |
| US5686135A (en) | Method of forming an electrically conductive contact on a substrate | |
| JP3048450B2 (ja) | 可撓性両面回路配線基板の製造法 | |
| JP2006108352A (ja) | 配線基板及びその製造方法 | |
| JPS6156879B2 (ja) | ||
| KR950000293B1 (ko) | 인쇄 배선판 및 그 제조 방법 | |
| JPH02301187A (ja) | 両面配線基板の製造方法 | |
| WO2024143455A1 (ja) | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 | |
| JPH03181195A (ja) | 配線基板の製造方法 | |
| WO1988005990A1 (en) | Cladding of substrates with thick metal circuit patterns | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH02105494A (ja) | 印刷配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |