[go: up one dir, main page]

JPH05144897A - Semiconductor integrated circuit test equipment - Google Patents

Semiconductor integrated circuit test equipment

Info

Publication number
JPH05144897A
JPH05144897A JP3309276A JP30927691A JPH05144897A JP H05144897 A JPH05144897 A JP H05144897A JP 3309276 A JP3309276 A JP 3309276A JP 30927691 A JP30927691 A JP 30927691A JP H05144897 A JPH05144897 A JP H05144897A
Authority
JP
Japan
Prior art keywords
probe
integrated circuit
support plate
probe card
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3309276A
Other languages
Japanese (ja)
Inventor
Katsuji Abe
勝治 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3309276A priority Critical patent/JPH05144897A/en
Publication of JPH05144897A publication Critical patent/JPH05144897A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】半導体ウェハのパッドに接触させる複数のプロ
ーブを備えたプローブカードを有する半導体集積回路試
験装置に関し、プローブを取付ける際のスループットの
向上を図ることを目的とする。 【構成】プローブカード基板1の下に、試験対象となる
半導体装置の複数のパッドと同一寸法で同一配置を通る
位置に形成された配線パターン3と、配線パターン3の
下に取付けられ、厚み方向に延在する柱状の導電部5a
を複数個有するゴム板5と、配線パターン3の下方であ
ってゴム板5の下面に装着され、先端が下方に突出する
プローブ6が差し込まれた可撓性の支持板4と、複数の
プローブ6に囲まれた領域の支持板4を貫通してプロー
ブカード基板1に差し込まれ、かつ支持板4を前記プロ
ーブカード基板1方向に沈ませてプローブ6を内側に傾
かせる押圧部材8,9とから構成されるプローブカード
を含み構成する。
(57) [Summary] [PROBLEMS] A semiconductor integrated circuit test apparatus having a probe card provided with a plurality of probes to be brought into contact with pads of a semiconductor wafer, and an object thereof is to improve throughput in mounting the probes. [Structure] A wiring pattern 3 formed under a probe card substrate 1 at a position having the same size and passing through the same arrangement as a plurality of pads of a semiconductor device to be tested, and attached under the wiring pattern 3 in a thickness direction. Columnar conductive portion 5a extending to
A plurality of rubber plates 5, a flexible support plate 4 which is attached to the lower surface of the rubber plate 5 below the wiring pattern 3, and a probe 6 having a tip protruding downward is inserted therein; Pressing members 8 and 9 which penetrate the support plate 4 in the region surrounded by 6 and are inserted into the probe card substrate 1 and sink the support plate 4 toward the probe card substrate 1 to tilt the probe 6 inward. The probe card consists of the following items.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路試験装
置に関し、より詳しくは、試験の際に半導体ウェハのパ
ッドに接触させる複数のプローブを備えたプローブカー
ドを有する半導体集積回路試験装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit testing device, and more particularly to a semiconductor integrated circuit testing device having a probe card provided with a plurality of probes for contacting pads of a semiconductor wafer during a test.

【0002】[0002]

【従来の技術】半導体ウェハに形成された半導体集積回
路の試験をする場合には、図5に例示するような装置が
使用されている。
2. Description of the Related Art When testing a semiconductor integrated circuit formed on a semiconductor wafer, an apparatus as illustrated in FIG. 5 is used.

【0003】この装置は、半導体ウェハwを載置するス
テージ51と、半導体ウェハwに電源や信号を供給する
プローブカード52と、プローブカード52に電気的に
接続されるパフォーマンスボード53と、このパフォー
マンスボード53に接続されるテスタヘッド54を有し
ており、これらを通して半導体ウェハwに電源電圧、接
地電圧、信号等を加えるように構成されている。
This device comprises a stage 51 on which a semiconductor wafer w is placed, a probe card 52 for supplying power and signals to the semiconductor wafer w, a performance board 53 electrically connected to the probe card 52, and a performance board 53. It has a tester head 54 connected to the board 53, and is configured to apply a power supply voltage, a ground voltage, a signal and the like to the semiconductor wafer w through them.

【0004】プローブカード52は、図6(a) に示すよ
うに、中央に窓55が形成され、上面の周縁に沿った領
域には複数のパッド56が形成される一方で、その下面
に針状のプローブ57を取付けたものであり、プローブ
57は内部配線を介してパッド56に導通する構造とな
っている。
As shown in FIG. 6 (a), the probe card 52 has a window 55 formed in the center and a plurality of pads 56 formed in the region along the periphery of the upper surface, while needles are formed on the lower surface. The probe 57 is attached, and the probe 57 has a structure in which the probe 57 is electrically connected to the pad 56 via the internal wiring.

【0005】試験の際には、プローブ57をウェハw上
の配線パッド(不図示)に接触させて半導体集積回路に
電源や信号を供給することになる。ところで、プローブ
57をプローブカード52本体に取付ける場合には、ブ
ローブ57を樹脂材58によって窓55の周辺に支持
し、その先端を窓55内の所定の位置に設定し、後端を
プローブカード52本体に半田59付けする方法が採ら
れている。
In the test, the probe 57 is brought into contact with a wiring pad (not shown) on the wafer w to supply power and signals to the semiconductor integrated circuit. By the way, when attaching the probe 57 to the main body of the probe card 52, the probe 57 is supported by the resin material 58 around the window 55, the tip thereof is set at a predetermined position in the window 55, and the rear end thereof is set to the probe card 52. A method of attaching solder 59 to the main body is adopted.

【0006】また、一般に半導体ウェハwに形成される
半導体集積回路の配線パッド(不図示)はアルミニウム
により形成されており、その表面の酸化膜が導通を妨げ
るために、プローブ57を配線パッドに接触させる場合
には、プローブ57の撓みによりプローブ57の先端を
配線パッド表面でスライドさせて酸化膜を削り取るよう
に構成されている。
Generally, the wiring pad (not shown) of the semiconductor integrated circuit formed on the semiconductor wafer w is made of aluminum, and since the oxide film on the surface thereof interferes with conduction, the probe 57 is brought into contact with the wiring pad. In this case, the tip of the probe 57 is slid on the surface of the wiring pad by the bending of the probe 57 to scrape off the oxide film.

【0007】[0007]

【発明が解決しようとする課題】しかし、上記した構造
によれば、プローブ57を取付ける際の最終的な位置の
微調整は人手によっているため、半導体集積回路の配線
パッド数が増加してそれらの間隔が狭くなるにつれ、調
整に手間がかかるといった問題がある。
However, according to the above-mentioned structure, since the final fine adjustment of the position when the probe 57 is mounted is done manually, the number of wiring pads of the semiconductor integrated circuit increases and those fine adjustments are required. There is a problem that it takes time and effort to adjust as the interval becomes narrower.

【0008】本発明はこのような問題に鑑みてなされた
ものであって、プローブカードにプローブを取付ける際
のスループットの向上を図ることができる半導体集積回
路試験装置を提供することを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor integrated circuit test apparatus capable of improving the throughput when attaching probes to a probe card.

【0009】[0009]

【課題を解決するための手段】上記した課題は、図1〜
3に例示するように、絶縁性のプローブカード基板1の
下に、試験対象となる半導体装置の複数のパッドと同一
寸法で同一配置を通る位置に形成された配線パターン3
と、前記配線パターン3の下に取付けられ、かる、厚み
方向に延在する柱状の導電部5aを略同一密度で複数個
有するゴム板5と、前記配線パターン3の下方であって
前記ゴム板5の下面に装着され、先端が下方に突出する
プローブ6,10,11が差し込まれた可撓性の支持板4
と、複数の前記プローブ6,10,11に囲まれた領域の前
記支持板4を貫通して前記プローブカード基板1に差し
込まれ、かつ前記支持板4を前記プローブカード基板1
方向に沈ませて前記プローブ6,10,11を内側に傾かせ
る押圧部材8,9とから構成されるプローブカードを備
えたことを特徴とする半導体集積回路試験装置によって
達成する。
[Means for Solving the Problems]
As illustrated in FIG. 3, a wiring pattern 3 formed under the insulating probe card substrate 1 at a position having the same size and passing the same arrangement as a plurality of pads of the semiconductor device to be tested.
A rubber plate 5 attached under the wiring pattern 3 and having a plurality of columnar conductive portions 5a extending in the thickness direction at substantially the same density; A flexible support plate 4 mounted on the lower surface of the probe 5 and having the probes 6, 10 and 11 protruding downwardly.
And penetrates the support plate 4 in a region surrounded by the plurality of probes 6, 10 and 11 and is inserted into the probe card substrate 1, and the support plate 4 is attached to the probe card substrate 1.
This is achieved by a semiconductor integrated circuit test apparatus characterized by comprising a probe card composed of pressing members 8 and 9 which are depressed in a direction to tilt the probes 6, 10 and 11 inward.

【0010】または、図3(c) に例示するように、前記
プローブ6の表面に金属膜6cが形成されていることを
特徴とする前記半導体集積回路試験装置により達成す
る。または、図4(a) に例示するように、前記プローブ
10の先端が半球状に形成されていることを特徴とする前
記半導体集積回路試験装置によって達成する。
Alternatively, as shown in FIG. 3 (c), the semiconductor integrated circuit testing apparatus is characterized in that a metal film 6c is formed on the surface of the probe 6. Alternatively, as illustrated in FIG. 4 (a), the probe
This is achieved by the semiconductor integrated circuit testing device, wherein the tip of 10 is formed in a hemispherical shape.

【0011】または、図4(b) に例示するように、前記
プローブ11はU字状に形成され、その曲部が前記ゴム板
5と反対側に突出していることを特徴とする前記半導体
集積回路試験装置によって達成する。
Alternatively, as shown in FIG. 4 (b), the probe 11 is formed in a U shape, and a curved portion of the probe 11 projects to the opposite side of the rubber plate 5 from the semiconductor integrated circuit. Achieved by circuit test equipment.

【0012】[0012]

【作 用】本発明によれば、複数のプローブ6を取付け
た可撓性の支持板4をゴム板5の下面に取付けるととも
に、複数のプローブ6に囲まれた領域の支持板4に、ビ
スや当て板等の押圧部材8,9を貫通させて支持板4を
沈ませ、これによりプローブ6を内部に傾けるようにし
ている。
[Operation] According to the present invention, the flexible support plate 4 to which the plurality of probes 6 are attached is attached to the lower surface of the rubber plate 5, and screws are attached to the support plate 4 in the region surrounded by the plurality of probes 6. The support plate 4 is sunk by penetrating the pressing members 8 and 9 such as a contact plate and the like, whereby the probe 6 is tilted inward.

【0013】したがって、プローブ6の位置微調整は押
圧部材8,9の深さを変えるだけとなり、プローブ6の
数に多少に係わらずに一度にまとめて行うことができ、
調整の手間が軽減される。
Therefore, the fine adjustment of the position of the probe 6 is performed only by changing the depth of the pressing members 8 and 9, and it is possible to perform the fine adjustment all at once regardless of the number of the probes 6.
Adjustment work is reduced.

【0014】また、半導体集積回路の配線パッドにプロ
ーブ6を当てる場合には、傾斜されたプローブ6のズレ
によって配線パッド表面の酸化膜を削り取ることになる
が、第2の発明によれば、プローブ6の先端には金属膜
6cを付着させて丸みを帯びさせているために、配線パ
ッドを深く傷つけることはなく、その損傷の程度が大幅
に軽減される。
Further, when the probe 6 is applied to the wiring pad of the semiconductor integrated circuit, the oxide film on the surface of the wiring pad is scraped off due to the displacement of the inclined probe 6, but according to the second invention, the probe is used. Since the metal film 6c is attached to the tip of 6 to make it rounded, the wiring pad is not deeply damaged, and the degree of damage is greatly reduced.

【0015】さらに、第3の発明のように、プローブ1
0の先端を半球状に形成すると、配線パッドの損傷はさ
らに軽減される。また、第4の発明のように、プローブ
11をU字状に形成すると、その先端が大きくなるの
で、半導体集積回路にバンプが形成されている場合に、
バンプとの位置合わせが容易になる。
Further, as in the third invention, the probe 1
When the tip of 0 is formed in a hemispherical shape, damage to the wiring pad is further reduced. Further, when the probe 11 is formed in a U-shape as in the fourth aspect of the invention, the tip of the probe becomes large. Therefore, when bumps are formed on the semiconductor integrated circuit,
Positioning with the bump becomes easy.

【0016】[0016]

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 (a)本発明の第1実施例の説明 図1〜3は、本発明の一実施例装置を示す側面図及び断
面図である。
Embodiments of the present invention will be described below with reference to the drawings. (A) Description of First Embodiment of the Present Invention FIGS. 1 to 3 are a side view and a cross-sectional view showing an apparatus according to an embodiment of the present invention.

【0017】図において符号1は、上面の周縁近傍に導
電性パッド2を有する絶縁性プローブカード基板で、そ
の下面の中央寄りの領域には、図2(b) に示すように試
験対象となる半導体装置チップCの配線パッドpに対応
する位置に配線パターン3が形成されており、この配線
パターン3はプローブカード基板1の上面配線又は内部
配線(不図示)とスルーホール2aを介して上面の導電
性パッド2に導通するように構成されている。なお、配
線パターン3の先端幅とパータンピッチは、数十〜百数
十μm程度であり、また、スルーホール2aを形成する
1辺の幅は数mm〜十数mm程度である。
In the figure, reference numeral 1 is an insulating probe card substrate having a conductive pad 2 near the periphery of the upper surface, and a region near the center of the lower surface thereof is a test object as shown in FIG. 2 (b). A wiring pattern 3 is formed at a position corresponding to the wiring pad p of the semiconductor device chip C, and the wiring pattern 3 is formed on the upper surface of the probe card substrate 1 via internal wiring (not shown) and through holes 2a. It is configured to be electrically connected to the conductive pad 2. The tip width and the pattern pitch of the wiring pattern 3 are several tens to hundreds of tens of μm, and the width of one side forming the through hole 2a is several mm to tens of mm.

【0018】4は、図2(a) 、図3(a),(b) に示すよう
にプローブカード基板1の下面に弾性のゴム板5を介し
て取付けられる可撓性のプローブ支持板で、ポリイミド
のような絶縁性シートにより形成されており、半導体装
置チップCの配線パッドpと同じ位置又は比例拡大した
位置には、後述するプローブ6が取付けられている。ま
た、プローブ支持板4は、その対角線上の二つの隅から
ビス7aによってゴム板5に固定され、しかも、残りの
二隅を貫通するビス7bによってゴム板5とともにプロ
ーブカード基板1に固定されている(図2(c))。
Reference numeral 4 denotes a flexible probe support plate which is attached to the lower surface of the probe card substrate 1 via an elastic rubber plate 5 as shown in FIGS. 2 (a), 3 (a) and 3 (b). , Which is formed of an insulating sheet such as polyimide, and the probe 6 described later is attached at the same position as the wiring pad p of the semiconductor device chip C or at a position enlarged proportionally. Further, the probe support plate 4 is fixed to the rubber plate 5 by screws 7a from two corners on the diagonal line, and is fixed to the probe card substrate 1 together with the rubber plate 5 by screws 7b penetrating the remaining two corners. (Fig. 2 (c)).

【0019】また、プローブ支持板4のうち複数のプロ
ーブ6に囲まれた領域には、半導体装置チップCを縮小
した形状、例えば四角形の当て板8がプローブカード基
板1に達する長さのビス9によって固定されており、そ
のビス9を図3(b) に示すように深く挿入して当て板8
を沈めることにより、プローブ6が所望の角度で内向き
に傾くように構成されている。
In a region of the probe support plate 4 surrounded by the plurality of probes 6, a semiconductor device chip C is reduced in size, for example, a quadrangular contact plate 8 has a screw 9 having a length reaching the probe card substrate 1. Is fixed by inserting the screw 9 deeply as shown in FIG. 3 (b).
The probe 6 is configured to be tilted inward at a desired angle by submerging.

【0020】上記したゴム板5は、図3(b) に示すよう
に、厚さ方向に延在する幅数μm程度の柱状の導電部5
aを、絶縁性ゴム板材に数μm間隔で面方向に複数散在
させたもので、プローブカード基板1下面の配線パター
ン3同士の絶縁を図りつつ、配線パターン3を下側に引
出すように構成されている。
As shown in FIG. 3 (b), the rubber plate 5 has a columnar conductive portion 5 extending in the thickness direction and having a width of several μm.
a is a plurality of insulating rubber plate materials scattered in the surface direction at intervals of several μm. The wiring pattern 3 is drawn downward while insulating the wiring patterns 3 on the lower surface of the probe card substrate 1 from each other. ing.

【0021】上記したプローブ6は、半導体装置の試験
の際にその配線パッドpに接触させるもので、図3(c)
に示すように、W(タングステン)、Pd(パラジウ
ム)、BeCu(ベリリウム銅)等の金属よりなる錐形をし
た針6aをプローブ支持板4に垂直に差し込んで先端を
プローブ支持板4下面から露出させるとともに、その上
下を金属性の接着材6bによりプローブ支持板4に固定
し、接着材6bの表面にAu等の金属膜6cを形成して構
成されており、このプローブ6は、ゴム板5の柱状の導
電部5aを介してプローブカード基板1下面の配線パタ
ーン3に接続されている。なお、ブローブ6の長さは数
百μm程度、その先端径は20〜数十μm程度である。
The above-mentioned probe 6 is to be brought into contact with the wiring pad p at the time of testing the semiconductor device.
As shown in FIG. 4, a pyramidal needle 6a made of metal such as W (tungsten), Pd (palladium), BeCu (beryllium copper) is vertically inserted into the probe support plate 4 to expose the tip from the lower surface of the probe support plate 4. In addition, the upper and lower sides of the probe 6 are fixed to the probe support plate 4 by a metallic adhesive 6b, and a metal film 6c of Au or the like is formed on the surface of the adhesive 6b. It is connected to the wiring pattern 3 on the lower surface of the probe card substrate 1 through the columnar conductive portion 5a. The length of the probe 6 is about several hundred μm, and the tip diameter is about 20 to several tens μm.

【0022】次に、上記した実施例の作用について説明
する。上述した実施例において、プローブ6は、半導体
装置チップCの配線パッドpと同等か、または僅かに比
例拡大した位置に形成され、しかも、当て板8を取付け
るビス9の深さを変えることによってプローブ6を傾け
てその先端を微調整して位置合わせるようにしている。
Next, the operation of the above embodiment will be described. In the above-described embodiment, the probe 6 is formed at a position equal to or slightly enlarged in proportion to the wiring pad p of the semiconductor device chip C, and the probe 6 is changed by changing the depth of the screw 9 for mounting the contact plate 8. 6 is tilted so that its tip is finely adjusted for alignment.

【0023】このために、プローブ6の位置微調整は当
て板8の深さを変えるだけとなり、プローブ6の数に多
少に係わらずに一度にまとめて行うことができ、調整の
手間が軽減される。
For this reason, fine adjustment of the position of the probe 6 is performed only by changing the depth of the contact plate 8, and it is possible to perform the fine adjustment all at once regardless of the number of the probes 6, and the labor of adjustment is reduced. It

【0024】また、半導体装置チップCに形成された半
導体集積回路の配線パッドpにプローブ6を当てる場合
には、傾斜されたプローブ6のズレによって配線パッド
p表面の酸化膜を削り取ることになるが、プローブ6の
先端には金属膜6cを付着させて丸みを帯びさせている
ために、配線パッドpを深く傷つけることはなく、その
損傷の程度が大幅に軽減される。
When the probe 6 is applied to the wiring pad p of the semiconductor integrated circuit formed on the semiconductor device chip C, the displacement of the tilted probe 6 causes the oxide film on the surface of the wiring pad p to be scraped off. Since the metal film 6c is attached to the tip of the probe 6 to make it round, the wiring pad p is not deeply damaged, and the degree of damage is greatly reduced.

【0025】なお、図2(c) に示すように、ネジ7aに
より支持板4をゴム板5に固定した状態で、これらを他
のネジ7bによりブローブカード基板1に取付けるよう
にしているため、それらの交換や容易になり、手間が軽
減される。しかも、プローブ6は、プローブカード基板
1からゴム板5を外した状態で取付けることになり、取
付作業がし易くなる。
As shown in FIG. 2C, since the support plate 4 is fixed to the rubber plate 5 with the screw 7a, these are attached to the probe card board 1 with the other screw 7b. It becomes easy to replace them, and labor is reduced. Moreover, the probe 6 is attached with the rubber plate 5 removed from the probe card substrate 1, which facilitates the attachment work.

【0026】(b)本発明のその他の実施例の説明 上記した実施例では、プローブを錐状に形成したが、図
4(a) に示すようにプローブ10の先端を半球状に形成
してその先端に丸みを帯びさせてもよい。これによれ
ば、配線パッドpの損傷をより軽減することができる。
(B) Description of Other Embodiments of the Present Invention In the above-mentioned embodiment, the probe was formed in a pyramidal shape. However, as shown in FIG. 4 (a), the tip of the probe 10 is formed in a hemispherical shape. The tip may be rounded. According to this, damage to the wiring pad p can be further reduced.

【0027】なお、図中符号10aは針、10bは接着
材、10cは金属膜を示している。また、図4(b) に示
すように、プローブ11をU字状に形成し、その曲部を
プローブカード基板1と反対側に突出させて支持板6に
差し込むようにすることもできる。これによれば、バン
プを形成した半導体装置チップCの試験を行う場合に、
プローブ11の先端が大きいのでバンプとの位置合わせ
が容易になる。
In the figure, reference numeral 10a is a needle, 10b is an adhesive, and 10c is a metal film. Alternatively, as shown in FIG. 4 (b), the probe 11 may be formed in a U-shape, and the curved portion thereof may be projected to the side opposite to the probe card substrate 1 and inserted into the support plate 6. According to this, when the semiconductor device chip C on which the bumps are formed is tested,
Since the tip of the probe 11 is large, alignment with the bump becomes easy.

【0028】なお、図中符号11aは針、11bは接着
材、11cは金属膜を示している。さらに、上記した実
施例では、支持板4を沈ませるためにビスを使用した
が、ボルト、釘等を使用してもよい。
In the figure, reference numeral 11a is a needle, 11b is an adhesive, and 11c is a metal film. Further, in the above-mentioned embodiment, the screws are used to sink the support plate 4, but bolts, nails or the like may be used.

【0029】[0029]

【発明の効果】以上述べたように本発明によれば、複数
のプローブを取付けた可撓性の支持板をゴム板の下面に
取付けるとともに、複数のプローブに囲まれた領域の支
持板にビスや当て板等の押圧部材を当てて支持板を沈ま
せ、これによりプローブを内部に傾けるようにしている
ので、プローブの位置微調整は押圧部材の深さを変える
だけとなり、プローブの数に多少に係わらずに一度にま
とめて行うことができ、調整の手間を軽減することが可
能になる。
As described above, according to the present invention, a flexible support plate having a plurality of probes attached thereto is attached to the lower surface of a rubber plate, and a screw is attached to the support plate in the region surrounded by the plurality of probes. Since the support plate is sunk by applying a pressing member such as a touch plate or a contact plate, and the probe is tilted inward, fine adjustment of the probe position only changes the depth of the pressing member. Regardless of the above, it is possible to perform them all at once, and it is possible to reduce the trouble of adjustment.

【0030】しかも、支持板を取付けた状態でゴム板の
着脱によりプローブの交換ができるため、取付けの手間
を軽減できる。また、半導体集積回路の配線パッドにプ
ローブを当てる場合には、傾斜されたプローブのズレに
よって配線パッド表面の酸化膜を削り取ることになる
が、第2の発明によれば、プローブの先端には金属膜を
付着させて丸みを帯びさせているので、配線パッドの損
傷の程度を大幅に軽減することができる。
Moreover, since the probe can be replaced by attaching and detaching the rubber plate with the support plate attached, the labor of attachment can be reduced. In addition, when the probe is applied to the wiring pad of the semiconductor integrated circuit, the oxide film on the surface of the wiring pad is scraped off due to the displacement of the tilted probe. Since the film is attached and rounded, the degree of damage to the wiring pad can be significantly reduced.

【0031】さらに、第3の発明によれば、プローブの
先端を半球状に形成しているので、配線パッドの損傷を
さらに軽減できる。また、第4の発明によれば、プロー
ブをU字状に形成しているので、その先端が大きくな
り、半導体集積回路から突出しているバンプとの位置合
わせが容易になる。
Further, according to the third invention, since the tip of the probe is formed in a hemispherical shape, the damage to the wiring pad can be further reduced. Further, according to the fourth aspect of the invention, since the probe is formed in a U-shape, the tip of the probe becomes large and the alignment with the bump protruding from the semiconductor integrated circuit becomes easy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例装置を示す平面図である。FIG. 1 is a plan view showing an apparatus according to an embodiment of the present invention.

【図2】本発明の一実施例装置を示す側面図及び平面図
である。
FIG. 2 is a side view and a plan view showing an apparatus according to an embodiment of the present invention.

【図3】本発明の一実施例装置を示す分解図及び部分断
面図である。
FIG. 3 is an exploded view and a partial sectional view showing an apparatus according to an embodiment of the present invention.

【図4】本発明のその他の実施例の部分断面図である。FIG. 4 is a partial cross-sectional view of another embodiment of the present invention.

【図5】試験装置におけるプローブカード周辺機器の構
成を示す側面図である。
FIG. 5 is a side view showing a configuration of a probe card peripheral device in the test apparatus.

【図6】従来装置の一例を示す平面図及び側面図であ
る。
FIG. 6 is a plan view and a side view showing an example of a conventional device.

【符号の説明】[Explanation of symbols]

1 プローブカード基板 2 パッド 3 配線パターン 4 支持板 5 ゴム板 5a 導電部 6 プローブ 6a 針 6b 接着材 6c 金属膜 7 ビス 8 当て板(押圧部材) 9 ビス(押圧部材) 10 プローブ 11 プローブ 1 Probe Card Board 2 Pad 3 Wiring Pattern 4 Support Plate 5 Rubber Plate 5a Conductive Part 6 Probe 6a Needle 6b Adhesive Material 6c Metallic Film 7 Screw 8 Contact Plate (Pressing Member) 9 Screw (Pressing Member) 10 Probe 11 Probe

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性のプローブカード基板(1)の下
に、試験対象となる半導体装置の複数のパッドと同一寸
法で同一配置を通る位置に形成された配線パターン
(3)と、 前記配線パターン(3)の下に取付けられ、かつ、厚み
方向に延在する柱状の導電部(5a)を略同一密度で複
数個有するゴム板(5)と、 前記配線パターン(3)の下方であって前記ゴム板
(5)の下面に装着され、先端が下方に突出するプロー
ブ(6、10、11)が差し込まれた可撓性の支持板(4)
と、 複数の前記プローブ(6,10,11)に囲まれた領域の前
記支持板(4)を貫通して前記プローブカード基板
(1)に差し込まれ、かつ前記支持板(4)を前記プロ
ーブカード基板(1)方向に沈ませて前記プローブ
(6、10、11)を内側に傾かせる押圧部材(8,9)と
から構成されるプローブカードを備えたことを特徴とす
る半導体集積回路試験装置。
1. A wiring pattern (3) formed under an insulative probe card substrate (1) at a position having the same size and passing through the same arrangement as a plurality of pads of a semiconductor device to be tested, and the wiring. A rubber plate (5) attached below the pattern (3) and having a plurality of columnar conductive portions (5a) extending in the thickness direction at substantially the same density, and below the wiring pattern (3). Flexible support plate (4) mounted on the lower surface of the rubber plate (5) and into which the probes (6, 10, 11) having tips protruding downward are inserted.
And penetrating the support plate (4) in a region surrounded by a plurality of the probes (6, 10, 11) to be inserted into the probe card substrate (1), and the support plate (4) to the probe. Semiconductor integrated circuit test, comprising a probe card comprising a pressing member (8, 9) which sinks in the direction of the card substrate (1) and tilts the probe (6, 10, 11) inward. apparatus.
【請求項2】 前記プローブ(6、10、11)の表面に金
属膜(6c、10c、11c)が形成されていることを特徴
とする請求項1記載の半導体集積回路試験装置。
2. The semiconductor integrated circuit testing device according to claim 1, wherein a metal film (6c, 10c, 11c) is formed on a surface of the probe (6, 10, 11).
【請求項3】 前記プローブ(10)の先端が半球状に形
成されていることを特徴とする請求項1記載の半導体集
積回路試験装置。
3. The semiconductor integrated circuit testing device according to claim 1, wherein a tip of the probe (10) is formed in a hemispherical shape.
【請求項4】 前記プローブ(11)はU字状に形成さ
れ、その曲部が前記ゴム板(5)と反対側に突出してい
ることを特徴とする請求項1記載の半導体集積回路試験
装置。
4. The semiconductor integrated circuit testing device according to claim 1, wherein the probe (11) is formed in a U shape, and a curved portion of the probe (11) projects to the side opposite to the rubber plate (5). ..
JP3309276A 1991-11-25 1991-11-25 Semiconductor integrated circuit test equipment Withdrawn JPH05144897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3309276A JPH05144897A (en) 1991-11-25 1991-11-25 Semiconductor integrated circuit test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3309276A JPH05144897A (en) 1991-11-25 1991-11-25 Semiconductor integrated circuit test equipment

Publications (1)

Publication Number Publication Date
JPH05144897A true JPH05144897A (en) 1993-06-11

Family

ID=17991051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3309276A Withdrawn JPH05144897A (en) 1991-11-25 1991-11-25 Semiconductor integrated circuit test equipment

Country Status (1)

Country Link
JP (1) JPH05144897A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002022767A (en) * 2000-05-31 2002-01-23 Advantest Corp Plane adjusting mechanism for probe contact system
KR101294690B1 (en) * 2006-06-12 2013-08-08 엘지디스플레이 주식회사 Liquid Crystal Display module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002022767A (en) * 2000-05-31 2002-01-23 Advantest Corp Plane adjusting mechanism for probe contact system
JP4637400B2 (en) * 2000-05-31 2011-02-23 株式会社アドバンテスト Plane adjustment mechanism of probe contact system
KR101294690B1 (en) * 2006-06-12 2013-08-08 엘지디스플레이 주식회사 Liquid Crystal Display module

Similar Documents

Publication Publication Date Title
US5828226A (en) Probe card assembly for high density integrated circuits
US5416429A (en) Probe assembly for testing integrated circuits
JP4980903B2 (en) Probe head with membrane suspension probe
US5621333A (en) Contact device for making connection to an electronic circuit device
US6046599A (en) Method and device for making connection
US6496026B1 (en) Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground
KR100430208B1 (en) Test assembly
US6441629B1 (en) Probe contact system having planarity adjustment mechanism
US6160412A (en) Impedance-matched interconnection device for connecting a vertical-pin integrated circuit probing device to integrated circuit test equipment
US6130545A (en) Method and apparatus for scrubbing the bond pads of an integrated circuit during wafer sort
JPH1123615A (en) Connection device and inspection system
JPH09281144A (en) Probe card and its manufacture
JPH11288984A (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD, INSPECTION DEVICE, AND SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JPH0529406A (en) Semiconductor inspection apparatus
US6486688B2 (en) Semiconductor device testing apparatus having a contact sheet and probe for testing high frequency characteristics
JPH05144897A (en) Semiconductor integrated circuit test equipment
JP2003035725A (en) Electrical connection device
JPH08285890A (en) Probe card
JP2002139554A (en) Method for inspecting semiconductor device
JPH11295342A (en) Probe card and its manufacture
JP2002048818A (en) Vertical probe card
JP4111872B2 (en) Electrical connection device for current test
JP3595102B2 (en) Inspection head for flat test object
JP2000131341A (en) Probe card
JPH0750321A (en) Probe card

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204