[go: up one dir, main page]

JPH05135949A - Laminated chip inductor and its manufacture - Google Patents

Laminated chip inductor and its manufacture

Info

Publication number
JPH05135949A
JPH05135949A JP32641391A JP32641391A JPH05135949A JP H05135949 A JPH05135949 A JP H05135949A JP 32641391 A JP32641391 A JP 32641391A JP 32641391 A JP32641391 A JP 32641391A JP H05135949 A JPH05135949 A JP H05135949A
Authority
JP
Japan
Prior art keywords
conductor
ferrite
coil
sheet
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32641391A
Other languages
Japanese (ja)
Other versions
JP2967843B2 (en
Inventor
Hiroyuki Mogi
宏之 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP32641391A priority Critical patent/JP2967843B2/en
Publication of JPH05135949A publication Critical patent/JPH05135949A/en
Application granted granted Critical
Publication of JP2967843B2 publication Critical patent/JP2967843B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PURPOSE:To obtain a higher inductance value by making the kind of conductor patterns necessary to obtain a desired turn as little as possible and by maintaining the number of ferrite sheets. CONSTITUTION:In manufacturing a laminated chip inductor, during its laminating process, it is constituted of the other coil conductor formed by continuity with a part of one conductor coil via a ferrite paste 5 formed so as to coat a part of one conductor coil of a conductor paste 4 formed to a through hole 3 formed in a ferrite green sheet 1 and the through hole, and a unit layer is used which consists of each sheet overlaid with a coil conductor circulating by one turn.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、積層チップインダクタ
およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated chip inductor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】積層チップインダクタは積層された磁性
体の中にコイル状導体がらせん状に周回し、その始端と
終端がそれぞれ別の外部電極端子に接続してなる電子部
品である。
2. Description of the Related Art A laminated chip inductor is an electronic component in which a coiled conductor spirally circulates in a laminated magnetic body, and its start end and end are connected to different external electrode terminals.

【0003】図7は従来の積層チップインダクタの製造
工程のうち、フェライトグリーンシートの積層工程を模
式的に分解して示した斜視図であって、この図を参照し
てその製造工程を説明すると以下の通りである。
FIG. 7 is a perspective view schematically showing a step of stacking a ferrite green sheet in a manufacturing process of a conventional multilayer chip inductor, and the manufacturing process will be described with reference to this figure. It is as follows.

【0004】なお、図面ではフェライトグリーンシート
から裁断分離された1個分のチップ素子について示して
いる。
In the drawing, one chip element cut and separated from the ferrite green sheet is shown.

【0005】すなわち、ベースフィルム上に磁性体セラ
ミックスのスラリーを塗工して得られるフェライトグリ
ーンシート1を作製し、これを適当な大きさに切断した
シート片のそれぞれ所定位置にスルーホール3をあけ、
所望の導体パターンによるコイルが形成されるように、
複数のフェライトグリーンシート上にそれぞれ導体ペー
スト4により導体パターンを印刷するとともに、導体の
外部引出口がシートの一方の末端に露出しているフェラ
イトグリーンシートを用意し、積層順序として、まずカ
バーシート2となる導体パターンが印刷されていない複
数枚のグリーンシート、最下層と最上層のグリーンシー
トとして導体の外部引出口が互いに異なる一方の末端に
露出しているグリーンシートを上下に含んで導体パター
ンが印刷された複数枚のグリーンシート1および同様に
複数枚のカバーシート2の順に積層した後、圧着して積
層成形体とし、これを各チップ素子に裁断、分離してか
ら焼成し、次いで外部電極を塗布、焼き付けて製品とさ
れる。
That is, a ferrite green sheet 1 obtained by coating a slurry of magnetic ceramics on a base film is prepared, and through holes 3 are formed at predetermined positions on each sheet piece cut into an appropriate size. ,
So that the coil with the desired conductor pattern is formed,
A conductor pattern is printed on each of a plurality of ferrite green sheets by the conductor paste 4, and a ferrite green sheet in which the external outlet of the conductor is exposed at one end of the sheet is prepared. A plurality of green sheets that are not printed with a conductor pattern to be used as the lower and uppermost green sheets. A plurality of printed green sheets 1 and similarly a plurality of cover sheets 2 are laminated in this order, and then pressure-bonded to form a laminated molded body, which is cut into each chip element, separated, and then fired, and then an external electrode. Is applied and baked to obtain a product.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
方法では、フェライトグリーンシート上に導体パターン
を印刷する際、所望のターン数を得るにはどのような導
体パターンを何個用意すべきか考えねばならず、また導
体パターンが多種にわたるため、印刷スクリーンを幾度
か交換しなければならなかった。しかもチップが小形化
し、高いインダクタンスが求められてきている現在、巻
数を増やすことによって対応しなければならなくなり、
従来の方法ではチップが厚くなってしまうなどの課題が
あった。
However, in the conventional method, when printing a conductor pattern on a ferrite green sheet, what kind of conductor pattern should be prepared and how many conductor patterns should be prepared in order to obtain a desired number of turns. In addition, the printing screen had to be replaced several times due to various conductor patterns. Moreover, as chips are becoming smaller and higher inductance is required, we have to deal with it by increasing the number of turns.
The conventional method has a problem that the chip becomes thick.

【0007】そこで本発明の目的は、所望の巻数を得る
のに必要とする導体パターンの種類をできるだけ少なく
し、かつ積層するフェライトグリーンシートの枚数を特
に増やすことなく、より高いインダクタンス値が得られ
るような積層チップインダクタならびにその製造方法を
提供することにある。
Therefore, the object of the present invention is to obtain a higher inductance value by reducing the number of kinds of conductor patterns required to obtain a desired number of turns as much as possible and without particularly increasing the number of ferrite green sheets to be laminated. An object of the present invention is to provide such a multilayer chip inductor and a method for manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明者等は、上記目的
を達成すべく研究の結果、図1に示すようにスルーホー
ルを形成した1枚のフェライトグリーンシートにおい
て、該スルーホールにかかるようにコイル導体の一部を
形成し、該スルーホール部分にフェライトペーストを塗
布し、前記コイル導体の一部に連続する他のコイル導体
を形成して、このグリーンシート上に周回するコイル導
体を形成すれば、画一的な導体パターンが形成されたグ
リーンシートが得られ、このようにして得られた複数の
グリーンシートを積層してスパイラルコイルを形成すれ
ば、上記の課題が解消されることを見い出し、本発明に
到達した。
As a result of research to achieve the above object, the inventors of the present invention have found that a ferrite green sheet having a through hole as shown in FIG. A part of the coil conductor is formed, a ferrite paste is applied to the through hole part, another coil conductor is formed continuously with a part of the coil conductor, and a coil conductor is formed on the green sheet. If so, a green sheet having a uniform conductor pattern is obtained, and if the plurality of green sheets thus obtained are laminated to form a spiral coil, the above problems can be solved. Found and arrived at the present invention.

【0009】したがって本発明は、第一に、一定の位置
にスルーホールがあり、該スルーホールを通って周回コ
イル導体が形成されているフェライト磁性体であって、
前記周回コイル導体は、前記スルーホール部分において
スポット状の絶縁用フェライト層の介在によって分離さ
れ1ターン分のコイル導体となっているフェライト磁性
体ユニットシートが、スルーホール部分で互いに上下の
ユニットシートに接続するように所定枚数積層されて内
部コイル部分が構成されていることを特徴とする積層チ
ップインダクタ;ならびに第二に、積層されたフェライ
ト磁性体の中にコイル状導体がらせん状に周回し、その
始端と終端がそれぞれ別の外部電極端子に接続する積層
チップインダクタの製造方法において、上記コイル状導
体が形成されるフェライトグリーンシートが(イ)所望
のターン数に基づいて導体パターンが設定され、該パタ
ーンの端部が一方の端面にまで露出して印刷されたフェ
ライトグリーンシート、(ロ)導体パターンが印刷され
た所定枚数のフェライトグリーンシート、(ハ)上記
(イ)に記載のパターンの端部が他方の端面に露出して
印刷されたフェライトグリーンシートおよびこれら
(イ)ないし(ハ)のシートの上側と下側にそれぞれ設
けられる導体パターンを印刷していないシートとともに
圧着されて積層体が形成される際、上記(ロ)のフェラ
イトグリーンシートの各シート上に形成される導体パタ
ーンは、該シートに形成されたスルーホールにかかるよ
うに、まず導体コイルの一部を形成し、次いでこのスル
ーホールを覆うようにフェライトペーストを塗布し、さ
らにこのコイル導体の一部に連続して他のコイル導体を
形成させ、その結果、該シート1枚ごとに1ターンずつ
周回するコイル導体を形成させることを特徴とする積層
チップインダクタの製造方法を提供するものである。
Therefore, the present invention is, firstly, a ferrite magnetic body in which through holes are provided at fixed positions, and a spiral coil conductor is formed through the through holes.
The wrapping coil conductor is separated by the interposition of a spot-shaped insulating ferrite layer in the through hole portion to form a coil conductor for one turn. A laminated chip inductor characterized in that a predetermined number of layers are laminated so as to be connected to form an internal coil portion; and secondly, a coiled conductor spirally circulates in a laminated ferrite magnetic body, In a method of manufacturing a multilayer chip inductor having its start end and end connected to different external electrode terminals, a ferrite green sheet on which the coiled conductor is formed is set (a) a conductor pattern based on a desired number of turns, A ferrite green sheet printed with the end of the pattern exposed to one end surface. (B) A predetermined number of ferrite green sheets on which conductor patterns are printed, (c) Ferrite green sheets on which the end portions of the pattern described in (a) above are exposed on the other end surface, and these (a) ) To (c) When the laminate is formed by pressure bonding together with the sheets on which the conductor patterns provided on the upper and lower sides are not printed, the layers are formed on each of the ferrite green sheets (b) above. The conductor pattern is formed by first forming a part of the conductor coil so as to cover the through hole formed in the sheet, then applying a ferrite paste so as to cover the through hole, and further forming a part of the coil conductor. Another coil conductor is continuously formed on the sheet, and as a result, a coil conductor that circulates one turn for each sheet is formed. There is provided a method for producing a laminated chip inductor to.

【0010】[0010]

【作用】図2はスルーホール部における導体ペーストお
よびフェライトペーストの塗布状況を示す平面図、図3
はその縦断面図である。
2 is a plan view showing the state of application of the conductor paste and the ferrite paste in the through holes, FIG.
Is a vertical sectional view thereof.

【0011】図から明らかであるように、本発明の方法
では、内部電極となる導体の交差部分にフェライトペー
スト5が挟み込まれており、換言すればスルーホール3
の部分ではフェライトペースト5を介して導体ペースト
4による導体が形成されることになり、1枚のグリーン
シート上に導体コイル1ターン分が形成された画一的な
ユニット層が得られるので、チップの厚さが従来の場合
と同じでも、ターン数が増加し、したがってより高いイ
ンダクタンス値をもつ積層チップインダクタとすること
ができる。
As is apparent from the figure, in the method of the present invention, the ferrite paste 5 is sandwiched at the intersecting portions of the conductors serving as the internal electrodes, in other words, the through holes 3 are formed.
In this area, the conductor of the conductor paste 4 is formed through the ferrite paste 5, and a uniform unit layer in which one turn of the conductor coil is formed on one green sheet is obtained. The number of turns is increased even when the thickness is the same as in the conventional case, so that a multilayer chip inductor having a higher inductance value can be obtained.

【0012】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
Hereinafter, the present invention will be described in more detail with reference to examples. However, the scope of the present invention is not limited by the following examples.

【0013】[0013]

【実施例】図4、図5および図6は本実施例におけるフ
ェライトグリーンシートの積層工程を模式的に分解して
示した斜視図であり、図1は同じく積層工程においてコ
イル導体形成の基本となるユニット層の作製手順を示す
斜視図である。
FIG. 4, FIG. 5 and FIG. 6 are perspective views schematically showing the lamination process of the ferrite green sheets in this embodiment in a disassembled state, and FIG. 1 also shows the basics of coil conductor formation in the lamination process. FIG. 6 is a perspective view showing a procedure for producing a unit layer consisting of

【0014】一般には多数の導体パターンを同時に印刷
したフェライトグリーンシートを得て、これらを積層圧
着後、各チップ素子に裁断するのであるが、図では裁断
された1個のチップ素子について示してある。
In general, a ferrite green sheet on which a large number of conductor patterns are printed at the same time is obtained, and these are laminated and pressure-bonded, and then cut into individual chip elements. In the figure, one cut chip element is shown. ..

【0015】以下、図4ないし図6および図1を参照し
て本発明を具体的に説明する。
Hereinafter, the present invention will be described in detail with reference to FIGS. 4 to 6 and FIG.

【0016】磁性体材料であるフェライト粉末をポリビ
ニルブチラールを主成分とするバインダーと混合してス
ラリー化し、ドクターブレード法によりフェライトグリ
ーンシートに成形する。内部導体材料となるAg粉末に
ついては、バインダーとしてエチルセルロース、溶剤と
して主にα−ターピネオールとブチルカルビトールアセ
テートを用いて導体ペーストを作製し、別にフェライト
粉末から同様にしてフェライトペーストをそれぞれ用意
した。
Ferrite powder, which is a magnetic material, is mixed with a binder containing polyvinyl butyral as a main component to form a slurry, and a ferrite green sheet is formed by a doctor blade method. As for the Ag powder as the internal conductor material, a conductor paste was prepared by using ethyl cellulose as a binder and mainly α-terpineol and butyl carbitol acetate as a solvent. Separately, ferrite paste was similarly prepared from ferrite powder.

【0017】上記図1に示したように、まずユニット層
を作製する。すなわちフェライトグリーンシート1上
に、スルーホール3にかかるように導体コイルの一部を
形成し、このスルーホール部分にスルーホールを覆うよ
うにフェライトペースト5を塗布し、さらにこのコイル
導体の一部に連続する他のコイル導体を塗布することに
より、該シート上に1ターン分の周回する導体コイルを
形成する。このようにして得られたユニット層を所望の
ターン数にしたがって複数枚用意する。
As shown in FIG. 1, the unit layer is first prepared. That is, a part of the conductor coil is formed on the ferrite green sheet 1 so as to cover the through hole 3, and the ferrite paste 5 is applied to the through hole part so as to cover the through hole. By applying another continuous coil conductor, a one-turn winding conductor coil is formed on the sheet. A plurality of unit layers thus obtained are prepared according to a desired number of turns.

【0018】次に、図4に示すように、まず導体パター
ンが印刷されていない複数のフェライトグリーンシート
からなるカバーシート2を積層し(同図(e))、さら
に外部引出し口が露出しているグリーンシート1(同図
(d))、上記複数のユニット層(同図(c)、図では
7枚)、外部引出し口が露出している別のグリーンシー
ト1(同図(b))、最後に最上層のカバーシート2
(同図(a))の順にそれぞれ積層し圧着して積層体6
(図5)を得た後、従来法に従い積層体を裁断後、大気
中 1,000℃で焼成し、続いて外部電極7となる導体ペー
ストを外部引出し口が露出しているチップ両端面に塗布
し、大気中 700℃で焼き付け、図6で示されている積層
チップインダクタを得る。
Next, as shown in FIG. 4, first, a cover sheet 2 composed of a plurality of ferrite green sheets on which no conductor pattern is printed is laminated (FIG. 4 (e)), and the external outlet is exposed. A green sheet 1 (FIG. 2 (d)), a plurality of the unit layers (FIG. 2 (c), 7 sheets in the figure), another green sheet 1 with an external outlet exposed (FIG. 2 (b)). Finally, the top cover sheet 2
(The same figure (a)) is laminated in order and pressure-bonded to form a laminated body 6
After obtaining (Fig. 5), the laminated body was cut according to the conventional method and then baked at 1,000 ° C in the atmosphere, and subsequently, the conductor paste to be the external electrode 7 was applied to both end surfaces of the chip where the external outlet was exposed. After baking at 700 ° C. in the atmosphere, the multilayer chip inductor shown in FIG. 6 is obtained.

【0019】[0019]

【発明の効果】以上説明したように、本発明の方法によ
って作製された積層チップインダクタでは、従来のもの
と同じインダクタンス値を得る場合、フェライトシート
1枚当りのターン数が増すため、ターン数が同じでもシ
ート数の少ない状態で構成でき、チップの厚さをそれだ
け減らすことができるので、小形化に貢献できる。
As described above, in the multilayer chip inductor manufactured by the method of the present invention, the number of turns per ferrite sheet is increased when the same inductance value as that of the conventional one is obtained, so that the number of turns is increased. Even if it is the same, it can be configured with a small number of sheets, and the thickness of the chip can be reduced accordingly, which can contribute to miniaturization.

【0020】また、図1で説明したように、本発明のイ
ンダクタでは、導体パターンが一部を除いて画一化され
ているので、従来法において生じていた導体パターンの
設計上の問題、その他パターン印刷時のスクリーン交換
等の問題が簡素化される。
Further, as described with reference to FIG. 1, in the inductor of the present invention, the conductor pattern is standardized except for a part. Therefore, there are other problems in the design of the conductor pattern that occur in the conventional method. Problems such as screen replacement during pattern printing are simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明におけるフェライトグリーンシートの積
層工程において、コイル導体形成の基本となるユニット
層の作製手順を示す斜視図である。
FIG. 1 is a perspective view showing a procedure for manufacturing a unit layer that is a basis for forming a coil conductor in a lamination process of ferrite green sheets in the present invention.

【図2】図1に示したユニット層のスルーホール部にお
ける導体ペーストおよびフェライトペーストの塗布状況
を示す平面図である。
FIG. 2 is a plan view showing a coating state of a conductor paste and a ferrite paste in a through hole portion of the unit layer shown in FIG.

【図3】図2におけるスルーホール部近傍の縦断面図で
ある。
FIG. 3 is a vertical cross-sectional view of the vicinity of a through hole portion in FIG.

【図4】本発明の一実施例におけるフェライトグリーン
シートの積層工程を模式的に分解して示した斜視図であ
る。
FIG. 4 is a perspective view schematically disassembling and showing a lamination process of a ferrite green sheet according to an embodiment of the present invention.

【図5】図4の各種シートを積層して得た積層体を示す
斜視図である。
FIG. 5 is a perspective view showing a laminated body obtained by laminating various sheets of FIG.

【図6】図5の積層体を圧着し、外部電極を形成して得
た積層チップインダクタを示す斜視図である。
6 is a perspective view showing a laminated chip inductor obtained by forming external electrodes by pressure bonding the laminated body of FIG.

【図7】従来の製法によるフェライトグリーンシートの
積層工程を模式的に分解して示した斜視図である。
FIG. 7 is a perspective view schematically showing a lamination process of ferrite green sheets by a conventional manufacturing method in an exploded manner.

【符号の説明】[Explanation of symbols]

1‥‥‥フェライトグリーンシート 2‥‥‥カバーシート 3‥‥‥スルーホール 4‥‥‥導体ペースト 5‥‥‥フェライトペースト 6‥‥‥積層体 7‥‥‥外部電極 1 ... Ferrite green sheet 2 ... Cover sheet 3 ... Through hole 4 ... Conductor paste 5 ... Ferrite paste 6 ... Laminated body 7 ... External electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 一定の位置にスルーホールがあり、該ス
ルーホールを通って周回コイル導体が形成されているフ
ェライト磁性体であって、前記周回コイル導体は、前記
スルーホール部分においてスポット状の絶縁用フェライ
ト層の介在によって分離され1ターン分のコイル導体と
なっているフェライト磁性体ユニットシートが、スルー
ホール部分で互いに上下のユニットシートに接続するよ
うに所定枚数積層されて内部コイル部分が構成されてい
ることを特徴とする積層チップインダクタ。
1. A ferrite magnetic body having a through hole at a fixed position, and a winding coil conductor formed through the through hole, wherein the winding coil conductor has a spot-shaped insulation in the through hole portion. The internal coil portion is formed by stacking a predetermined number of ferrite magnetic unit sheets, which are separated by the interposition of the ferrite layer for use and serve as coil conductors for one turn, so as to be connected to the upper and lower unit sheets at the through holes. Is a multilayer chip inductor.
【請求項2】 積層されたフェライト磁性体の中にコイ
ル状導体がらせん状に周回し、その始端と終端がそれぞ
れ別の外部電極端子に接続する積層チップインダクタの
製造方法において、上記コイル状導体が形成されるフェ
ライトグリーンシートが(イ)所望のターン数に基づい
て導体パターンが設定され、該パターンの端部が一方の
端面にまで露出して印刷されたフェライトグリーンシー
ト、(ロ)導体パターンが印刷された所定枚数のフェラ
イトグリーンシート、(ハ)上記(イ)に記載のパター
ンの端部が他方の端面に露出して印刷されたフェライト
グリーンシートおよびこれら(イ)ないし(ハ)のシー
トの上側と下側にそれぞれ設けられる導体パターンを印
刷していないシートとともに圧着されて積層体が形成さ
れる際、上記(ロ)のフェライトグリーンシートの各シ
ート上に形成される導体パターンは、該シートに形成さ
れたスルーホールにかかるように、まず導体コイルの一
部を形成し、次いでこのスルーホールを覆うようにフェ
ライトペーストを塗布し、さらにこのコイル導体の一部
に連続して他のコイル導体を形成させ、その結果、該シ
ート1枚ごとに1ターンずつ周回するコイル導体を形成
させることを特徴とする積層チップインダクタの製造方
法。
2. A method for manufacturing a laminated chip inductor, wherein a coiled conductor spirally circulates in a laminated ferrite magnetic body, and its start end and end are connected to different external electrode terminals, respectively. (B) a ferrite green sheet on which a conductor pattern is set based on a desired number of turns, and the end portion of the pattern is exposed to one end face, and printed (b) a conductor pattern A predetermined number of ferrite green sheets on which (a) is printed, (c) a ferrite green sheet on which the end portion of the pattern described in (a) is exposed on the other end face, and these (a) to (c) sheets When a laminated body is formed by pressure bonding with a sheet on which the conductor patterns provided on the upper side and the lower side are not printed, the above (b) The conductor pattern formed on each sheet of the ferrite green sheet of No. 1 first forms a part of the conductor coil so as to cover the through hole formed in the sheet, and then the ferrite paste is formed so as to cover the through hole. A multilayer chip inductor characterized by being applied and further forming another coil conductor on a part of this coil conductor, and as a result, forming a coil conductor that circulates by one turn for each sheet. Production method.
JP32641391A 1991-11-14 1991-11-14 Multilayer chip inductor and method of manufacturing the same Expired - Lifetime JP2967843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32641391A JP2967843B2 (en) 1991-11-14 1991-11-14 Multilayer chip inductor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32641391A JP2967843B2 (en) 1991-11-14 1991-11-14 Multilayer chip inductor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05135949A true JPH05135949A (en) 1993-06-01
JP2967843B2 JP2967843B2 (en) 1999-10-25

Family

ID=18187516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32641391A Expired - Lifetime JP2967843B2 (en) 1991-11-14 1991-11-14 Multilayer chip inductor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2967843B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228174B1 (en) * 1996-06-28 1999-11-01 이형도 Method of manufacturing chip type inductors
US6580350B1 (en) * 1999-03-31 2003-06-17 Taiyo Yuden Co., Ltd. Laminated electronic component
US20120227250A1 (en) * 2006-01-16 2012-09-13 Murata Manufacturing Co., Ltd. Method of manufacturing inductor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228174B1 (en) * 1996-06-28 1999-11-01 이형도 Method of manufacturing chip type inductors
US6580350B1 (en) * 1999-03-31 2003-06-17 Taiyo Yuden Co., Ltd. Laminated electronic component
US20120227250A1 (en) * 2006-01-16 2012-09-13 Murata Manufacturing Co., Ltd. Method of manufacturing inductor
US8997333B2 (en) * 2006-01-16 2015-04-07 Murata Manufacturing Co., Ltd. Method of manufacturing inductor

Also Published As

Publication number Publication date
JP2967843B2 (en) 1999-10-25

Similar Documents

Publication Publication Date Title
US4322698A (en) Laminated electronic parts and process for making the same
EP1067568B1 (en) Lamination type coil component and method of producing the same
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
KR20120023516A (en) Laminated coil
US6238779B1 (en) Laminated electric part
JPH1197256A (en) Laminated chip inductor
JPS5924535B2 (en) Laminated composite parts
JP3319449B2 (en) Multilayer inductor and manufacturing method thereof
JPH0363205B2 (en)
JP2967843B2 (en) Multilayer chip inductor and method of manufacturing the same
JPH0677074A (en) Manufacture of monolithic ceramic electronic part
JPH08213274A (en) Manufacture of multilayer ceramic electronic part
JP2000091152A (en) Stacked electronic part, and its manufacture
JPH0115159Y2 (en)
JP2001307937A (en) Method of manufacturing laminated ceramic electronic part
JP5245645B2 (en) Manufacturing method of laminated coil component
JP2938631B2 (en) Manufacturing method of multilayer ceramic inductor
JP3159574B2 (en) Manufacturing method of multilayer inductor
JP2002057036A (en) Laminated composite electronic part and its manufacturing method
JP2915178B2 (en) Manufacturing method of multilayer ceramic inductor
JP3365287B2 (en) Manufacturing method of multilayer ceramic electronic component
JPH06196334A (en) Laminated inductor
JPH05175060A (en) Chip-shaped transformer and its manufacture
JP2003332132A (en) Multilayer chip component and method of manufacturing the same
JPH06215947A (en) Multilayer inductor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990727