[go: up one dir, main page]

JPH05130587A - Buffer memory control circuit for image encoding device - Google Patents

Buffer memory control circuit for image encoding device

Info

Publication number
JPH05130587A
JPH05130587A JP31391491A JP31391491A JPH05130587A JP H05130587 A JPH05130587 A JP H05130587A JP 31391491 A JP31391491 A JP 31391491A JP 31391491 A JP31391491 A JP 31391491A JP H05130587 A JPH05130587 A JP H05130587A
Authority
JP
Japan
Prior art keywords
unit
image data
quantization
data
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31391491A
Other languages
Japanese (ja)
Inventor
Chiaki Watanabe
千彰 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31391491A priority Critical patent/JPH05130587A/en
Publication of JPH05130587A publication Critical patent/JPH05130587A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)

Abstract

PURPOSE:To prevent the absolute storage quantity of a buffer memory from being exceeded by determining the step size of quantization according to the storage quantity of the buffer memory and the signal outputted from a cumulative addition part and outputting a control signal. CONSTITUTION:A frame memory 1 is stored with one frame of input digital image data P. A motion detection part 2 detects the motion of the image data P in block units according to one-frame delayed image data FD outputted from the memory 1 and the image data P. The signal outputted from the detection part 2 is accumulated and added by the cumulative addition part 3. A quantization control part 4 determines the quantization step size on condition that the storage quantity of the memory 1 is invariably less than a constant value, and outputs the control signal to a quantization part 12. The output of the quantization part 12 is encoded by an encoding part 13 and the encoded data are stored in the buffer memory 13 and outputted at a constant speed with the control signal of the control part 4. Consequently, even when data increase in amount abruptly, the absolute storage quantity of the memory 14 is prevented from being exceeded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画像符号化装置のバッ
ファメモリ制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buffer memory control circuit of an image coding device.

【0002】[0002]

【従来の技術】従来の画像符号化装置のバッファメモリ
制御回路の一例が、図3に示されている。このバッファ
メモリ制御回路は、入力されたデジタル画像データPを
あるブロック単位で直交変換する直交変換部11と、こ
の直交変換11から出力されるデータに対して量子化を
施す量子化部12と、この量子化部12により量子化さ
れたデータを所定の符号化テーブルを用いて可変長符号
化を行う符号化部13と、この符号化部13から出力さ
れる符号化データを蓄積し一定の速度で出力するバッフ
ァメモリ14と、このバッファメモリ14の蓄積量から
当該蓄積量がある一定量に保たれるように量子化部12
の量子化ステップサイズを決定しその制御信号を出力す
る量子化制御部15とを有している。
2. Description of the Related Art An example of a buffer memory control circuit of a conventional image coding apparatus is shown in FIG. The buffer memory control circuit includes an orthogonal transform unit 11 that performs an orthogonal transform on the input digital image data P in units of blocks, and a quantizer 12 that quantizes the data output from the orthogonal transform 11. An encoding unit 13 that performs variable-length encoding on the data quantized by the quantizing unit 12 using a predetermined encoding table, and the encoded data output from the encoding unit 13 is accumulated to obtain a constant speed. The buffer memory 14 that outputs the data in the above-described manner, and the quantizing unit 12 based on the accumulated amount of the buffer memory 14 so that the accumulated amount is maintained at a certain amount.
And a quantization control unit 15 for determining the quantization step size of the above and outputting its control signal.

【0003】次に、動作を説明する。入力されるデジタ
ル画像データPは、予めあるブロック単位で入力され
る。ここでは、M×N画素のブロック単位とする。
Next, the operation will be described. The input digital image data P is input in advance in units of blocks. Here, the block unit is M × N pixels.

【0004】まず、直交変換部11では、入力データP
についてM×N画素のブロック単位で直交変換を行う。
次に、量子化部12では、直交変換部11の出力データ
に対して、量子化制御部15から出力される量子化ステ
ップサイズ決定の制御信号(これについては後述する)
に基づき、量子化を行う。次いで、符号化部13では、
量子化部12の出力データに対して、所定の符号化テー
ブルに従って可変長符号化を行う。そして、バッファメ
モリ14では、符号化部13から出力される符号化デー
タを蓄積し、ある一定の速度で出力する。
First, in the orthogonal transformation section 11, the input data P
The orthogonal transformation is performed for each block of M × N pixels.
Next, in the quantization unit 12, a control signal for determining the quantization step size output from the quantization control unit 15 for the output data of the orthogonal transformation unit 11 (this will be described later).
Quantization is performed based on. Next, in the encoding unit 13,
Variable-length coding is performed on the output data of the quantization unit 12 according to a predetermined coding table. Then, the buffer memory 14 accumulates the encoded data output from the encoding unit 13 and outputs it at a certain speed.

【0005】量子化制御部15では、バッファメモリ1
4の蓄積量を常にある一定量に保つように量子化部12
の量子化ステップサイズを設定する。即ち、バッファメ
モリ14の蓄積量が多くなってきた場合には、量子化ス
テップサイズを粗くする制御信号を出力して符号化部1
3から出力されるデータ量を少なくし、また逆にバッフ
ァメモリ14の蓄積量が少なくなってきた場合には、量
子化ステップサイズを細かくする制御信号を出力して符
号化部13から出力されるデータを多くするようになっ
ている。
In the quantization controller 15, the buffer memory 1
The quantizing unit 12 keeps the accumulated amount of 4 always at a certain fixed amount.
Set the quantization step size of. That is, when the storage amount in the buffer memory 14 increases, a control signal for coarsening the quantization step size is output to output the encoding unit 1.
3 decreases the amount of data output, and conversely, when the amount of storage in the buffer memory 14 decreases, a control signal for reducing the quantization step size is output and output from the encoding unit 13. It is designed to increase the amount of data.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た従来の画像符号化装置のバッファメモリ制御回路にあ
っては、バッファメモリに蓄積された量のみに基づいて
量子化部の量子化ステップサイズが決定されていたこと
から、急激なデータ量の増大に対応することができず、
バッファメモリが絶対蓄積量をオーバーしてしまうとい
う不都合がしばしば生じていた。
However, in the above-mentioned buffer memory control circuit of the conventional image coding apparatus, the quantization step size of the quantizer is determined only on the basis of the amount accumulated in the buffer memory. Therefore, it was not possible to cope with the rapid increase in the amount of data,
There was often the inconvenience that the buffer memory exceeded the absolute storage amount.

【0007】[0007]

【発明の目的】本発明の目的は、かかる従来技術の有す
る不都合を改善し、急激な符号化データの増大に対する
バッファメモリの絶対蓄積量オーバーを防止し得る画像
符号化装置のバッファメモリ制御回路を提供することに
ある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a buffer memory control circuit of an image coding apparatus capable of improving the disadvantages of the prior art and preventing the absolute storage amount of the buffer memory from being exceeded in spite of a sudden increase in coded data. To provide.

【0008】[0008]

【課題を解決するための手段】本発明の画像符号化装置
のバッファメモリ制御回路は、入力されたデジタル画像
データをあるブロック単位で直交変換する直交変換部
と、この直交変換部から出力されるデータに対して量子
化を施す量子化部と、この量子化部により量子化された
データを所定の符号化テーブルを用いて可変長符号化を
行う符号化部と、この符号化部から出力される符号化デ
ータを蓄積し一定の速度で出力するバッファメモリと、
このバッファメモリの蓄積量から当該蓄積量がある一定
量に保たれるように量子化部の量子化ステップサイズを
決定しその制御信号を出力する量子化制御部とを備えて
いる。更に、直交変換部の入力段には、入力されたデジ
タル画像データを1フレーム分蓄積するフレームメモリ
が併設され、量子化制御部の入力段には、フレームメモ
リから出力される1フレーム遅延された画像データと入
力された画像データとからあるブロック単位で画像デー
タの動き検出を行う動き検出部と、この動き検出部から
出力される信号を1フレーム単位で累積加算する累積加
算部とが併設されている。そして、量子化制御部が累積
加算部から出力される信号に基づき必要に応じて量子化
部の量子化ステップサイズを予め粗く決定する機能を有
している。このような構成によって、前述した目的を達
成しようとするのである。
A buffer memory control circuit of an image coding apparatus according to the present invention outputs an orthogonal transformation unit for orthogonally transforming input digital image data in units of blocks, and an output from the orthogonal transformation unit. A quantization unit that quantizes data, a coding unit that performs variable length coding on the data quantized by this quantization unit using a predetermined coding table, and an output from this coding unit. A buffer memory that accumulates encoded data that is output at a constant speed;
A quantizing control unit that determines the quantizing step size of the quantizing unit so that the accumulating amount is maintained at a certain amount from the accumulating amount of the buffer memory and outputs a control signal thereof is provided. Further, a frame memory for accumulating input digital image data for one frame is provided at the input stage of the orthogonal transformation unit, and one frame output from the frame memory is delayed at the input stage of the quantization control unit. A motion detection unit that detects the motion of image data in units of blocks from the image data and the input image data, and a cumulative addition unit that cumulatively adds the signals output from the motion detection unit in units of one frame are provided together. ing. Then, the quantization control unit has a function of roughly determining the quantization step size of the quantization unit in advance as needed based on the signal output from the cumulative addition unit. With such a structure, the above-mentioned object is to be achieved.

【0009】[0009]

【実施例】以下、本発明の一実施例を図1ないし図2に
基づいて説明する。ここで、前述した従来例と同一又は
同等の構成部分については同一の符号を付すと共に、そ
の説明を省略するものとする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. Here, the same reference numerals will be given to the same or equivalent components as those of the above-described conventional example, and the description thereof will be omitted.

【0010】図1には、本発明の一実施例の構成が示さ
れている。この図1に示す実施例は、前述した従来例に
おいて、直交変換部11の入力段に、入力されたデジタ
ル画像データPを1フレーム分蓄積するフレームメモリ
1が併設され、量子化制御部15に替えて設けられた量
子化制御部4の入力段には、フレームメモリ1から出力
される1フレーム遅延された画像データFDと入力され
た画像データPとからあるブロック単位で画像データの
動き検出を行う動き検出部2と、この動き検出部2から
出力される信号DMIN を1フレーム単位で累積加算する
累積加算部3とが併設されている点に特徴を有するもの
である。そして、量子化制御部4は、バッファメモリ1
4の蓄積量を常にある一定量に保つように量子化部12
の量子化ステップサイズを設定する機能に加え、累積加
算部3から出力される信号に基づき必要に応じて量子化
部12の量子化ステップサイズを予め粗く設定する機能
を有している。その他の部分の構成は、前述した従来例
と同一になっている。
FIG. 1 shows the configuration of an embodiment of the present invention. In the embodiment shown in FIG. 1, in the above-described conventional example, a frame memory 1 for accumulating the input digital image data P for one frame is provided side by side at the input stage of the orthogonal transformation unit 11, and the quantization control unit 15 is provided with the frame memory 1. In the input stage of the quantization control unit 4 provided in place of the above, motion detection of image data is performed in block units from the image data FD delayed by one frame output from the frame memory 1 and the input image data P. This is characterized in that a motion detecting section 2 for performing and a cumulative adding section 3 for cumulatively adding the signal DMIN output from the motion detecting section 2 in units of one frame are provided side by side. Then, the quantization controller 4 uses the buffer memory 1
The quantizing unit 12 keeps the accumulated amount of 4 always at a certain fixed amount.
In addition to the function of setting the quantization step size of, the quantization step size of the quantization unit 12 is roughly set in advance based on the signal output from the cumulative addition unit 3 as necessary. The configuration of the other parts is the same as the above-mentioned conventional example.

【0011】次に、上述のようにして構成された本実施
例の動作を説明する。ここで、入力されるデジタル画像
データPは、予めあるブロック単位で入力されるされる
ようになっている。
Next, the operation of this embodiment constructed as described above will be explained. Here, the input digital image data P is input in advance in units of blocks.

【0012】まず、入力されたデータP(ここでは、M
×N画素のブロックであるとする。)は、フレームメモ
リ1に1フレーム分蓄積され、フレームメモリ1は、画
像1フレーム分遅延させたデータFDを出力する。次
に、直交変換部11では、フレームメモリ1から入力さ
れたデータFDについてM×N画素のブロック単位で直
交変換を行う。次いで、量子化部12では、直交変換部
11の出力データに対して、量子化制御部4から出力さ
れる量子ステップサイズの制御信号(この内容について
は後で詳述する。)に従って量子化を行う。次に、符号
化部13では、量子化部12の出力データに対して、所
定の符号化テ−ブルにしたがって、可変長符号化を行
う。そして、バッファメモリ14では、符号化部13か
ら出力される符号化データを蓄積し、ある一定の速度で
出力する。
First, the input data P (here, M
It is assumed to be a block of × N pixels. ) Is stored in the frame memory 1 for one frame, and the frame memory 1 outputs the data FD delayed by one frame of the image. Next, the orthogonal transformation unit 11 performs orthogonal transformation on the data FD input from the frame memory 1 in block units of M × N pixels. Next, in the quantizer 12, the output data of the orthogonal transform unit 11 is quantized in accordance with the control signal of the quantum step size output from the quantization controller 4 (the details will be described later). To do. Next, the coding unit 13 performs variable length coding on the output data of the quantizing unit 12 according to a predetermined coding table. Then, the buffer memory 14 accumulates the encoded data output from the encoding unit 13 and outputs it at a certain speed.

【0013】本実施例では、入力されたデータP及びフ
レームメモリ1の出力データFDは、動き検出部2にも
入力されるようになっており、動き検出部2では、これ
らのデータに基づきブロック単位で画像データの動き検
出を行うようになっている。
In the present embodiment, the input data P and the output data FD of the frame memory 1 are also input to the motion detecting unit 2, and the motion detecting unit 2 blocks on the basis of these data. The movement of image data is detected in units.

【0014】ここで、この動き検出部2の動作につい
て、図2を用いて説明する。図2中(1)は入力された
画像データPであり、M×N画素のブロックである。図
2中(2)は画像データPの1フレーム前の画像データ
FD,即ちフレームメモリ1の出力である。動き検出部
2では、データPとデータFDに基づき、図2中(3)
で示すようにデータFDのある範囲について次のような
計算を行う。
The operation of the motion detector 2 will be described with reference to FIG. In FIG. 2, (1) is the input image data P, which is a block of M × N pixels. In FIG. 2, (2) is the image data FD one frame before the image data P, that is, the output of the frame memory 1. In the motion detecting section 2, based on the data P and the data FD, (3) in FIG.
The following calculation is performed for a certain range of the data FD as shown by.

【0015】 [0015]

【0016】(ここで、i,jは、−8≦i≦+7,−
8≦j≦+7とする。)
(Where i and j are -8≤i≤ + 7,-
8 ≦ j ≦ + 7. )

【0017】従って、式によって画像データPの1ブ
ロックに対する計算結果Dの数は、16×16=256
個となる。この計算結果Dは、1フレーム前の画像デー
タFDと現画像データPとの各画素における差分値の絶
対値を総和したものであることから、この256個のデ
ータの最小値のときのi,jの値が、1フレーム前の画
像データFDに対する現画像データPの移動した場所を
表すこととなり、動き検出部2ではこの中の最小値DMI
N を出力する。
Therefore, the number of calculation results D for one block of the image data P is 16 × 16 = 256 according to the formula.
It becomes an individual. Since this calculation result D is the sum of the absolute values of the difference values in each pixel between the image data FD one frame before and the current image data P, i, at the minimum value of the 256 data, The value of j represents the position of movement of the current image data P with respect to the image data FD one frame before, and the motion detection unit 2 determines the minimum value DMI among them.
Output N.

【0018】累積加算部3では、動き検出部2の出力デ
ータDMIN を累積加算し、その値を常時出力する。但
し、その値は、1フレーム期間ごとにフレームクリアパ
ルスにより、0にリセットされるようになっている。
The cumulative addition unit 3 cumulatively adds the output data DMIN of the motion detection unit 2 and constantly outputs the value. However, the value is reset to 0 by a frame clear pulse every one frame period.

【0019】量子化制御部4では、バッファメモリ5の
蓄積量を常にある一定量以下に保つように量子化ステッ
プサイズを決定し、その制御信号を量子化部12に送出
する。即ち、この量子化制御部4では、前述した従来例
の量子化制御部15と同様に、バッファメモリ14の蓄
積量を常にある一定量に保つべく、バッファメモリ14
の蓄積量が多くなってきた場合には、量子化ステップサ
イズを粗くする制御信号を出力して符号化部13から出
力されるデータ量を少なくし、また逆にバッファメモリ
14の蓄積量が少なくなってきた場合には、量子化ステ
ップサイズを細かくする制御信号を出力して符号化部1
3から出力されるデータ量を多くするようになってい
る。更に、量子化制御部4では、累積加算部3の出力の
値がある値を越えた時、即ち入力画像にシーンチェンジ
などの符号化データが増える要因が発生したと思われる
とき、予め量子化ステップサイズを粗く設定する。
The quantization control unit 4 determines the quantization step size so that the storage amount in the buffer memory 5 is always kept below a certain fixed amount, and sends the control signal to the quantization unit 12. That is, in the quantization control unit 4, as in the case of the quantization control unit 15 of the conventional example described above, the buffer memory 14 is always maintained so as to keep the accumulated amount of the buffer memory 14 at a constant amount.
When the amount of data stored in the buffer memory 14 increases, a control signal for coarsening the quantization step size is output to reduce the amount of data output from the encoding unit 13, and conversely, the amount of data stored in the buffer memory 14 decreases. If so, the encoding unit 1 outputs the control signal for reducing the quantization step size.
The amount of data output from 3 is increased. Further, in the quantization control unit 4, when the value of the output of the cumulative addition unit 3 exceeds a certain value, that is, when it is considered that there is a factor that the encoded data such as a scene change increases in the input image, the quantization is performed in advance. Set a coarse step size.

【0020】従って、本実施例では、画像のシーンチェ
ンジなどの符号化データが増える要因が発生した場合に
は、量子化制御部4により、予め量子化ステップサイズ
を粗くするような制御信号が量子化部12に出力される
ので、符号化部13から出力されるデータ量が少なくな
り、結果的にバッファメモリ14の蓄積量が少なくな
り、バッファメモリ14が絶対蓄積量をオーバーしない
ようになっている。
Therefore, in the present embodiment, when a factor such as a scene change of an image that causes an increase in coded data occurs, the quantization control unit 4 outputs a control signal that makes the quantization step size coarse in advance. Since the data is output to the encoding unit 12, the amount of data output from the encoding unit 13 decreases, and as a result, the storage amount of the buffer memory 14 decreases, so that the buffer memory 14 does not exceed the absolute storage amount. There is.

【0021】[0021]

【発明の効果】以上説明したように本発明によれば、画
像のシーンチェンジなどの符号化データが増える要因が
発生した場合には、動き検出部によりこれを検出するこ
とができ、この動き検出部の出力をフレーム毎に累積加
算する累積加算部からの出力により量子化制御部が予め
量子化ステップサイズを粗く設定することができるの
で、符号化部からバッファメモリに出力されるデータ量
が少なくなり、急激な符号化データの増大に対するバッ
ファメモリの絶対蓄積量オーバーを防止することができ
るという従来にない優れた画像符号化装置のバッファメ
モリ制御回路を提供することができる。
As described above, according to the present invention, when a factor such as a scene change of an image that causes an increase in coded data occurs, the motion detecting section can detect this. Since the quantization control unit can coarsely set the quantization step size in advance by the output from the cumulative addition unit that cumulatively adds the output of the unit for each frame, the amount of data output from the encoding unit to the buffer memory is small. Therefore, it is possible to provide a buffer memory control circuit of an excellent image coding apparatus, which has not been available in the past, that can prevent the absolute storage amount of the buffer memory from being exceeded when the coded data rapidly increases.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図2】図1の実施例における動き検出部の動作を説明
するための図である。
FIG. 2 is a diagram for explaining the operation of the motion detection unit in the embodiment of FIG.

【図3】従来例の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a conventional example.

【符号の説明】[Explanation of symbols]

1 フレームメモリ 2 動き検出部 3 累積加算部 4 量子化制御部 11 直交変換部 12 量子化部 13 符号化部 14 バッファメモリ 1 Frame Memory 2 Motion Detection Section 3 Cumulative Addition Section 4 Quantization Control Section 11 Orthogonal Transformation Section 12 Quantization Section 13 Encoding Section 14 Buffer Memory

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力されたデジタル画像データをあるブ
ロック単位で直交変換する直交変換部と、この直交変換
部から出力されるデータに対して量子化を施す量子化部
と、この量子化部により量子化されたデータを所定の符
号化テーブルを用いて可変長符号化を行う符号化部と、
この符号化部から出力される符号化データを蓄積し一定
の速度で出力するバッファメモリと、このバッファメモ
リの蓄積量から当該蓄積量がある一定量に保たれるよう
に前記量子化部の量子化ステップサイズを決定しその制
御信号を出力する量子化制御部とを備えた画像符号化装
置のバッファメモリ制御回路において、前記直交変換部
の入力段に、前記入力されたデジタル画像データを1フ
レーム分蓄積するフレームメモリを併設し、前記量子化
制御部の入力段に、前記フレームメモリから出力される
1フレーム遅延された画像データと前記入力された画像
データとに基づきあるブロック単位で画像データの動き
検出を行う動き検出部と、この動き検出部から出力され
る信号を1フレーム単位で累積加算する累積加算部とを
併設するとともに、前記量子化制御部が前記累積加算部
から出力される信号に基づき必要に応じて前記量子化部
の量子化ステップサイズを予め粗く設定する機能を有し
ていることを特徴とした画像符号化装置のバッファメモ
リ制御回路。
1. An orthogonal transform unit for orthogonally transforming input digital image data in units of a block, a quantizer for quantizing data output from the orthogonal transform unit, and a quantizer. An encoding unit that performs variable-length encoding on the quantized data using a predetermined encoding table,
A buffer memory that accumulates the encoded data output from the encoding unit and outputs the encoded data at a constant speed, and a quantum of the quantizing unit so that the accumulation amount is maintained at a certain amount from the accumulation amount of the buffer memory. In a buffer memory control circuit of an image encoding device, which includes a quantization control unit that determines a quantization step size and outputs a control signal thereof, in the input stage of the orthogonal transformation unit, the input digital image data is converted into one frame. A frame memory for accumulating data is provided side by side, and at the input stage of the quantization controller, image data of a certain block is output based on the image data delayed by one frame output from the frame memory and the input image data. A motion detection unit that performs motion detection and a cumulative addition unit that cumulatively adds the signals output from the motion detection unit on a frame-by-frame basis are provided side by side. An image coding apparatus characterized in that the quantization control unit has a function of coarsely setting a quantization step size of the quantization unit in advance based on a signal output from the cumulative addition unit, if necessary. Buffer memory control circuit.
【請求項2】 前記動き検出部が、前記フレームメモリ
から出力される1フレーム遅延された画像データと前記
入力された画像データとから、1フレーム前の画像デー
タと現画像データとの各画素における差分値の絶対値の
総和の内の最小値を算出し出力する機能を有しているこ
とを特徴とした請求項1記載の画像符号化装置のバッフ
ァメモリ制御回路。
2. The motion detection unit detects the pixel data of the image data one frame before and the current image data from the image data delayed by one frame output from the frame memory and the input image data. 2. The buffer memory control circuit of the image coding apparatus according to claim 1, having a function of calculating and outputting the minimum value of the sum of absolute values of the difference values.
JP31391491A 1991-10-31 1991-10-31 Buffer memory control circuit for image encoding device Withdrawn JPH05130587A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31391491A JPH05130587A (en) 1991-10-31 1991-10-31 Buffer memory control circuit for image encoding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31391491A JPH05130587A (en) 1991-10-31 1991-10-31 Buffer memory control circuit for image encoding device

Publications (1)

Publication Number Publication Date
JPH05130587A true JPH05130587A (en) 1993-05-25

Family

ID=18047043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31391491A Withdrawn JPH05130587A (en) 1991-10-31 1991-10-31 Buffer memory control circuit for image encoding device

Country Status (1)

Country Link
JP (1) JPH05130587A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0757490A2 (en) 1995-08-02 1997-02-05 Matsushita Electric Industrial Co., Ltd. Video coding device and video transmission system using the same, quantization control method and average throughput calculation method used therein
JPH11502394A (en) * 1996-01-12 1999-02-23 フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ Transmitter and method for transmitting wideband digital information signal and receiver
WO2021047177A1 (en) * 2019-09-09 2021-03-18 西安万像电子科技有限公司 Data encoding method and apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0757490A2 (en) 1995-08-02 1997-02-05 Matsushita Electric Industrial Co., Ltd. Video coding device and video transmission system using the same, quantization control method and average throughput calculation method used therein
US6356309B1 (en) 1995-08-02 2002-03-12 Matsushita Electric Industrial Co., Ltd. Video coding device and video transmission system using the same, quantization control method and average throughput calculation method used therein
JPH11502394A (en) * 1996-01-12 1999-02-23 フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ Transmitter and method for transmitting wideband digital information signal and receiver
WO2021047177A1 (en) * 2019-09-09 2021-03-18 西安万像电子科技有限公司 Data encoding method and apparatus

Similar Documents

Publication Publication Date Title
JP2891772B2 (en) Digital image coding method using random scanning of image frames
US8452120B2 (en) Image processing device and method
EP0874525A2 (en) Motion image coding apparatus adaptively controlling reference frame interval
US5508745A (en) Apparatus for controlling a quantization level to be modified by a motion vector
JPH05130587A (en) Buffer memory control circuit for image encoding device
JP3355964B2 (en) Adaptive orthogonal transform mode determination method
US20090021645A1 (en) Video signal processing device, video signal processing method and video signal processing program
JP2661465B2 (en) Video encoding device
JP2581421B2 (en) Video compression encoding method
JP2897082B2 (en) Motion compensation variable length coding
JP2001069510A (en) Video surveillance equipment
US20030043904A1 (en) Moving picture coding apparatus and method
JP2010213187A (en) Video coding transmission apparatus
JP2629409B2 (en) Motion compensated prediction interframe coding device
JP3200518B2 (en) Image signal encoding device
JPH03255792A (en) Picture quality controller
KR0159975B1 (en) Image encoder
JP3013090B2 (en) Quantization control method
EP0927954A2 (en) Image signal compression coding method and apparatus
JPH06233279A (en) Motion compensation coding device
JPH06217284A (en) Image encoding device
JP3368164B2 (en) Encoding / decoding system
KR970008415B1 (en) Preprocessing Method of Video Coding Device
JP4359273B2 (en) Coding mode selection method
JP2623555B2 (en) Transform encoding device and encoding method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107