JPH05129803A - Switch - Google Patents
SwitchInfo
- Publication number
- JPH05129803A JPH05129803A JP3287713A JP28771391A JPH05129803A JP H05129803 A JPH05129803 A JP H05129803A JP 3287713 A JP3287713 A JP 3287713A JP 28771391 A JP28771391 A JP 28771391A JP H05129803 A JPH05129803 A JP H05129803A
- Authority
- JP
- Japan
- Prior art keywords
- ground conductor
- layer
- layers
- semiconductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract 13
- 239000004065 semiconductor Substances 0.000 claims abstract 9
- 230000002411 adverse Effects 0.000 abstract 1
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000003989 dielectric material Substances 0.000 abstract 1
- 230000005669 field effect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000011159 matrix material Substances 0.000 abstract 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Waveguides (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、たとえば、複数の入
力端子から入射したマイクロ波信号を複数の任意の出力
端子に出力することのできるマイクロ波スイッチマトリ
クスの入出力端子間アイソレ−ション改善に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to improvement of isolation between input and output terminals of a microwave switch matrix capable of outputting a microwave signal incident from a plurality of input terminals to a plurality of arbitrary output terminals. It is a thing.
【0002】[0002]
【従来の技術】従来例1.図7は、たとえばS.Powell,
■Broad Band Monolithic Cross Point Switch Matrice
s■IEEE Microwave and Millimeter-wave Monolithic C
ircuits Symposium1990 pp.127〜130 に示された従来の
マイクロ波スイッチマトリクスの構成図である。一般に
スイッチマトリクスはM個の入力端子とN個の出力端子
とをもって構成されるが、この従来例は、このうち入力
端子数が2個で出力端子数も2個の場合について示して
いる。図において、1は入力端子、2は入力線路、3は
出力端子、4は出力線路、5はスイッチ、6は終端抵抗
である。2. Description of the Related Art Conventional Example 1. FIG. 7 shows, for example, S. Powell,
■ Broad Band Monolithic Cross Point Switch Matrice
sIEEE Microwave and Millimeter-wave Monolithic C
It is a block diagram of the conventional microwave switch matrix shown by ircuits Symposium1990 pp.127-130. Generally, a switch matrix is composed of M input terminals and N output terminals, but this conventional example shows a case where the number of input terminals is 2 and the number of output terminals is also 2. In the figure, 1 is an input terminal, 2 is an input line, 3 is an output terminal, 4 is an output line, 5 is a switch, and 6 is a terminating resistor.
【0003】次に動作について説明する。入力端子1
a、1bの一方あるいは両方に入射したマイクロ波は、
入力線路2a、2bを伝搬していく。この際に、入力線
路2と出力線路4との交差部近傍に設けられたスイッチ
5が閉じていればマイクロ波の一部は出力線路4に分波
される。この分波したマイクロ波は出力線路を伝搬して
出力端子3a、3bに出力される。Next, the operation will be described. Input terminal 1
The microwaves incident on one or both of a and 1b are
It propagates through the input lines 2a and 2b. At this time, if the switch 5 provided near the intersection of the input line 2 and the output line 4 is closed, a part of the microwave is split to the output line 4. The demultiplexed microwave propagates through the output line and is output to the output terminals 3a and 3b.
【0004】図8に動作状態をさらに具体的に示す。こ
の場合は、スイッチ5a、5bがともに閉じているの
で、入力端子1aに入射したマイクロ波は出力線路4
a、4bに分波されて出力端子3a、3bにともに出力
される。一方、スイッチ5c、5dが開いているので、
入力端子1bに入射したマイクロ波は出力線路4a、4
bには分波されずにすべて終端抵抗6で吸収され、出力
端子3には現れない。FIG. 8 shows the operation state more specifically. In this case, since the switches 5a and 5b are both closed, the microwave incident on the input terminal 1a is not transmitted to the output line 4
The signals are demultiplexed into a and 4b and output to both output terminals 3a and 3b. On the other hand, since the switches 5c and 5d are open,
The microwaves incident on the input terminal 1b are output lines 4a, 4
It is not demultiplexed in b and is absorbed by the terminating resistor 6 and does not appear in the output terminal 3.
【0005】続いて、具体的な構造について説明する。
図9はスイッチマトリクスの入出力経路切り換えに重要
なスイッチ5、交差部の構造を示した斜視図である。半
導体基板7を用いたマイクロストリップ線路により、入
力線路2cと出力線路4cが構成されている。出力線路
4cの途中にはエア−ブリッジ8を用いており、交差部
において入力線路2cと出力線路4cとが接触しないよ
うにした構造である。さらに、入力線路2cと出力線路
4cとの接続のために、電界効果トランジスタ9を設け
ている。ソ−スを接地した電界効果トランジスタ9のゲ
−ト、ドレインが入力線路2c、出力線路4cとにそれ
ぞれ接続されている。ここで、電界効果トランジスタ9
の動作のためにはさらにバイアス印加回路が必要である
が、ここではその図示を省略している。10は電界効果
トランジスタ9のソ−スを地導体11に接続して接地す
るためのスル−ホ−ルである。電界効果トランジスタ9
の印加バイアスを、通常の増幅器と同様な条件にすれば
入力線路2cと出力線路4c間は接続状態となる。この
際、電界効果トランジスタ9の方向性により出力線路4
cから入力線路2cへの逆方向の電波伝搬は阻止され
る。一方、ゲ−トへの印加バイアスを深くして、ピンチ
オフ電圧とすると電界効果トランジスタ9は動作せず、
入力線路2cと出力線路4c間は遮断状態となる。Next, a specific structure will be described.
FIG. 9 is a perspective view showing the structure of the switch 5 and the intersection, which are important for switching the input / output paths of the switch matrix. The input line 2c and the output line 4c are configured by the microstrip line using the semiconductor substrate 7. An air-bridge 8 is used in the middle of the output line 4c so that the input line 2c and the output line 4c do not come into contact with each other at the intersection. Further, a field effect transistor 9 is provided for connecting the input line 2c and the output line 4c. The gate and drain of the field effect transistor 9 whose source is grounded are connected to the input line 2c and the output line 4c, respectively. Here, the field effect transistor 9
A bias applying circuit is further required for the operation of, but its illustration is omitted here. Reference numeral 10 is a through hole for connecting the source of the field effect transistor 9 to the ground conductor 11 and grounding. Field effect transistor 9
If the applied bias of (1) is set to a condition similar to that of a normal amplifier, the input line 2c and the output line 4c are connected. At this time, due to the directivity of the field effect transistor 9, the output line 4
Reverse wave propagation from c to the input line 2c is blocked. On the other hand, when the applied bias to the gate is deepened to set the pinch-off voltage, the field effect transistor 9 does not operate,
The input line 2c and the output line 4c are cut off.
【0006】従来例2.図10は、従来の他のマイクロ
波スイッチマトリクスの実装回路を示すもので、各クロ
スポイント部毎に単位回路を構成し、この単位回路を複
数組合わせて相互接続して所定のm×nのマトリクスを
構成するようになっている。すなわち、クロスポイント
部はラインの交差によるカップリングを防止するように
マイクロ回路が構成される一対の第1及び第2の誘電体
基板27、28を接地導体29を介在して積層される。
このうち第1の誘電体基板27には第1及び第2の入力
端子10、11、入力カップラ23、マイクロ波スイッ
チ25及び50Ω終端26が形成され、第2の誘電体基
板には、その一方面に第1及び第2の出力端子20、2
1及び出力カップラ24が形成される。そして、これら
第1及び第2の誘電体基板27、28はそのマイクロ波
スイッチ25及び出力カップラ24が同軸フィードスル
ー30を用いて電気的に相互接続された状態で張り合わ
せる如く積層される。つぎに、このように構成された実
装回路は、マトリクスの規模に応じて、例えば2×2個
を組合わせ接続して2×2マトリクスが形成され、m×
n個を組み合わせ接続してm×nマトリクスが形成され
る。Conventional example 2. FIG. 10 shows another conventional microwave switch matrix mounting circuit, in which a unit circuit is formed for each crosspoint portion and a plurality of unit circuits are combined and interconnected to form a predetermined m × n matrix. It is designed to form a matrix. That is, in the cross point portion, a pair of first and second dielectric substrates 27 and 28 in which a micro circuit is formed so as to prevent coupling due to the intersection of lines are laminated with the ground conductor 29 interposed.
Of these, the first and second input terminals 10 and 11, the input coupler 23, the microwave switch 25, and the 50 Ω termination 26 are formed on the first dielectric substrate 27, and the first and second input terminals 10 and 11 are formed on the second dielectric substrate. To the first and second output terminals 20, 2
1 and an output coupler 24 are formed. The first and second dielectric substrates 27 and 28 are laminated so that the microwave switch 25 and the output coupler 24 are attached to each other with the coaxial feed through 30 electrically connected to each other. Next, in the mounting circuit configured as described above, 2 × 2 matrixes are formed by combining and connecting, for example, 2 × 2 pieces according to the scale of the matrix, and m ×
An n × n matrix is formed by combining and connecting n pieces.
【0007】[0007]
【発明が解決しようとする課題】従来例1の半導体集積
回路は以上のように構成されているので、同一面に設け
られた入力線路と出力線路との接触を防ぐ必要から、線
路交差部においてエア−ブリッジを用いている。このた
め、マイクロ波のような高い周波数では、交差部におい
て両線路間に生じる容量を介して電波の漏洩が生じ、入
出力線路間のアイソレションが劣化する。この結果、両
線路間に設けたスイッチが理想的な動作を行う場合にお
いても出力端子に不要波があらわれる問題がある。ま
た、通常のスイッチマトリクスではこのような交差部を
多数用いるため、漏洩した電波が互いに干渉する結果、
スイッチマトリクス全体の性能を著しく劣化させる問題
がある。また、従来例2のクロスポイント部を構成する
マイクロ波スイッチマトリクスでは、その構成上、マト
リクスの規模が大きくなると、それに応じて単体回路の
数が増えて、接続部が多くなるため、その組立作業が非
常に面倒であるという問題を有していた。Since the semiconductor integrated circuit of Conventional Example 1 is constructed as described above, it is necessary to prevent the contact between the input line and the output line provided on the same plane, and therefore, at the line crossing portion. It uses an air-bridge. Therefore, at high frequencies such as microwaves, radio waves leak through the capacitance generated between the two lines at the intersection, and the isolation between the input and output lines deteriorates. As a result, there is a problem that an unwanted wave appears at the output terminal even when the switch provided between both lines performs an ideal operation. Also, since many such intersections are used in a normal switch matrix, as a result of leaked radio waves interfering with each other,
There is a problem that the performance of the entire switch matrix is significantly deteriorated. Further, in the microwave switch matrix forming the cross-point part of the conventional example 2, due to the structure, as the size of the matrix increases, the number of single circuits increases correspondingly, and the number of connecting parts increases, so that the assembly work is performed. Had the problem of being very troublesome.
【0008】この発明は上記のような問題点を解決する
ためになされたもので、多数の交差部を有するマイクロ
波スイッチマトリクスにおいて、信頼性を損なうこと無
く、入出力端子間のアイソレ−ションを改善するととも
に、組立作業のないスイッチを得ることを目的とする。The present invention has been made in order to solve the above problems, and in a microwave switch matrix having a large number of intersections, isolation between input / output terminals can be achieved without impairing reliability. It aims at improving and obtaining a switch without assembly work.
【0009】[0009]
【課題を解決するための手段】第1の発明に係るマイク
ロ波スイッチマトリクス等に用いられるスイッチは、誘
電体あるいは半導体で構成された第1の層、第2の層の
少なくとも2つの層を有し、上記2つの層の間には地導
体を形成し、さらに第1のストリップ導体(第1の給電
導体の一例)を上記地導体と対向するようにして上記第
1の層に設けて第1のマイクロストリップ線路を構成
し、また、第2のストリップ導体(第2の給電導体の一
例)を上記地導体と対向して上記第2の層に設けて第2
のマイクロストリップ線路を構成し、かつ、上記2つの
層のうち少なくとも一つの層が半導体層であり、上記半
導体層に形成された半導体素子を用いてなるスイッチ機
能を有する半導体スイッチデバイスを介して上記第1の
ストリップ導体と上記第2のストリップ導体とを接続す
るにあたり、地導体の孔にあるバイアホール(接続手段
の一例)を用いて接続したものである。A switch used in a microwave switch matrix or the like according to the first invention has at least two layers of a first layer and a second layer made of a dielectric material or a semiconductor. A ground conductor is formed between the two layers, and a first strip conductor (an example of a first feeding conductor) is provided on the first layer so as to face the ground conductor. And a second strip conductor (an example of a second feeding conductor) is provided in the second layer so as to face the ground conductor.
Via a semiconductor switch device having a switch function, which comprises a microstrip line, wherein at least one layer of the two layers is a semiconductor layer, and which uses a semiconductor element formed in the semiconductor layer. When connecting the first strip conductor and the second strip conductor, via holes (one example of connecting means) in the holes of the ground conductor are used for connection.
【0010】また、第2の発明は、たとえば、地導体の
厚さをストリップ線路に生ずる電力とその所用周波数に
基づく表皮電流の厚さの2倍以上にしたものである。In the second aspect of the invention, for example, the thickness of the ground conductor is made twice or more the thickness of the skin current based on the power generated in the strip line and the required frequency.
【0011】[0011]
【作用】第1の発明においては、たとえば半導体基板上
にたとえば半導体層−地導体−誘電体層、あるいは、半
導体層−誘電体層−地導体−誘電体層等のサンドイッチ
構造を半導体スイッチ素子と一体形成し、それぞれの層
を用いて2つのマイクロストリップ線路を独立に構成す
るような線路構造になっているため、上下層に設けた線
路間の結合を十分に小さくすることができる。この結
果、入出力線路交差部における電波の漏洩がなくなり、
スイッチマトリクスの入出力端子間のアイソレ−ション
が改善される。さらに、これらの構成が半導体プロセス
により一体形成できるため、層間接続の精度を高くで
き、多数の交差部を有するマイクロ波スイッチマトリク
スにおいても、一度の半導体プロセスにより製造できる
ため信頼性の高いスイッチを実現できる。In the first invention, for example, a semiconductor layer-ground conductor-dielectric layer or a semiconductor layer-dielectric layer-ground conductor-dielectric layer sandwich structure is used as a semiconductor switch element on a semiconductor substrate. Since the line structure is integrally formed and two microstrip lines are independently configured using the respective layers, the coupling between the lines provided in the upper and lower layers can be sufficiently reduced. As a result, there is no leakage of radio waves at the input / output line intersection,
The isolation between the input and output terminals of the switch matrix is improved. Furthermore, since these configurations can be integrally formed by a semiconductor process, the accuracy of interlayer connection can be increased, and even a microwave switch matrix having a large number of intersections can be manufactured by a single semiconductor process, thus realizing a highly reliable switch. it can.
【0012】第2の発明においては、入力線路により地
導体を流れる電流と出力線路により地導体を流れる電流
との干渉を少なくできる結果、マイクロ波において良好
な特性を得ることができる。In the second aspect of the invention, the interference between the current flowing through the ground conductor by the input line and the current flowing through the ground conductor by the output line can be reduced, and as a result, good characteristics can be obtained in the microwave.
【0013】[0013]
【実施例】実施例1.以下に本発明の実施例を図を用い
て説明する。図1はこの発明の一実施例のスイッチマト
リクスについて、その交差部を取り出して示した外観斜
視図である。また、図2は内部構造を示した斜視図であ
る。図において、7は半導体基板、9は電界効果トラン
ジスタ、12は半導体基板7上に形成された第1の誘電
体層、13は第1の誘電体層12の上層に形成された第
2の誘電体層、14は上記第1の誘電体層12と第2の
誘電体層13の層間に形成された共通地導体、15は上
記共通地導体14と対向するようにして第1の誘電体層
12に設けられた第1のストリップ導体、16は上記共
通地導体14と対向するようにして第2の誘電体層13
に設けられた第2のストリップ導体、18は共通地導体
14に設けられた孔である。上記第1の誘電体層12と
共通地導体14および第1のストリップ導体15によ
り、出力線路4dが構成される。また、上記第2の誘電
体層13と共通地導体14および第2のストリップ導体
16により、入力線路2dが構成される。電界効果トラ
ンジスタ9のゲ−トは孔18に設けられたバイアホ−ル
17aを介して入力線路2dに接続されており、ドレイ
ンは出力線路4dに接続されている。また、ソ−スはバ
イアホ−ル17bを介して共通地導体14に接続されて
いる。ここで、電界効果トランジスタ9の動作のために
はさらにバイアス印加回路が必要であるが、ここでは図
示を省略している。半導体基板7としては厚みが600
〜100μm程度の高純度のGaAs基板が容易に入手
できる。また、第1の誘電体層12、第2の誘電体層1
3としては、たとえばSiNなどの窒化物、SiO2 な
どの酸化物、ポリイミドなどの有機化合物などを気相成
長や塗布などにより半導体基板7上に容易に形成でき
る。EXAMPLES Example 1. Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an external perspective view of a switch matrix according to an embodiment of the present invention, showing the intersections thereof. 2 is a perspective view showing the internal structure. In the figure, 7 is a semiconductor substrate, 9 is a field effect transistor, 12 is a first dielectric layer formed on the semiconductor substrate 7, and 13 is a second dielectric layer formed on the first dielectric layer 12. Body layer, 14 is a common ground conductor formed between the first dielectric layer 12 and the second dielectric layer 13, and 15 is a first dielectric layer so as to face the common ground conductor 14. A first strip conductor 12 provided on the second dielectric layer 13 is provided so as to face the common ground conductor 14.
The second strip conductor 18 provided in the common ground conductor 14 is a hole provided in the common ground conductor 14. The first dielectric layer 12, the common ground conductor 14 and the first strip conductor 15 constitute an output line 4d. Further, the second dielectric layer 13, the common ground conductor 14 and the second strip conductor 16 constitute an input line 2d. The gate of the field effect transistor 9 is connected to the input line 2d through the via hole 17a provided in the hole 18, and the drain is connected to the output line 4d. Further, the source is connected to the common ground conductor 14 via a via hole 17b. Here, a bias applying circuit is further required for the operation of the field effect transistor 9, but it is omitted here. The semiconductor substrate 7 has a thickness of 600
A high-purity GaAs substrate of about 100 μm is easily available. In addition, the first dielectric layer 12 and the second dielectric layer 1
For example, a nitride such as SiN, an oxide such as SiO2, an organic compound such as polyimide, etc. can be easily formed on the semiconductor substrate 7 by vapor phase growth or coating.
【0014】入力線路2dを伝搬する電波は、従来と同
様にして、電界効果トランジスタ9への印加バイアスに
応じて出力線路4d側へ切り替えられる。ここで、入力
線路2dと出力線路4dとは、共通地導体14によって
遮蔽される構造を有していることから、入出力線路間の
アイソレ−ションが確保でき、クロスト−クあるいは結
合による問題が生じない。従って、このようの構造の線
路により構成されるスイッチマトリクスでは、入出力端
子間のアイソレ−ションが改善され、良好な性能が得ら
れる利点がある。さらに、これらの構成が半導体プロセ
スにより一体形成されているため、層間接続の精度を高
くでき、多数の交差部を有するマイクロ波スイッチマト
リクスにおいても、信頼性の高いスイッチを実現でき
る。The radio wave propagating through the input line 2d is switched to the output line 4d side in accordance with the bias applied to the field effect transistor 9 in the same manner as in the conventional case. Here, since the input line 2d and the output line 4d have a structure shielded by the common ground conductor 14, the isolation between the input and output lines can be ensured, and there is a problem due to crosstalk or coupling. Does not happen. Therefore, in the switch matrix constituted by the lines having such a structure, there is an advantage that the isolation between the input and output terminals is improved and good performance is obtained. Furthermore, since these configurations are integrally formed by a semiconductor process, the accuracy of interlayer connection can be increased, and a highly reliable switch can be realized even in a microwave switch matrix having a large number of intersections.
【0015】ここで、共通地導体14の厚みを、生ずる
電力とその所用周波数における表皮電流の厚さの少なく
とも2倍以上にしておけば、入力線路2dの地導体を流
れる電流と出力線路4dの地導体を流れる電流との干渉
を少なくできる結果、マイクロ波において良好な特性を
得ることができる。図3は、図2のA−A断面図であ
り、図中、矢印は電界を示し、Wは共通地導体14の厚
さ、W1は、第2のストリップ導体16の表皮電流の厚
さ、W2は、第2のストリップ導体16により共通地導
体14に形成される表皮電流の厚さ、W3は第1のスト
リップ導体15の表皮電流の厚さ、W4は、第1のスト
リップ導体15により共通地導体14に形成される表皮
電流の厚さである。この図のように、W>W2+W4で
あれば、表皮電流の干渉がなくなり、良好な特性を得る
ことができる。たとえば、W2=W4=5000オング
ストロームである場合、共通地導体14の厚さWは、1
0000オングストローム(1ミクロン)以上、たとえ
ば2〜3ミクロンある事が望ましい。したがって、この
共通地導体14を形成するための半導体プロセスは共通
地導体の厚さを十分に確保する工程を有する必要があ
る。Here, if the thickness of the common ground conductor 14 is set to be at least twice the thickness of the generated power and the skin current at the required frequency, the current flowing through the ground conductor of the input line 2d and the output line 4d. As a result of less interference with the current flowing through the ground conductor, good characteristics can be obtained in the microwave. 3 is a cross-sectional view taken along the line AA of FIG. 2, in which the arrow indicates an electric field, W is the thickness of the common ground conductor 14, W1 is the thickness of the skin current of the second strip conductor 16, and FIG. W2 is the thickness of the skin current formed on the common ground conductor 14 by the second strip conductor 16, W3 is the thickness of the skin current of the first strip conductor 15, and W4 is common by the first strip conductor 15. It is the thickness of the skin current formed on the ground conductor 14. As shown in this figure, if W> W2 + W4, the skin current interference is eliminated, and good characteristics can be obtained. For example, when W2 = W4 = 5000 angstroms, the thickness W of the common ground conductor 14 is 1
It is desirable that the thickness is 0000 angstrom (1 micron) or more, for example, 2 to 3 microns. Therefore, the semiconductor process for forming the common ground conductor 14 needs to have a step of ensuring a sufficient thickness of the common ground conductor.
【0016】実施例2.上記の実施例1では入出力間を
接続するためのスイッチとしてゲ−トが一つの電界効果
トランジスタを用いた場合について示したが、この発明
はこれにかぎらず、二つのゲ−トをもつデュアルゲ−ト
電界効果トランジスタを用いてさらにスイッチの性能を
高めるようにしてもよい。Example 2. In the first embodiment described above, the field effect transistor having one gate is used as the switch for connecting the input and the output, but the present invention is not limited to this, and the dual gate having two gates is used. A field effect transistor may be used to further enhance the performance of the switch.
【0017】実施例3.上記の実施例1では、半導体基
板の上に誘電体層を2層に形成した場合について示し
た。しかし、この発明はこれにかぎらず、図4に示すよ
うに、誘電体基板13の上に第1の誘電体層12、半導
体層7を形成し、電界効果トランジスタ9を半導体層7
に形成する構成としても良い。また、図4に示した構成
を、第1の誘電体層12と半導体層7とを入れ替えた構
成としても同様の効果が得られる。さらに誘電体層や半
導体層が、誘電率や厚みの異なる複数の誘電体や半導体
から構成されていても良い。Embodiment 3. In the above-mentioned Example 1, the case where two dielectric layers were formed on the semiconductor substrate was shown. However, the present invention is not limited to this, and as shown in FIG. 4, the first dielectric layer 12 and the semiconductor layer 7 are formed on the dielectric substrate 13, and the field effect transistor 9 and the semiconductor layer 7 are formed.
It may be configured to be formed in. Further, the same effect can be obtained by replacing the first dielectric layer 12 and the semiconductor layer 7 in the structure shown in FIG. Further, the dielectric layer or the semiconductor layer may be composed of a plurality of dielectrics or semiconductors having different permittivities or thicknesses.
【0018】以上実施例1〜3では、誘電体あるいは半
導体で構成された第1の層、第2の層、第3の層の少な
くとも3つの層を有し、上記3つの層のうち少なくとも
一つの層が半導体層であり、上記3つの層のうち隣接す
る第1の層と、第2の層との層間には一面地導体を形成
し、さらに第1のストリップ導体を上記一面地導体と対
向するようにして上記第1の層に設け、また、第2のス
トリップ導体を上記一面地導体と対向して上記第2の誘
電体層に設け、かつ、上記半導体層に形成された半導体
素子を用いてなるスイッチ機能を有するデバイスを介し
て上記第1のストリップ導体と上記第2のストリップ導
体とを接続し、上記半導体素子にバイアス電圧を印加す
るための回路を設けてなり、さらに、上記の各層および
各層間の接続のための手段とが半導体プロセスにより一
体形成してなることをを特徴とするマイクロ波半導体ス
イッチマトリクスを説明した。In Examples 1 to 3 described above, at least three layers of the first layer, the second layer, and the third layer made of a dielectric material or a semiconductor are provided, and at least one of the above three layers is provided. One layer is a semiconductor layer, and a single-sided ground conductor is formed between the first layer and the second layer, which are adjacent to each other among the three layers, and a first strip conductor is connected to the single-sided ground conductor. A semiconductor element provided on the first layer so as to face each other, and a second strip conductor provided on the second dielectric layer so as to face the one-side ground conductor and formed on the semiconductor layer. A circuit for connecting the first strip conductor and the second strip conductor to each other through a device having a switch function, and applying a bias voltage to the semiconductor element. Of each layer and connections between layers And means has been described microwave semiconductor switch matrix, characterized in that formed by integrally formed by a semiconductor process.
【0019】実施例4.上記実施例1〜3では、少なく
とも3層がある場合を示したが、図5、図6に示すよう
に2層であってもかまわない。Example 4. In the above-mentioned Examples 1 to 3, the case where there are at least three layers is shown, but it may be two layers as shown in FIGS. 5 and 6.
【0020】[0020]
【発明の効果】以上のように第1の発明によれば、誘電
体層−地導体−誘電体層等ののサンドイッチ構造および
各層間をむすぶバイアホ−ル等を半導体素子とともに半
導体基板上に一体形成し、それぞれの誘電体層を用いて
マイクロストリップ線路を構成するようになっているの
で、層間の線路結合による悪影響を生じさせることがな
く、入出力端子間アイソレ−ションの良好なスイッチマ
トリクスを実現できる。さらに、これらの構成が半導体
プロセスにより一体形成できるため、層間接続の精度を
高くでき、多数の交差部を有するマイクロ波スイッチマ
トリクスにおいても、信頼性の高いスイッチを実現でき
る。As described above, according to the first aspect of the present invention, a sandwich structure of a dielectric layer-ground conductor-dielectric layer, etc. and a via hole for interposing each layer are integrated with a semiconductor element on a semiconductor substrate. Since the microstrip lines are formed by using the respective dielectric layers, a switch matrix with good isolation between input and output terminals can be obtained without causing adverse effects due to line coupling between layers. realizable. Further, since these configurations can be integrally formed by a semiconductor process, the accuracy of interlayer connection can be increased, and a highly reliable switch can be realized even in a microwave switch matrix having a large number of intersections.
【0021】また、第2の発明によれば、地導体を厚く
したので、表皮電流が干渉しない良好なスイッチを得る
ことができる。According to the second aspect of the invention, since the ground conductor is thickened, it is possible to obtain a good switch in which the skin current does not interfere.
【図1】この発明の一実施例によるマイクロ波スイッチ
マトリクスの主要部を示す外観斜視図である。FIG. 1 is an external perspective view showing a main part of a microwave switch matrix according to an embodiment of the present invention.
【図2】この発明の一実施例によるマイクロ波スイッチ
マトリクスの主要部の内部構造を示す分解斜視図であ
る。FIG. 2 is an exploded perspective view showing an internal structure of a main part of a microwave switch matrix according to an embodiment of the present invention.
【図3】図2のA−A断面図である。3 is a cross-sectional view taken along the line AA of FIG.
【図4】この発明の他の実施例によるマイクロ波スイッ
チマトリクスの主要部の内部構造を示す分解斜視図であ
る。FIG. 4 is an exploded perspective view showing an internal structure of a main part of a microwave switch matrix according to another embodiment of the present invention.
【図5】この発明の他の実施例によるマイクロ波スイッ
チマトリクスの主要部の内部構造を示す分解斜視図であ
る。FIG. 5 is an exploded perspective view showing an internal structure of a main part of a microwave switch matrix according to another embodiment of the present invention.
【図6】この発明の他の実施例によるマイクロ波スイッ
チマトリクスの主要部の内部構造を示す分解斜視図であ
る。FIG. 6 is an exploded perspective view showing an internal structure of a main part of a microwave switch matrix according to another embodiment of the present invention.
【図7】従来のマイクロ波スイッチマトリクスの構成図
である。FIG. 7 is a configuration diagram of a conventional microwave switch matrix.
【図8】従来のマイクロ波スイッチマトリクスの動作説
明図である。FIG. 8 is an operation explanatory diagram of a conventional microwave switch matrix.
【図9】従来のマイクロ波スイッチマトリクスの主要部
を示す斜視図である。FIG. 9 is a perspective view showing a main part of a conventional microwave switch matrix.
【図10】従来の他のマイクロ波スイッチマトリクスの
主要部を示す斜視図である。FIG. 10 is a perspective view showing a main part of another conventional microwave switch matrix.
1 入力端子 2 入力線路 3 出力端子 4 出力線路 5 スイッチ 6 終端抵抗 7 半導体基板あるいは半導体層 8 エア−ブリッジ 9 電界効果トランジスタ 10 スル−ホ−ル 11 地導体 12 第1の誘電体層 13 第2の誘電体層あるいは誘電体基板 14 共通地導体 15 第1のストリップ導体(第1の給電導体の一例) 16 第2のストリップ導体(第2の給電導体の一例) 17 バイアホ−ル(接続手段の一例) 18 孔 1 Input Terminal 2 Input Line 3 Output Terminal 4 Output Line 5 Switch 6 Termination Resistor 7 Semiconductor Substrate or Semiconductor Layer 8 Air-Bridge 9 Field Effect Transistor 10 Through Hole 11 Ground Conductor 12 First Dielectric Layer 13 Second Dielectric layer or dielectric substrate 14 common ground conductor 15 first strip conductor (an example of a first feeding conductor) 16 second strip conductor (an example of a second feeding conductor) 17 via hole (of connecting means) One example) 18 holes
Claims (2)
一体形成されたスイッチ (a)第1と第2の給電導体、 (b)第1の給電導体を接続した半導体スイッチを有す
る半導体層、 (c)半導体層と第2の給電導体の間にあって、所定の
位置に孔を有する地導体、 (d)半導体スイッチと第2の給電導体を地導体の孔を
介して接続する接続手段、1. A switch in which the following elements are integrally formed by a semiconductor forming process: (a) first and second power feeding conductors; (b) a semiconductor layer having a semiconductor switch connecting the first power feeding conductor; (c) ) A ground conductor having a hole at a predetermined position between the semiconductor layer and the second feeding conductor, (d) a connecting means for connecting the semiconductor switch and the second feeding conductor through the hole of the ground conductor,
体の厚さは第1と第2の給電導体により地導体の両側に
生ずる表皮電流が干渉しあわない厚さ以上であることを
特徴とする請求項1記載のスイッチ。2. The switch according to claim 1, wherein a thickness of the ground conductor is equal to or larger than a thickness at which skin currents generated on both sides of the ground conductor by the first and second feeding conductors do not interfere with each other. The switch according to claim 1, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03287713A JP3105966B2 (en) | 1991-11-01 | 1991-11-01 | switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03287713A JP3105966B2 (en) | 1991-11-01 | 1991-11-01 | switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05129803A true JPH05129803A (en) | 1993-05-25 |
JP3105966B2 JP3105966B2 (en) | 2000-11-06 |
Family
ID=17720777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03287713A Expired - Fee Related JP3105966B2 (en) | 1991-11-01 | 1991-11-01 | switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3105966B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116310A (en) * | 1995-10-17 | 1997-05-02 | Nippon Telegr & Teleph Corp <Ntt> | Multi-input and multi-output switch circuit |
US5739560A (en) * | 1994-09-22 | 1998-04-14 | Nippon Telegraph And Telephone Corporation | High frequency masterslice monolithic integrated circuit |
US7557674B2 (en) | 2005-03-09 | 2009-07-07 | Nippon Telephone And Telegraph Corporation | Matrix switch |
-
1991
- 1991-11-01 JP JP03287713A patent/JP3105966B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5739560A (en) * | 1994-09-22 | 1998-04-14 | Nippon Telegraph And Telephone Corporation | High frequency masterslice monolithic integrated circuit |
JPH09116310A (en) * | 1995-10-17 | 1997-05-02 | Nippon Telegr & Teleph Corp <Ntt> | Multi-input and multi-output switch circuit |
US7557674B2 (en) | 2005-03-09 | 2009-07-07 | Nippon Telephone And Telegraph Corporation | Matrix switch |
Also Published As
Publication number | Publication date |
---|---|
JP3105966B2 (en) | 2000-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5023494A (en) | High isolation passive switch | |
JP3487639B2 (en) | Semiconductor device | |
US5272457A (en) | High isolation integrated switch circuit | |
EP0511728B1 (en) | Coplanar waveguide directional coupler and flip-chip microwave monolithic integrated circuit assembly incorporating the coupler | |
US5025232A (en) | Monolithic multilayer planar transmission line | |
US5535445A (en) | Mixer circuit | |
JP3255118B2 (en) | Transmission line and transmission line resonator | |
JP2605502B2 (en) | package | |
US4118670A (en) | Image phased and idler frequency controlled mixer formed on an integrated circuit dielectric substrate | |
US5856713A (en) | N-way MMIC switch | |
JPH1041714A (en) | Dielectric line | |
JP2002299947A (en) | High frequency semiconductor device | |
US3530407A (en) | Broadband microstrip hybrid tee | |
JPH05129803A (en) | Switch | |
US7586195B2 (en) | Semiconductor device | |
US6111475A (en) | High frequency multi-port switching circuit | |
US5309006A (en) | FET crossbar switch device particularly useful for microwave applications | |
JP4304784B2 (en) | Semiconductor chip mounting substrate and high frequency device | |
JPH04261022A (en) | Semiconductor integrated circuit | |
JPH0119761B2 (en) | ||
US5773887A (en) | High frequency semiconductor component | |
JP4170184B2 (en) | Semiconductor circuit device | |
JP3848894B2 (en) | Semiconductor device | |
JP2781557B2 (en) | Passive circuit device for microwave integrated circuit | |
US6787815B2 (en) | High-isolation semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
LAPS | Cancellation because of no payment of annual fees |