JPH05129297A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JPH05129297A JPH05129297A JP28617591A JP28617591A JPH05129297A JP H05129297 A JPH05129297 A JP H05129297A JP 28617591 A JP28617591 A JP 28617591A JP 28617591 A JP28617591 A JP 28617591A JP H05129297 A JPH05129297 A JP H05129297A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- film
- wiring
- based material
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000463 material Substances 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000206 photolithography Methods 0.000 claims abstract description 10
- 239000003870 refractory metal Substances 0.000 claims description 100
- 238000000034 method Methods 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000005012 migration Effects 0.000 abstract description 23
- 238000013508 migration Methods 0.000 abstract description 23
- 229910052802 copper Inorganic materials 0.000 abstract description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 18
- 239000011229 interlayer Substances 0.000 abstract description 15
- 230000008018 melting Effects 0.000 abstract description 7
- 238000002844 melting Methods 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 10
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に、エレクトロマイグレーション
耐性およびストレスマイグレーション耐性(以下、両マ
イグレーションを総称する場合には単にマイグレーショ
ンと言う)のよい高信頼性配線を有する半導体装置とそ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and particularly to a highly reliable wiring having good electromigration resistance and stress migration resistance (hereinafter, both migrations will be simply referred to as migration). And a manufacturing method thereof.
【0002】[0002]
【従来の技術】従来、半導体装置における配線の構造と
して、図7(a)乃至図7(b)に示すようなものがある。す
なわち、図7(a)は、半導体基板1上における層間絶縁
膜2の表面にAl-1%Si膜3等のAl系材料のみによっ
て配線を形成した構造である。また、図7(b)は、半導
体基板1上における層間絶縁膜2の表面に、TiN膜等
の高融点金属材料のバリアメタル4を介してAl-1%Si
-0.5%Cu膜5等のAl系材料によって配線を形成した積
層構造である。2. Description of the Related Art Conventionally, as a wiring structure in a semiconductor device, there are structures shown in FIGS. 7 (a) and 7 (b). That is, FIG. 7A shows a structure in which wiring is formed only on the Al-based material such as the Al-1% Si film 3 on the surface of the interlayer insulating film 2 on the semiconductor substrate 1. Further, FIG. 7B shows that Al-1% Si is formed on the surface of the interlayer insulating film 2 on the semiconductor substrate 1 via the barrier metal 4 made of a refractory metal material such as a TiN film.
This is a laminated structure in which wiring is formed of an Al-based material such as -0.5% Cu film 5.
【0003】また、図7(c)は、16Mダイナミック・ラ
ンダム・アクセス・メモリ(DRAM)レベルにおける配線
幅が0.5μm〜0.6μmと細いために適応が検討されて
いる逆積層構造である。この逆積層構造は、半導体基板
1上における層間絶縁膜2の表面にAl-1%Si-0.5%C
u膜5等のAl系材料によって配線を形成した後、TiW
膜等の高融点金属膜6を積層した構造である。Further, FIG. 7 (c) shows an inverse laminated structure whose application is being considered because the wiring width at the 16M dynamic random access memory (DRAM) level is as thin as 0.5 μm to 0.6 μm. .. This reverse laminated structure has Al-1% Si-0.5% C on the surface of the interlayer insulating film 2 on the semiconductor substrate 1.
After forming the wiring with Al-based material such as u film 5, TiW
This is a structure in which refractory metal films 6 such as films are laminated.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置における配線構造には次のような問題が
ある。すなわち、図7(a)に示す構造では、1.2μm以
下の配線幅の場合にはAlのマイグレーションによって
ヒロックやボイドが発生して断線に至るまでの配線の寿
命が著しく低下し、配線の信頼性が悪化するという問題
がある。However, the wiring structure in the conventional semiconductor device has the following problems. That is, in the structure shown in FIG. 7 (a), when the wiring width is 1.2 μm or less, the life of the wiring until hillocks and voids are generated due to the migration of Al and the disconnection is significantly reduced, and the reliability of the wiring is reduced. There is a problem that sex deteriorates.
【0005】また、図7(b)に示す積層構造では、Al系
材料から成る配線と半導体基板1とを接続するコンタク
ト部における上記Al系材料と半導体基板1との界面で
の反応によるアロイピットを防止するために、Al系材
料下にTiN膜等のバリアメタル4を形成している。し
たがって、上記Al系材料の粒径が下地のTiNの粒径の
影響を受けて小さくなってしまう。そのために、上記A
l系材料を図7(a)のようなAl-1%Si材料で形成した
のではマイグレーション耐性の向上は余りみられない。
そこで、図7(b)における積層構造では、上記Al系材料
をAl-1%Si-0.5%Cuにして、マイグレーション耐性
の向上を図っている。しかしながら、この方法でも効果
があるのは配線幅が0.8μm迄であり、それ以下の配線
幅では断線に至るまでの寿命が著しく低下するという問
題がある。Further, in the laminated structure shown in FIG. 7B, alloy pits due to a reaction at the interface between the Al-based material and the semiconductor substrate 1 at the contact portion connecting the wiring made of the Al-based material and the semiconductor substrate 1 are formed. To prevent this, a barrier metal 4 such as a TiN film is formed under the Al-based material. Therefore, the grain size of the Al-based material is affected by the grain size of the underlying TiN and becomes small. Therefore, the above A
If the l-based material is formed of the Al-1% Si material as shown in FIG. 7 (a), the migration resistance is not improved so much.
Therefore, in the laminated structure in FIG. 7B, the Al-based material is Al-1% Si-0.5% Cu to improve the migration resistance. However, this method is also effective in the wiring width up to 0.8 μm, and there is a problem that the life until the disconnection is remarkably shortened with the wiring width less than 0.8 μm.
【0006】また、図7(c)に示す逆積層構造では、上
記Al系材料の上部の高融点金属膜6がマイグレーショ
ンを抑制するため、配線破断に至るようなボイドの発生
がある程度抑制される。ところが、配線上部でのマイグ
レーションが抑制されたために配線側壁部でヒロックが
成長することになる。したがって、線幅0.6μm以下の
配線の場合には、配線の側壁部でのマイグレーションに
よって発生するボイドのために断線に至るまでの寿命が
著しく低下すると共に、側壁から発生するヒロックのた
めに配線間隔が狭くなって配線間の短絡が起こるという
問題がある。Further, in the reverse laminated structure shown in FIG. 7 (c), the refractory metal film 6 on the Al-based material suppresses migration, so that generation of voids leading to wiring breakage is suppressed to some extent. .. However, since migration at the upper portion of the wiring is suppressed, hillocks grow on the side wall of the wiring. Therefore, in the case of a wiring having a line width of 0.6 μm or less, the life until disconnection is significantly reduced due to the voids generated by the migration in the side wall portion of the wiring, and the wiring is owing to the hillock generated from the side wall. There is a problem that the space becomes narrow and a short circuit occurs between the wirings.
【0007】そこで、この発明の目的は、配線を形成す
るAl系材料の上部,側壁部におけるマイグレーションに
よってヒロックやボイドが発生しない高信頼性配線を有
する半導体装置、及び、その製造方法を提供することに
ある。Therefore, an object of the present invention is to provide a semiconductor device having a highly reliable wiring in which hillocks and voids do not occur due to migration in the upper portion and side wall of the Al-based material forming the wiring, and a manufacturing method thereof. It is in.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するた
め、第1の発明の半導体装置は、半導体層上に配線を有
する半導体装置において、上記配線は、Al系材料とこ
のAl系材料の少なくとも上部および側壁部を覆う高融
点金属膜で形成されたことを特徴としている。In order to achieve the above object, the semiconductor device of the first invention is a semiconductor device having a wiring on a semiconductor layer, wherein the wiring is at least an Al-based material and this Al-based material. It is characterized by being formed of a refractory metal film covering the upper part and the side wall part.
【0009】また、第2の発明の半導体装置は、上記第
1の発明の半導体装置において、上記配線を構成する上
記高融点金属膜の表面を高融点金属酸化膜で覆ったこと
を特徴としている。The semiconductor device of the second invention is characterized in that, in the semiconductor device of the first invention, the surface of the refractory metal film forming the wiring is covered with a refractory metal oxide film. ..
【0010】また、第3の発明の半導体装置の製造方法
は、半導体層上にAl系材料膜および第1の高融点金属
膜を順次堆積する工程と、ホトリソグラフィおよびエッ
チングによって上記Al系材料膜および第1の高融点金
属膜を配線パターンにパターンニングする工程と、さら
に、第2の高融点金属膜を堆積する工程と、上記第2の
高融点金属膜をエッチバックして各配線間の第2の高融
点金属膜を除去する工程を備えたことを特徴としてい
る。A method of manufacturing a semiconductor device according to a third aspect of the present invention includes a step of sequentially depositing an Al-based material film and a first refractory metal film on a semiconductor layer, and the above-described Al-based material film by photolithography and etching. And a step of patterning the first refractory metal film into a wiring pattern, a step of depositing a second refractory metal film, and a step of etching back the second refractory metal film to form a space between the wirings. The method is characterized by including a step of removing the second refractory metal film.
【0011】また、第4の発明の半導体装置の製造方法
は、半導体層上に第1の高融点金属膜,Al系材料膜およ
び第2の高融点金属膜を順次堆積する工程と、ホトリソ
グラフィおよびエッチングによって上記第1の高融点金
属膜,Al系材料膜および第2の高融点金属膜を配線パタ
ーンにパターンニングする工程と、さらに、第3の高融
点金属膜を堆積する工程と、上記第3の高融点金属膜を
エッチバックして各配線間の第3の高融点金属膜を除去
する工程を備えたことを特徴としている。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, which comprises sequentially depositing a first refractory metal film, an Al-based material film and a second refractory metal film on a semiconductor layer, and photolithography. And a step of patterning the first refractory metal film, the Al-based material film and the second refractory metal film into a wiring pattern by etching, and a step of depositing a third refractory metal film, The method is characterized in that a step of etching back the third refractory metal film to remove the third refractory metal film between the wirings is provided.
【0012】また、第5の発明の半導体装置の製造方法
は、上記第3あるいは第4のいずれかの発明の半導体装
置の製造方法によって、半導体層上にAl系材料の少な
くとも上部および側壁部を高融点金属膜で覆って成る配
線を形成する工程と、上記高融点金属膜の表面を酸化し
て高融点金属酸化膜を形成する工程を備えたことを特徴
としている。According to a fifth aspect of the present invention, there is provided a semiconductor device manufacturing method according to the third or fourth aspect of the present invention, in which at least an upper portion and a sidewall portion of an Al-based material are formed on a semiconductor layer. The method is characterized by including a step of forming a wiring covered with a refractory metal film and a step of oxidizing the surface of the refractory metal film to form a refractory metal oxide film.
【0013】[0013]
【作用】第1の発明では、半導体層上に形成された配線
のAl系材料における少なくとも上部および側壁部が高
融点金属膜で覆われている。したがって、上記配線を形
成するAl系材料の上部および側壁部でのマイグレーシ
ョンによるヒロックおよびボイドの発生が抑制される。According to the first aspect of the invention, at least the upper portion and the side wall of the Al-based material of the wiring formed on the semiconductor layer are covered with the refractory metal film. Therefore, generation of hillocks and voids due to migration at the upper portion and side wall of the Al-based material forming the wiring is suppressed.
【0014】また、第2の発明では、半導体層上に設け
られた配線のAl系材料における少なくとも上部および
側壁部が高融点金属膜で覆われ、さらに、上記高融点金
属膜が高融点金属酸化膜で覆われている。したがって、
上記配線を形成するAl系材料の上部および側壁部での
マイグレーションの抑制効果がより高まり、マイグレー
ションによるヒロックおよびボイドの発生が更に抑制さ
れる。Further, in the second invention, at least the upper portion and the side wall of the Al-based material of the wiring provided on the semiconductor layer are covered with the refractory metal film, and the refractory metal film is refractory metal oxide. It is covered with a film. Therefore,
The effect of suppressing migration in the upper portion and the side wall of the Al-based material forming the wiring is further enhanced, and the generation of hillocks and voids due to migration is further suppressed.
【0015】[0015]
【実施例】以下、この発明を図示の実施例により詳細に
説明する。 <第1実施例>第1実施例は、Al系材料で中心部が形
成されており、その上部および側壁部が高融点金属材料
で覆われている配線を有する半導体装置に関する。図1
および図2は、本実施例における半導体装置の製造工程
中における構造断面図である。以下、図1および図2に
従って本実施例に係る半導体装置の構造および製造方法
について説明する。The present invention will be described in detail below with reference to the embodiments shown in the drawings. <First Example> The first example relates to a semiconductor device having a wiring in which a central portion is formed of an Al-based material, and an upper portion and a side wall portion thereof are covered with a refractory metal material. Figure 1
2A and 2B are structural cross-sectional views of the semiconductor device in the present embodiment during the manufacturing process. The structure and manufacturing method of the semiconductor device according to this embodiment will be described below with reference to FIGS.
【0016】詳細な説明は省略するが、周知の方法によ
って半導体基板11上にフィールド領域,活性領域,トラ
ンジスタ素子等を形成し、その上に層間絶縁膜12を堆
積する。そして、この層間絶縁膜12に活性領域まで達
するコンタクト孔を形成した後、このコンタクト孔にコ
ンタクトプラグを形成してコンタクト孔を埋め込む。
尚、図1および図2では、上記フィールド領域,活性領
域およびトランジスタ素子等は現れていない。Although detailed description is omitted, a field region, an active region, a transistor element and the like are formed on the semiconductor substrate 11 by a known method, and the interlayer insulating film 12 is deposited thereon. Then, after forming a contact hole reaching the active region in the interlayer insulating film 12, a contact plug is formed in the contact hole to fill the contact hole.
1 and 2, the field region, active region, transistor element and the like are not shown.
【0017】次に、図1(a)に示すように、上記半導体
基板11上の層間絶縁膜12の表面に、Al-1%Si-0.5
%Cu膜13及び第1の高融点金属膜14を順次堆積す
る。本実施例においては、第1の高融点金属膜14とし
てTiN膜を採用する。Next, as shown in FIG. 1A, Al-1% Si-0.5 is formed on the surface of the interlayer insulating film 12 on the semiconductor substrate 11.
% Cu film 13 and the first refractory metal film 14 are sequentially deposited. In this embodiment, a TiN film is used as the first refractory metal film 14.
【0018】次に、図1(b)に示すように、ホトリソグ
ラフィ工程によってホトレジスト15を配線パターンに
パターンニングする。そして、このホトレジスト15を
エッチングマスクとして、第1の高融点金属膜14およ
びAl-1%Si-0.5%Cu膜13をエッチングする。Next, as shown in FIG. 1B, the photoresist 15 is patterned into a wiring pattern by a photolithography process. Then, the first refractory metal film 14 and the Al-1% Si-0.5% Cu film 13 are etched by using the photoresist 15 as an etching mask.
【0019】次に、図1(c)に示すように、化学蒸着(C
VD)法によって第2の高融点金属膜16を堆積する。
本実施例では、第2の高融点金属膜16もTiN膜で形
成する。そして、配線部以外の第2の高融点金属膜16
を下地層間絶縁膜12が露出するまでエッチバックし
て、図2(d)に示すように、Al-1%Si-0.5%Cu膜13
で中心部が形成されて上部および側壁部が高融点金属膜
14,16で覆われている配線構造を得る。その後は、
周知の工程を経て半導体装置を形成する。Next, as shown in FIG. 1 (c), chemical vapor deposition (C
The second refractory metal film 16 is deposited by the VD) method.
In this embodiment, the second refractory metal film 16 is also formed of a TiN film. Then, the second refractory metal film 16 other than the wiring part
Is etched back until the underlying interlayer insulating film 12 is exposed, and as shown in FIG. 2D, an Al-1% Si-0.5% Cu film 13 is formed.
A wiring structure in which the central portion is formed and the upper portion and the side wall portions are covered with the refractory metal films 14 and 16 is obtained. After that,
A semiconductor device is formed through known steps.
【0020】このように、本実施例における半導体装置
は、その配線の中心をAl-1%Si-0.5%Cu膜13から
成るAl系材料で形成し、上部および側壁部をTiN膜か
ら成る第1,第2の高融点金属膜14,16で覆ってい
る。したがって、上記Al系材料における上部および側
壁部でのマイグレーションが抑制され、上記上部および
側壁部からのヒロックの発生が抑制される。また、Al
系材料内でストレスが保持されることになり、ストレス
の解放に伴う塑性変形(つまり、マイグレーションによ
るボイドの発生)が抑制される。As described above, in the semiconductor device of this embodiment, the center of the wiring is made of the Al-based material made of the Al-1% Si-0.5% Cu film 13, and the upper and side walls are made of the TiN film. It is covered with the first and second refractory metal films 14 and 16. Therefore, the migration of the Al-based material in the upper portion and the side wall portion is suppressed, and the generation of hillocks in the upper portion and the side wall portion is suppressed. Also, Al
The stress is retained in the system material, and plastic deformation (that is, generation of voids due to migration) accompanying the release of stress is suppressed.
【0021】こうして、配線幅が0.8μm以下の配線に
おける断線に至るまでの寿命を長くして、半導体装置の
微細化と高信頼性化を図ることができるのである。In this way, it is possible to extend the life of the wiring having a wiring width of 0.8 μm or less until the wiring is broken, and to miniaturize the semiconductor device and improve its reliability.
【0022】<第2実施例>第2実施例は、Al系材料
で中心部が形成されており、その上部および側壁部が高
融点金属材料および高融点金属酸化膜で2重に覆われて
いる配線を有する半導体装置に関する。上記第1実施例
の場合と同様にして、半導体基板11上の層間絶縁膜1
2の表面に、製膜工程,ホトリソグラフィ工程およびエ
ッチング工程によって、図1(b)に示すような上部に第
1の高融点金属膜(TiN膜)14が積層されたAl-1%
Si−0.5%Cu膜13を形成する。そして、CVD法お
よびエッチバックによって、図2(d)に示すようなAl-
1%Si−0.5%Cu膜13の側壁部に第2の高融点金属
膜(TiN膜)16を形成して、Al系材料で中心部が形成
されて上部および側壁部が高融点金属材料で覆われた配
線構造を得る。<Second Embodiment> In the second embodiment, the central portion is formed of an Al-based material, and the upper portion and side wall portions thereof are doubly covered with the refractory metal material and the refractory metal oxide film. The present invention relates to a semiconductor device having wiring. Similar to the case of the first embodiment, the interlayer insulating film 1 on the semiconductor substrate 11 is formed.
Al-1% in which the first refractory metal film (TiN film) 14 is laminated on the upper surface as shown in FIG. 1 (b) by the film forming process, the photolithography process and the etching process on the surface of 2.
A Si-0.5% Cu film 13 is formed. Then, by the CVD method and the etch back, Al- as shown in FIG.
A second refractory metal film (TiN film) 16 is formed on the side wall of the 1% Si-0.5% Cu film 13, a central part is formed of an Al-based material, and the upper and side walls are formed of a refractory metal material. Get covered wiring structure.
【0023】そうした後、酸素ガス雰囲気中で酸化(3
80℃,5分間)して、図3に示すように、上記高融点金
属膜14,16の表面に高融点金属酸化膜(TiN酸化膜)
17を形成する。その後は、周知の工程を経て半導体装
置を形成する。After that, oxidation (3
(80 ° C., 5 minutes), and as shown in FIG. 3, a refractory metal oxide film (TiN oxide film) is formed on the surface of the refractory metal films 14 and 16.
Form 17. After that, a semiconductor device is formed through known steps.
【0024】このように、本実施例における半導体装置
は、その配線の中心をAl-1%Si-0.5%Cu膜13から
成るAl系材料で形成し、上部および側壁部をTiN膜か
ら成る第1,第2の高融点金属膜14,16と高融点金属
膜酸化膜17とで2重に覆っている。したがって、上記
第1実施例の場合よりも更に、Al系材料における上部
および側壁部でのマイグレーションの発生が抑制され、
上記上部および側壁部からのヒロックの発生とボイドの
発生がより効果的に防止されるのである。As described above, in the semiconductor device according to the present embodiment, the center of the wiring is formed of the Al-based material composed of the Al-1% Si-0.5% Cu film 13, and the upper and side walls are composed of the TiN film. The first and second refractory metal films 14 and 16 and the refractory metal film oxide film 17 are doubly covered. Therefore, the occurrence of migration in the upper and side walls of the Al-based material is further suppressed as compared with the case of the first embodiment,
The formation of hillocks and the formation of voids from the upper portion and the side wall portion can be prevented more effectively.
【0025】<第3実施例>第3実施例は、Al系材料
で中心部が形成されており、その上部,下部および側壁
部が高融点金属材料で覆われている配線を有する半導体
装置に関する。図4および図5は、本実施例における半
導体装置の製造工程中における構造断面図である。以
下、図4および図5に従って本実施例に係る半導体装置
の構造および製造方法について説明する。<Third Embodiment> A third embodiment relates to a semiconductor device having a wiring in which a central portion is formed of an Al-based material, and an upper portion, a lower portion and a side wall portion thereof are covered with a refractory metal material. .. 4 and 5 are structural cross-sectional views of the semiconductor device in the present embodiment during the manufacturing process. The structure and manufacturing method of the semiconductor device according to the present embodiment will be described below with reference to FIGS.
【0026】第1実施例の場合と同様に、半導体基板2
1上にフィールド領域,活性領域,トランジスタ素子等を
形成して層間絶縁膜22を堆積し、この層間絶縁膜22
に形成されたコンタクト孔にコンタクトプラグを形成す
る。As in the case of the first embodiment, the semiconductor substrate 2
A field region, an active region, a transistor element, etc. are formed on the first layer 1 and an interlayer insulating film 22 is deposited.
A contact plug is formed in the contact hole formed in.
【0027】次に、図4(a)に示すように、上記半導体
基板21上の層間絶縁膜22の表面に、第1の高融点金
属膜23,Al-1%Si-0.5%Cu膜24および第2の高融
点金属膜25を順次堆積する。本実施例においては、第
1,第2の高融点金属膜23,25としてTiN膜を採用
する。Next, as shown in FIG. 4A, the first refractory metal film 23, Al-1% Si-0.5% Cu film 24 is formed on the surface of the interlayer insulating film 22 on the semiconductor substrate 21. Then, the second refractory metal film 25 is sequentially deposited. In this embodiment, TiN films are adopted as the first and second refractory metal films 23 and 25.
【0028】以下、図4(b),図4(c)および図5(d)に示
すように、上記第1実施例における図1(b)以降と同様
にしてホトリソグラフィおよびエッチングによって配線
パターンにパターンニングし、更にCVD法によって第
3の高融点金属膜(TiN膜)27を堆積し、エッチバッ
クによって各配線間の第3の高融点金属膜27を除去す
る。こうして、図5(d)に示すように、Al-1%Si-0.5
%Cu膜24で中心部が形成されて、上部,下部および側
壁部が高融点金属膜23,25,27で覆われている配線
構造を得る。その後は、周知の工程を経て半導体装置を
形成する。As shown in FIGS. 4 (b), 4 (c) and 5 (d), the wiring pattern is formed by photolithography and etching in the same manner as in FIG. 1 (b) onward of the first embodiment. Then, a third refractory metal film (TiN film) 27 is deposited by the CVD method, and the third refractory metal film 27 between the wirings is removed by etching back. Thus, as shown in FIG. 5 (d), Al-1% Si-0.5
A wiring structure is obtained in which the central portion is formed of the% Cu film 24, and the upper portion, the lower portion and the side wall portion are covered with the refractory metal films 23, 25 and 27. After that, a semiconductor device is formed through known steps.
【0029】このように、本実施例における半導体装置
は、その配線の中心をAl-1%Si-0.5%Cu膜24から
成るAl系材料で形成し、上部,下部および側壁部をTi
N膜から成る第1,第2,第3の高融点金属膜23,25,
27で覆っている。したがって、上記第1実施例の場合
と同様に、Al系材料における上部および側壁部でのマ
イグレーションの発生が抑制されて、上記上部および側
壁部からのヒロックおよびボイドの発生が防止される。As described above, in the semiconductor device according to the present embodiment, the center of the wiring is formed of the Al-based material composed of the Al-1% Si-0.5% Cu film 24, and the upper portion, the lower portion and the side wall portion are made of Ti.
The first, second and third refractory metal films 23, 25 made of N film,
Covered with 27. Therefore, similarly to the case of the first embodiment, the occurrence of migration in the upper portion and the side wall portion of the Al-based material is suppressed, and the generation of hillocks and voids in the upper portion and the side wall portion is prevented.
【0030】さらに、本実施例においては、配線の中心
を成すAl-1%Si-0.5%Cu膜24は第1の高融点金属
膜23を介して層間絶縁膜22上に形成されている。し
たがって、Ai-1%Si0.5%-Cu膜24と半導体基板2
1とを接続するコンタクト部において発生するアロイピ
ットが防止される。したがって、本実施例によれば、半
導体装置の信頼性を高めることができる。Further, in the present embodiment, the Al-1% Si-0.5% Cu film 24 forming the center of the wiring is formed on the interlayer insulating film 22 via the first refractory metal film 23. Therefore, the Ai-1% Si0.5% -Cu film 24 and the semiconductor substrate 2 are
Alloy pits that occur at the contact portion connecting 1 and 1 are prevented. Therefore, according to this embodiment, the reliability of the semiconductor device can be improved.
【0031】上記実施例における第2の高融点金属膜2
5としてTiN膜を用いているが、この発明はこれに限
定されるものではない。例えば、上記実施例によって形
成された配線を多層配線の下地配線とし、スルーホール
としてCVD法によってタングステン(W)プラグを形成
する場合には、第2の高融点金属膜25をチタンタング
ステン(TiW)を用いればよい。Second refractory metal film 2 in the above embodiment
Although a TiN film is used as No. 5, the present invention is not limited to this. For example, when the wiring formed according to the above-described embodiment is used as a base wiring of a multilayer wiring and a tungsten (W) plug is formed as a through hole by a CVD method, the second refractory metal film 25 is made of titanium tungsten (TiW). Can be used.
【0032】<第4実施例>第4実施例は、Al系材料
で中心部が形成されており、その上部,下部および側壁
部が高融点金属材料で覆われ、且つその上部および側壁
部が高融点金属酸化膜で覆われている配線を有する半導
体装置に関する。上記第3実施例の場合と同様にして、
半導体基板21上の層間絶縁膜22の表面に、下部に第
1の高融点金属膜(TiN膜)23,上部に第2の高融点金
属膜(TiN膜)25が積層されたAl-1%Si-0.5%Cu膜
24を形成して配線パターンにパターンニングする。さ
らに、Al-1%Si-0.5%Cu膜24の側壁部に第3の高
融点金属膜(TiN膜)27を形成する。こうして、図5
(d)に示すようなAl系材料で中心部が形成されて上部,
下部および側壁部が高融点金属材料で覆われた配線構造
を得る。<Fourth Embodiment> In the fourth embodiment, the central portion is formed of an Al-based material, the upper portion, the lower portion and the side wall portion are covered with a refractory metal material, and the upper portion and the side wall portion are formed. The present invention relates to a semiconductor device having a wiring covered with a refractory metal oxide film. Similar to the case of the third embodiment,
On the surface of the interlayer insulating film 22 on the semiconductor substrate 21, a first refractory metal film (TiN film) 23 is laminated on the lower part, and a second refractory metal film (TiN film) 25 is laminated on the upper part Al-1% A Si-0.5% Cu film 24 is formed and patterned into a wiring pattern. Further, a third refractory metal film (TiN film) 27 is formed on the side wall of the Al-1% Si-0.5% Cu film 24. Thus, FIG.
As shown in (d), the center is made of Al-based material and the upper part,
A wiring structure in which the lower portion and the side wall portion are covered with a refractory metal material is obtained.
【0033】そうした後、酸素ガス雰囲気中で酸化(3
80℃,5分間)して、図6に示すように、上記高融点金
属膜25,27の表面に高融点金属酸化膜(TiN酸化膜)
28を形成する。その後は、周知の工程を経て半導体装
置を形成する。After that, oxidation (3
(80 ° C., 5 minutes), and as shown in FIG. 6, a refractory metal oxide film (TiN oxide film) is formed on the surface of the refractory metal films 25 and 27.
28 is formed. After that, a semiconductor device is formed through known steps.
【0034】このように、本実施例における半導体装置
は、その配線の中心をAl-1%Si-0.5%Cu膜24から
成るAl系材料で形成し、上部,下部および側壁部をTi
N膜から成る第1,第2,第3の高融点金属膜23,25,
27で覆い、さらにその上を高融点金属膜酸化膜28で
覆っている。したがって、上記第3実施例と同様に、配
線の中心を成すAl-1%Si-0.5%Cu膜24と半導体基
板21とを接続するコンタクト部において発生するアロ
イピットが防止される。それに加えて、上記配線は高融
点金属酸化膜28によって覆われているので、第3実施
例の場合よりも更にAl系材料における上部および側壁
部でのマイグレーションが抑制されて、上記上部,側壁
部からのヒロックおよびボイドの発生がより効果的に防
止されるのである。As described above, in the semiconductor device according to the present embodiment, the center of the wiring is formed of the Al-based material composed of the Al-1% Si-0.5% Cu film 24, and the upper portion, the lower portion and the side wall portion are made of Ti.
The first, second and third refractory metal films 23, 25 made of N film,
27, and further covered with a refractory metal film oxide film 28. Therefore, similarly to the third embodiment, alloy pits generated in the contact portion connecting the Al-1% Si-0.5% Cu film 24 forming the center of the wiring and the semiconductor substrate 21 are prevented. In addition, since the wiring is covered with the refractory metal oxide film 28, migration in the upper and side walls of the Al-based material is further suppressed as compared with the case of the third embodiment, and the upper and side walls are Therefore, the generation of hillocks and voids can be prevented more effectively.
【0035】この発明の半導体装置における上記高融点
金属膜14,16,23,25,27としては、上記各実施
例におけるチタンナイトライドTiNに限らず、タング
ステンW,チタンTiあるいはチタンタングステンTiW
等を用いても差し支えない。The refractory metal films 14, 16, 23, 25, 27 in the semiconductor device of the present invention are not limited to the titanium nitride TiN in each of the above embodiments, but may be tungsten W, titanium Ti or titanium tungsten TiW.
Etc. can be used.
【0036】[0036]
【発明の効果】以上より明らかなように、第1の発明の
半導体装置は、配線をAl系材料とこのAl系材料の少な
くとも上部及び側壁部を覆う高融点金属膜で形成したの
で、上記Al系材料の上部および側壁部でのマイグレー
ションによるヒロックおよびボイドの発生が抑制され
る。As is apparent from the above, in the semiconductor device of the first invention, the wiring is formed of the Al-based material and the refractory metal film covering at least the upper portion and the side wall of the Al-based material. Generation of hillocks and voids due to migration in the upper portion and side wall portion of the system material is suppressed.
【0037】また、第2の発明の半導体装置は、第1の
発明における上記配線を構成する上記高融点金属膜の表
面を更に高融点金属酸化膜で覆ったので、上記Al系材
料の上部および側壁部でのマイグレーションの抑制効果
がより高まり、マイグレーションによるヒロックおよび
ボイドの発生が更に抑制される。Further, in the semiconductor device of the second invention, since the surface of the refractory metal film forming the wiring in the first invention is further covered with the refractory metal oxide film, the upper part of the Al-based material and The effect of suppressing migration on the side wall portion is further enhanced, and the generation of hillocks and voids due to migration is further suppressed.
【0038】また、第3の発明の半導体装置の製造方法
は、半導体層上にAl系材料膜および第1の高融点金属
膜を順次堆積した後にホトリソグラフィおよびエッチン
グによって配線パターンにパターンニングし、第2の高
融点金属膜を堆積した後にエッチバックによって各配線
間の第2の高融点金属膜を除去するようにしたので、上
記Al系材料の上部及び側壁部が高融点金属膜で覆われ
た配線を形成できる。したがって、この発明によれば、
上記配線を形成するAl系材料の上部および側壁部での
マイグレーションによるヒロックおよびボイドの発生が
抑制できる半導体装置を容易に製造することができる。In the method for manufacturing a semiconductor device of the third invention, the Al-based material film and the first refractory metal film are sequentially deposited on the semiconductor layer, and then patterned into a wiring pattern by photolithography and etching. Since the second refractory metal film between the wirings is removed by etching back after depositing the second refractory metal film, the upper portion and the side wall of the Al-based material are covered with the refractory metal film. Wiring can be formed. Therefore, according to the present invention,
It is possible to easily manufacture a semiconductor device capable of suppressing the generation of hillocks and voids due to migration in the upper portion and side wall portions of the Al-based material forming the wiring.
【0039】また、第4の発明の半導体装置の製造方法
は、半導体層上に第1の高融点金属膜,Al系材料膜およ
び第2の高融点金属膜を順次堆積した後にホトリソグラ
フィおよびエッチングによって各配線パターンにパター
ンニングし、第3の高融点金属膜を堆積した後にエッチ
バックによって各配線間の第3の高融点金属膜を除去す
るようにしたので、上記Al系材料の上部,下部および側
壁部が高融点金属膜で覆われた配線を形成できる。した
がって、この発明によれば、上記第3の発明の効果に加
えて、上記Al系材料と半導体基板とを接続するコンタ
クト部において発生するアロイピットを防止でき、更に
信頼性の高い半導体装置を製造することができる。Further, in the method for manufacturing a semiconductor device of the fourth invention, the first refractory metal film, the Al-based material film and the second refractory metal film are sequentially deposited on the semiconductor layer, and then photolithography and etching are performed. The third refractory metal film between the wirings is removed by etching back after patterning each wiring pattern with the third refractory metal film. Further, it is possible to form a wiring whose side wall is covered with the refractory metal film. Therefore, according to the present invention, in addition to the effect of the third invention, it is possible to prevent alloy pits generated in the contact portion connecting the Al-based material and the semiconductor substrate, and to manufacture a semiconductor device with higher reliability. be able to.
【0040】また、第5の発明の半導体装置の製造方法
は、上記第3あるいは第4のいずれかの発明の半導体装
置の製造方法によって半導体層上にAl系材料の少なく
とも上部および側壁部を高融点金属膜で覆って成る配線
を形成した後、上記高融点金属膜の表面を酸化して高融
点金属酸化膜を形成するようにしたので、上記Al系材
料の上部および側壁部でのマイグレーションの発生をよ
り効果的に抑制して、ヒロックやボイドが発生しない半
導体装置を製造することができる。According to the method of manufacturing a semiconductor device of the fifth invention, at least the upper portion and the side wall portion of the Al-based material are raised on the semiconductor layer by the method of manufacturing the semiconductor device of the third or fourth invention. After forming the wiring covered with the melting point metal film, the surface of the high melting point metal film is oxidized to form the high melting point metal oxide film. Generation can be suppressed more effectively, and a semiconductor device in which hillocks and voids do not occur can be manufactured.
【図1】第3の発明の半導体装置の製造方法に係る製造
工程中における構造断面図である。FIG. 1 is a structural cross-sectional view during a manufacturing process according to a method for manufacturing a semiconductor device of a third invention.
【図2】図1に続く製造工程中における構造断面図であ
り、第1の発明の半導体装置の構造断面図である。FIG. 2 is a structural sectional view in the manufacturing process following FIG. 1, and is a structural sectional view of the semiconductor device of the first invention.
【図3】第2および第5の発明に係る半導体装置の構造
断面図である。FIG. 3 is a structural cross-sectional view of a semiconductor device according to second and fifth inventions.
【図4】第4の発明の半導体装置の製造方法に係る製造
工程における断面図である。FIG. 4 is a cross-sectional view in the manufacturing process according to the method of manufacturing the semiconductor device of the fourth invention.
【図5】図4に続く製造工程における構造断面図であ
り、図2とは異なる第1の発明の半導体装置の構造断面
図である。5 is a structural cross-sectional view in the manufacturing process following FIG. 4, and is a structural cross-sectional view of the semiconductor device of the first invention different from FIG.
【図6】第2および第5の発明に係る半導体装置の図3
とは異なる構造断面図である。FIG. 6 is a view of a semiconductor device according to second and fifth inventions.
It is a structure sectional view different from.
【図7】従来の半導体装置の構造断面図である。FIG. 7 is a structural cross-sectional view of a conventional semiconductor device.
11,21…半導体基板、 12,22…層
間絶縁膜、13,24…Al-1%Si-0.5%Cu膜、 1
4,23…第1の高融点金属膜、15,26…ホトレジス
ト、 16,25…第2の高融点金属膜、1
7,28…高融点金属酸化膜、 27…第3の高融
点金属膜。11, 21 ... Semiconductor substrate, 12, 22 ... Interlayer insulating film, 13, 24 ... Al-1% Si-0.5% Cu film, 1
4, 23 ... First refractory metal film, 15, 26 ... Photoresist, 16, 25 ... Second refractory metal film, 1
7, 28 ... Refractory metal oxide film, 27 ... Third refractory metal film.
Claims (5)
おいて、 上記配線は、Al系材料とこのAl系材料の少なくとも上
部および側壁部を覆う高融点金属膜で形成されたことを
特徴とする半導体装置。1. A semiconductor device having wiring on a semiconductor layer, wherein the wiring is formed of an Al-based material and a refractory metal film covering at least an upper portion and a side wall of the Al-based material. apparatus.
属酸化膜で覆ったことを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein a surface of the refractory metal film forming the wiring is covered with a refractory metal oxide film.
高融点金属膜を順次堆積する工程と、 ホトリソグラフィおよびエッチングによって上記Al系
材料膜および第1の高融点金属膜を配線パターンにパタ
ーンニングする工程と、 さらに、第2の高融点金属膜を堆積する工程と、 上記第2の高融点金属膜をエッチバックして各配線間の
第2の高融点金属膜を除去する工程を備えたことを特徴
とする半導体装置の製造方法。3. A step of sequentially depositing an Al-based material film and a first refractory metal film on a semiconductor layer, and the Al-based material film and the first refractory metal film as a wiring pattern by photolithography and etching. A patterning step, a step of depositing a second refractory metal film, and a step of etching back the second refractory metal film to remove the second refractory metal film between the wirings. A method for manufacturing a semiconductor device, comprising:
材料膜および第2の高融点金属膜を順次堆積する工程
と、 ホトリソグラフィおよびエッチングによって上記第1の
高融点金属膜,Al系材料膜および第2の高融点金属膜を
配線パターンにパターンニングする工程と、 さらに、第3の高融点金属膜を堆積する工程と、 上記第3の高融点金属膜をエッチバックして各配線間の
第3の高融点金属膜を除去する工程を備えたことを特徴
とする半導体装置の製造方法。4. A step of sequentially depositing a first refractory metal film, an Al-based material film, and a second refractory metal film on a semiconductor layer, and the first refractory metal film by photolithography and etching. A step of patterning the Al-based material film and the second refractory metal film into a wiring pattern; a step of depositing a third refractory metal film; and a step of etching back the third refractory metal film. A method of manufacturing a semiconductor device, comprising a step of removing a third refractory metal film between wirings.
記載の半導体装置の製造方法によって、半導体層上にA
l系材料の少なくとも上部および側壁部を高融点金属膜
で覆って成る配線を形成する工程と、 上記高融点金属膜の表面を酸化して高融点金属酸化膜を
形成する工程を備えたことを特徴とする半導体装置の製
造方法。5. The method for manufacturing a semiconductor device according to claim 3 or 4, wherein A is formed on the semiconductor layer.
a step of forming a wiring in which at least an upper part and a side wall of the l-based material are covered with a refractory metal film; and a step of oxidizing the surface of the refractory metal film to form a refractory metal oxide film. A method of manufacturing a semiconductor device, which is characterized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28617591A JPH05129297A (en) | 1991-10-31 | 1991-10-31 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28617591A JPH05129297A (en) | 1991-10-31 | 1991-10-31 | Semiconductor device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05129297A true JPH05129297A (en) | 1993-05-25 |
Family
ID=17700917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28617591A Pending JPH05129297A (en) | 1991-10-31 | 1991-10-31 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05129297A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5985758A (en) * | 1996-12-31 | 1999-11-16 | Hyundai Electronics Industries Co., Ltd. | Method for forming metal lines of semiconductor devices |
-
1991
- 1991-10-31 JP JP28617591A patent/JPH05129297A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5985758A (en) * | 1996-12-31 | 1999-11-16 | Hyundai Electronics Industries Co., Ltd. | Method for forming metal lines of semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003197739A (en) | Semiconductor device and method of forming the same | |
JP3540895B2 (en) | Semiconductor device wiring forming method | |
JP2785768B2 (en) | Method for manufacturing semiconductor device | |
JP3104534B2 (en) | Semiconductor device and its manufacturing method. | |
JPH11330231A (en) | Metal coating structure | |
US5688718A (en) | Method of CVD TiN barrier layer integration | |
JPH08321545A (en) | Wiring forming method | |
JPH10189592A (en) | Method for manufacturing semiconductor device | |
US6200890B1 (en) | Method of fabricating copper damascene | |
JP3415081B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH05129297A (en) | Semiconductor device and manufacturing method thereof | |
US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
JPH11102911A (en) | Semiconductor device and its manufacture | |
JP2002373893A (en) | Semiconductor device having pad and manufacturing method thereof | |
JPH11260967A (en) | Semiconductor device and manufacturing method thereof | |
JPH11220025A (en) | Semiconductor device and its manufacture | |
JPH0974095A (en) | Fabrication of semiconductor device | |
KR100278274B1 (en) | A method for forming stack contact in semiconductor device | |
JPH11135629A (en) | Wiring structure of semiconductor device and its forming method | |
JPH0786209A (en) | Method for manufacturing semiconductor device | |
JP2720657B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH10223753A (en) | Method of manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device | |
JPH04348054A (en) | Manufacture of semiconductor device | |
JPH05304216A (en) | Semiconductor device | |
JPH08222629A (en) | Wiring structure and manufacture thereof |