[go: up one dir, main page]

JPH05114823A - Frequency mixer circuit - Google Patents

Frequency mixer circuit

Info

Publication number
JPH05114823A
JPH05114823A JP30234091A JP30234091A JPH05114823A JP H05114823 A JPH05114823 A JP H05114823A JP 30234091 A JP30234091 A JP 30234091A JP 30234091 A JP30234091 A JP 30234091A JP H05114823 A JPH05114823 A JP H05114823A
Authority
JP
Japan
Prior art keywords
equation
voltage
frequency mixer
mixer circuit
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30234091A
Other languages
Japanese (ja)
Inventor
Katsuharu Kimura
克治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30234091A priority Critical patent/JPH05114823A/en
Publication of JPH05114823A publication Critical patent/JPH05114823A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To provide the frequency mixer circuit which consists of a small number of elements and can operate with even a low voltage. CONSTITUTION:Transistors(TR) Q1 and Q2 are an unbalanced differential couple of TRs whose common connected emitters are set to a K:1 size ratio (K>1) and a constant current source I0 is driven, but a 1st AC signal (voltage VIN) is applied to the base of the Q1 and a 2nd AC current (voltage VLO) is applied to the base of the Q2. Here,-IC1=(alphaFI0+DELTAI)/2 and IC2=(alphaFI0-DELTAI)/2 hold and IC1-IC2=DELTAI includes the components of the sum of and difference between two frequencies fIN and fLO. The components of the sum of and difference between the two frequencies fIN and fLO are converted by a load resistance RL into voltages because of V0=VCC-RLIC2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、周波数ミキサ回路に係
り、特にバイポーラ集積回路上に形成される周波数ミキ
サ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency mixer circuit, and more particularly to a frequency mixer circuit formed on a bipolar integrated circuit.

【0002】[0002]

【従来の技術】従来の周波数ミキサ回路は、図2に示す
ように、差動増幅器(Q11、Q12)のカレントソー
ス(Q13)の基準電圧VF に第1の周波数信号(電圧
IN)を重畳させ、差動増幅器の対入力に第2の周波数
信号(電圧VLO)を印加する構成か、或は、図3に示す
ように、ギルバートマルチプライヤなどのアナログ乗算
器31の第1の入力対に第1の周波数信号(電圧VIN
を印加し、第2の入力対に第2の周波数信号(電圧
LO)を印加する構成である。以下、各回路について順
に説明する。
2. Description of the Related Art In a conventional frequency mixer circuit, as shown in FIG. 2, a first frequency signal (voltage V IN ) is applied to a reference voltage V F of a current source (Q13) of a differential amplifier (Q11, Q12). A structure in which they are superposed and a second frequency signal (voltage V LO ) is applied to the paired inputs of the differential amplifier, or, as shown in FIG. 3, a first input of an analog multiplier 31 such as a Gilbert multiplier. The first frequency signal (voltage V IN ) to the pair
Is applied, and the second frequency signal (voltage V LO ) is applied to the second input pair. Hereinafter, each circuit will be described in order.

【0003】図2において、トランジスタを構成する接
合ダイオードの電流特性は、数式1で表される。なお、
数式1において、IE はエミッタ電流、IS は飽和電
流、qは単位電子電荷、VBEはベース・エミッタ間電
圧、kはボルツマン定数、Tは絶対温度である。
In FIG. 2, the current characteristic of the junction diode which constitutes the transistor is expressed by Equation 1. In addition,
In Equation 1, I E is the emitter current, I S is the saturation current, q is the unit electron charge, V BE is the base-emitter voltage, k is the Boltzmann constant, and T is the absolute temperature.

【0004】[0004]

【数1】 [Equation 1]

【0005】ここで、VT =kT/qとすると、VBE
T である。従って、数式1において、exp(VBE
T )》1とすると、エミッタ電流IE は数式2のよう
に近似できる。
Here, if V T = kT / q, then V BE >>
V T. Therefore, in Expression 1, exp (V BE /
If V T ) >> 1, the emitter current I E can be approximated as in Equation 2.

【0006】[0006]

【数2】 [Equation 2]

【0007】このとき、トランジスタQ13のコレクタ
電流IC13 は数式3のようになる。
At this time, the collector current I C13 of the transistor Q13 becomes as shown in the equation (3).

【0008】[0008]

【数3】 [Equation 3]

【0009】そして、定電流源I0 を数式4のようにお
くと、コレクタ電流IC13 は、数式5のようになる。
Then, when the constant current source I 0 is set as shown in equation 4, the collector current I C13 becomes as shown in equation 5.

【0010】[0010]

【数4】 [Equation 4]

【0011】[0011]

【数5】 [Equation 5]

【0012】また、入力電圧VLOは、数式6に示すよう
に、トランジスタQ11のベース・エミッタ間電圧V
BE11とトランジスタQ12のベース・エミッタ間電圧V
BE12の差である。
Further, the input voltage V LO is, as shown in Equation 6, the base-emitter voltage V of the transistor Q11.
Base-emitter voltage V of BE11 and transistor Q12
It is the difference of BE12 .

【0013】[0013]

【数6】 [Equation 6]

【0014】そこで、VBE11とVBE12を数式7、同8の
ように仮定し、また数式7と同8におけるIS11 とI
S12 は数式9に示すように等しいと仮定すると、数式6
の入力電圧VLOは数式10のように表せる。
[0014] Therefore, Equation 7 V BE11 and V BE12, I S11 assuming, also with Equation 7 in the same 8 as the 8 and I
Assuming that S12 is equal as shown in Equation 9, Equation 6
The input voltage V LO can be expressed by Equation 10.

【0015】[0015]

【数7】 [Equation 7]

【0016】[0016]

【数8】 [Equation 8]

【0017】[0017]

【数9】 [Equation 9]

【0018】[0018]

【数10】 [Equation 10]

【0019】また、αF を電流増幅率とすると、コレク
タ電流IC11 と同IC12 の和は数式11となる。
When α F is the current amplification factor, the sum of collector currents I C11 and I C12 is given by equation 11.

【0020】[0020]

【数11】 [Equation 11]

【0021】その結果、数式10と同11とから、コレ
クタ電流IC11、同IC12 は、数式12、同13と求ま
る。
As a result, from the equations 10 and 11, the collector currents I C11 and I C12 are obtained as the equations 12 and 13.

【0022】[0022]

【数12】 [Equation 12]

【0023】[0023]

【数13】 [Equation 13]

【0024】従って、両コレクタ電流の差電流ΔI1
数式14で表せる。
Therefore, the difference current ΔI 1 between the two collector currents can be expressed by Equation 14.

【0025】[0025]

【数14】 [Equation 14]

【0026】ここで、tanhxは数式15のように表さ
れ、exp xは数式16のように表されるので、これを用
いて数式14を展開すると、数式17が得られ、差電流
ΔI1には入力電圧VINと同VLOの積VIN・VLOの項が
含まれる。
Here, tanhx is expressed as in Expression 15, exp x is expressed as in Expression 16, and when Expression 14 is expanded using this, Expression 17 is obtained and the difference current ΔI 1 is obtained. Includes the term of the product V IN · V LO of the input voltage V IN and the same V LO .

【0027】[0027]

【数15】 [Equation 15]

【0028】[0028]

【数16】 [Equation 16]

【0029】[0029]

【数17】 [Equation 17]

【0030】そこで、入力電圧VINを数式18、入力電
圧VLOを数式19のようにおくと、積VIN・VLOは数式
20となり、2周波(fIN、fL0)の和と差の成分が得
られる。そして、数式20から明らかなように、周波数
特性を規定する因子は、専ら使用するトランジスタの周
波数特性(fT)である。即ち、高周波特性の良好な周波
数ミキサ回路となっている。
Therefore, if the input voltage V IN is set as in Equation 18 and the input voltage V LO is set as in Equation 19, the product V IN · V LO becomes Equation 20 and the sum and difference of two frequencies (f IN , f L0 ) The ingredients of Then, as is clear from Equation 20, the factor that defines the frequency characteristic is the frequency characteristic (f T ) of the transistor used exclusively. That is, the frequency mixer circuit has good high frequency characteristics.

【0031】[0031]

【数18】 [Equation 18]

【0032】[0032]

【数19】 [Formula 19]

【0033】[0033]

【数20】 [Equation 20]

【0034】ここで、IC11、IC12 は差動電流であるな
ら、これらは数式21、同22と表され、それぞれ±
(1/2)ΔI1を含んでいる。つまり、IC11 やIC12
を電圧変換すれば良いのである。図2ではIC12 が負
荷抵抗RL によって電圧変換される。
Here, if I C11 and I C12 are differential currents, these are expressed by the following equations 21 and 22, respectively.
(1/2) ΔI 1 is included. In other words, I C11 and I C12
Should be converted into voltage. In FIG. 2, I C12 is converted into a voltage by the load resistance R L.

【0035】[0035]

【数21】 [Equation 21]

【0036】[0036]

【数22】 [Equation 22]

【0037】次に、図3において、出力電圧VO は数式
23で表される。なお、数式23において、Aはユニテ
ィゲインである。
Next, in FIG. 3, the output voltage V O is expressed by the equation 23. In addition, in Formula 23, A is unity gain.

【0038】[0038]

【数23】 [Equation 23]

【0039】これに数式18、同19を代入すると、数
式20と同様の数式24が得られ、このアナログ乗算器
31を用いるものも同様に周波数ミキサ回路となってい
るのである。
By substituting the equations 18 and 19 into this, the equation 24 similar to the equation 20 is obtained, and the one using the analog multiplier 31 is also a frequency mixer circuit.

【0040】[0040]

【数24】 [Equation 24]

【0041】[0041]

【発明が解決しようとする課題】上述した従来の周波数
ミキサ回路には、次のような問題がある。まず、図2に
示す回路では、定電流源に信号を重畳させることが困難
である。また、図3に示す回路では、乗算器の回路構成
はトランジスタ数が多いので、NFが劣化し、回路電流
を増加させないと良好な高周波特性が得られない。
The conventional frequency mixer circuit described above has the following problems. First, in the circuit shown in FIG. 2, it is difficult to superimpose a signal on the constant current source. Further, in the circuit shown in FIG. 3, since the circuit configuration of the multiplier has a large number of transistors, NF deteriorates and good high frequency characteristics cannot be obtained unless the circuit current is increased.

【0042】本発明の目的は、NFの劣化の低減が図
れ、少ない消費電流で良好な高周波特性が得られる周波
数ミキサ回路を提供することにある。
An object of the present invention is to provide a frequency mixer circuit capable of reducing the deterioration of NF and obtaining good high frequency characteristics with a small current consumption.

【0043】[0043]

【課題を解決するための手段】前記目的を達成するため
に、本発明の周波数ミキサ回路は次の如き構成を有す
る。即ち、本発明の周波数ミキサ回路は、エミッタサイ
ズがそれぞれ異なる2つのトランジスタからなる差動対
トランジスタと; 前記差動対トランジスタを駆動する
定電流源と; を備え、前記差動対トランジスタは一方
のトランジスタのベースに第1の交流信号が印加され、
他方のトランジスタのベースに第2の交流信号が印加さ
れる; ことを特徴とするものである。
In order to achieve the above object, the frequency mixer circuit of the present invention has the following configuration. That is, the frequency mixer circuit of the present invention includes: a differential pair transistor including two transistors each having a different emitter size; and a constant current source that drives the differential pair transistor. The first AC signal is applied to the base of the transistor,
A second AC signal is applied to the base of the other transistor;

【0044】[0044]

【作用】次に、前記の如く構成される本発明の周波数ミ
キサ回路の作用を説明する。本発明では、エミッタサイ
ズがそれぞれ異なる2つのトランジスタからなる1つの
差動対トランジスタ、即ち、所謂不平衡差動対トランジ
スタを主体に構成される。従って、回路素子数の低減が
図れ、NFの劣化が少なくなる。また、低電圧で動作可
能であるので、少ない消費電流で良好な高周波特性が得
られる。
Next, the operation of the frequency mixer circuit of the present invention constructed as described above will be described. In the present invention, one differential pair transistor composed of two transistors having different emitter sizes, that is, a so-called unbalanced differential pair transistor is mainly configured. Therefore, the number of circuit elements can be reduced, and the deterioration of NF can be reduced. Further, since it can be operated at a low voltage, good high frequency characteristics can be obtained with a small current consumption.

【0045】[0045]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例に係る周波数ミキサ回
路を示す。この周波数ミキサ回路は、1つの差動対トラ
ンジスタ(Q1、Q2)と、この差動対トランジスタを
駆動する定電流源I0 とを基本的に備え、一方のトラン
ジスタQ1のベースに(第1の)交流信号(電圧VIN
が印加され、他方のトランジスタQ2のベースに(第2
の)交流信号(電圧VLO)が印加される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a frequency mixer circuit according to an embodiment of the present invention. The frequency mixer circuit basically includes one differential pair transistor (Q1, Q2) and a constant current source I 0 for driving the differential pair transistor, and one transistor Q1 has a base (first ) AC signal (voltage V IN )
Is applied to the base of the other transistor Q2 (second
AC signal (voltage V LO ) is applied.

【0046】ここに、トランジスタQ1、同Q2は、共
通接続されるエミッタのサイズ(面積)がそれぞれ異な
る不平衡差動対トランジスタを構成するが、そのエミッ
タサイズ比をQ1:Q2=K:1(K>1)とし、以下
動作を説明する。
Here, the transistors Q1 and Q2 form an unbalanced differential pair transistor in which the sizes (areas) of commonly connected emitters are different, and the emitter size ratio is Q1: Q2 = K: 1 ( K> 1), and the operation will be described below.

【0047】電圧V1 を数式25のように入力電圧VIN
と同VLOの差電圧とすると、この差電圧V1 は数式26
のように両トランジスタのベース・エミッタ間電圧の差
である。
The voltage V 1 is converted into the input voltage V IN as shown in Equation 25.
And the difference voltage of V LO is the same as the difference voltage V 1
Is the difference between the base-emitter voltage of both transistors.

【0048】[0048]

【数25】 [Equation 25]

【0049】[0049]

【数26】 [Equation 26]

【0050】ここで、両トランジスタのベース・エミッ
タ間電圧は、前記数式7、同8と同様の数式27、同2
8で表せる。
Here, the base-emitter voltages of both transistors are the same as those in the equations 7 and 8 and the equations 27 and 2 are the same.
It can be represented by 8.

【0051】[0051]

【数27】 [Equation 27]

【0052】[0052]

【数28】 [Equation 28]

【0053】そして、飽和電流IS1、同IS2について
は、エミッタサイズ比がKであるから、数式29のよう
に関係付けられる。
Since the emitter size ratio is K, the saturation currents I S1 and I S2 are related by the equation (29).

【0054】[0054]

【数29】 [Equation 29]

【0055】従って、両トランジスタのコレクタ電流I
C1、同IC2の比は数式30となる。
Therefore, the collector current I of both transistors
The ratio of C1 and I C2 is given by Equation 30.

【0056】[0056]

【数30】 [Equation 30]

【0057】また、αF を電流増幅率とすると、定電流
源I0と両トランジスタのコレクタ電流IC1、同IC2
の間には数式31の関係がある。
When α F is the current amplification factor, the constant current source I 0 and the collector currents I C1 and I C2 of both transistors have the relationship of Expression 31.

【0058】[0058]

【数31】 [Equation 31]

【0059】従って、両トランジスタのコレクタ電流I
C1、同IC2は数式32、同33と求まる。
Therefore, the collector current I of both transistors
C1 and I C2 can be obtained by Equations 32 and 33.

【0060】[0060]

【数32】 [Equation 32]

【0061】[0061]

【数33】 [Expression 33]

【0062】ここで、KをVT と本発明に係るVK とを
用いて数式34のように定義すると、本発明に係るVK
は数式35のように表せる。
Here, when K is defined as in Equation 34 using V T and V K according to the present invention, V K according to the present invention is defined.
Can be expressed as Equation 35.

【0063】[0063]

【数34】 [Equation 34]

【0064】[0064]

【数35】 [Equation 35]

【0065】すると、数式32、同33は、それぞれ数
式36、同37と書き換えることができる。
Then, the equations 32 and 33 can be rewritten as the equations 36 and 37, respectively.

【0066】[0066]

【数36】 [Equation 36]

【0067】[0067]

【数37】 [Equation 37]

【0068】従って、両コレクタ電流の差電流ΔIは数
式38と表せる。
Therefore, the difference current ΔI between the two collector currents can be expressed by equation 38.

【0069】[0069]

【数38】 [Equation 38]

【0070】そして、前記数式15を用いて展開する
と、数式39となり、差電流ΔIには差電圧V1 の2乗
の項が含まれている。これは、前記数式25で与えられ
る。そこで、入力電圧VIN、同VLOを前記数式18、同
19のように定義すると、差電圧V1 の2乗は、数式4
0と求まる。
When expanded using the above-mentioned formula 15, it becomes formula 39, and the difference current ΔI includes the term of the square of the difference voltage V 1 . This is given by Equation 25 above. Therefore, if the input voltage V IN and the input voltage V LO are defined by the above-described equations 18 and 19, the square of the difference voltage V 1 is given by
It is calculated as 0.

【0071】[0071]

【数39】 [Formula 39]

【0072】[0072]

【数40】 [Formula 40]

【0073】即ち、差電流ΔIには、2周波(fIN、f
LO)の和と差の成分が含まれる。ここに、両コレクタ電
流IC1、同IC2は、差動電流であるから、それぞれ数式
41、同42と表せる。
That is, the difference current ΔI has two frequencies (f IN , f
The sum and difference components of LO ) are included. Here, since both collector currents I C1 and I C2 are differential currents, they can be expressed as Formulas 41 and 42, respectively.

【0074】[0074]

【数41】 [Formula 41]

【0075】[0075]

【数42】 [Equation 42]

【0076】従って、出力電圧VO は、数式43と求ま
り、2周波(fIN、fLO)の和と差の成分が負荷抵抗R
L によって電圧に変換される。
Therefore, the output voltage V O is obtained by the equation 43, and the sum and difference components of the two frequencies (f IN , f LO ) are the load resistance R.
Converted to voltage by L.

【0077】[0077]

【数43】 [Equation 43]

【0078】なお、差電流ΔIやコレクタ電流IC1を電
圧に変換しても同様であり、何れの場合にも、消費電流
が少なく、しかも周波数特性の良好な周波数ミキサ回路
が得られる。
The same applies to the case where the difference current ΔI and the collector current I C1 are converted into a voltage. In either case, a frequency mixer circuit with low current consumption and good frequency characteristics can be obtained.

【0079】[0079]

【発明の効果】以上説明したように、本発明の周波数ミ
キサ回路によれば、エミッタサイズがそれぞれ異なる2
つのトランジスタからなる1つの差動対トランジスタ、
即ち、所謂不平衡差動対トランジスタを主体に構成した
ので、回路素子数の低減が図れ、低電圧で動作可能とな
る。その結果、NFの劣化が少なくなり、また、少ない
消費電流で良好な高周波特性が得られる周波数ミキサ回
路を提供できる効果がある。
As described above, according to the frequency mixer circuit of the present invention, two different emitter sizes are used.
One differential pair transistor consisting of two transistors,
That is, since the so-called unbalanced differential pair transistor is mainly configured, it is possible to reduce the number of circuit elements and operate at a low voltage. As a result, it is possible to provide a frequency mixer circuit in which NF is less deteriorated and good high frequency characteristics can be obtained with a small current consumption.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る周波数ミキサ回路の回
路図である。
FIG. 1 is a circuit diagram of a frequency mixer circuit according to an embodiment of the present invention.

【図2】従来の周波数ミキサ回路の回路図である。FIG. 2 is a circuit diagram of a conventional frequency mixer circuit.

【図3】従来の周波数ミキサ回路の回路図である。FIG. 3 is a circuit diagram of a conventional frequency mixer circuit.

【符号の説明】[Explanation of symbols]

Q1 トランジスタ Q2 トランジスタ I0 定電流源 VIN 入力電圧 VLO 入力電圧 VO 出力電圧 VCC 電源電圧Q1 transistor Q2 transistor I 0 constant current source V IN input voltage V LO input voltage V O output voltage VCC power supply voltage

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 エミッタサイズがそれぞれ異なる2つの
トランジスタからなる差動対トランジスタと; 前記差
動対トランジスタを駆動する定電流源と;を備え、前記
差動対トランジスタは一方のトランジスタのベースに第
1の交流信号が印加され、他方のトランジスタのベース
に第2の交流信号が印加される;ことを特徴とする周波
数ミキサ回路。
1. A differential pair transistor comprising two transistors each having a different emitter size; and a constant current source for driving the differential pair transistor, wherein the differential pair transistor has a first base at the base of one of the transistors. A frequency mixer circuit, wherein an alternating current signal of 1 is applied and a second alternating signal is applied to the base of the other transistor.
JP30234091A 1991-10-22 1991-10-22 Frequency mixer circuit Pending JPH05114823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30234091A JPH05114823A (en) 1991-10-22 1991-10-22 Frequency mixer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30234091A JPH05114823A (en) 1991-10-22 1991-10-22 Frequency mixer circuit

Publications (1)

Publication Number Publication Date
JPH05114823A true JPH05114823A (en) 1993-05-07

Family

ID=17907755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30234091A Pending JPH05114823A (en) 1991-10-22 1991-10-22 Frequency mixer circuit

Country Status (1)

Country Link
JP (1) JPH05114823A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973539A (en) * 1997-05-21 1999-10-26 Mitsubishi Denki Kabushiki Kaisha Mixer circuit for mixing two signals having mutually different frequencies
US6191638B1 (en) 1996-08-09 2001-02-20 Nec Corporation Mixer circuit including separated local (LO) terminal and intermediate frequency (IF) terminal
US6828844B2 (en) 2002-08-07 2004-12-07 Alps Electric Co., Ltd. Mixer which assures satisfactory performance even at low supply voltage
JP2011259304A (en) * 2010-06-10 2011-12-22 Mitsubishi Electric Corp Differential amplifier circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191638B1 (en) 1996-08-09 2001-02-20 Nec Corporation Mixer circuit including separated local (LO) terminal and intermediate frequency (IF) terminal
US5973539A (en) * 1997-05-21 1999-10-26 Mitsubishi Denki Kabushiki Kaisha Mixer circuit for mixing two signals having mutually different frequencies
US6828844B2 (en) 2002-08-07 2004-12-07 Alps Electric Co., Ltd. Mixer which assures satisfactory performance even at low supply voltage
JP2011259304A (en) * 2010-06-10 2011-12-22 Mitsubishi Electric Corp Differential amplifier circuit

Similar Documents

Publication Publication Date Title
JPH05129836A (en) Frequency multiplier/mixer circuit
JP2887993B2 (en) Frequency mixer circuit
JPH06176178A (en) Multiplier
JP2874616B2 (en) OTA and multiplier
JP2576774B2 (en) Tripura and Quadrupra
JP2884869B2 (en) Frequency mixer circuit
JP2638494B2 (en) Voltage / current conversion circuit
JPH05114823A (en) Frequency mixer circuit
JP2827826B2 (en) Logarithmic amplifier circuit
US5877974A (en) Folded analog signal multiplier circuit
JP2002368559A (en) Differential amplifier circuit, mixer circuit and variable gain amplifier circuit
JPH06208635A (en) Multiplier
JPH065493B2 (en) Constant current supply circuit
JP2737430B2 (en) Frequency multiplication / mixer circuit
JP3000698B2 (en) Frequency multiplier / mixer circuit
JP2887919B2 (en) Frequency multiplier / mixer circuit
JP2000315919A (en) Mixer circuit
JPH06162229A (en) Multiplier
JP2956609B2 (en) Bipolar multiplier
JP2540764B2 (en) Multiplier
JPH07131252A (en) Frequency mixing circuit
JP2710471B2 (en) Constant voltage supply circuit
JP3112759B2 (en) Multiplier
JPS62117403A (en) Current mirror circuit
JP3161440B2 (en) Harmonic mixer circuit