[go: up one dir, main page]

JPH05109976A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05109976A
JPH05109976A JP3269643A JP26964391A JPH05109976A JP H05109976 A JPH05109976 A JP H05109976A JP 3269643 A JP3269643 A JP 3269643A JP 26964391 A JP26964391 A JP 26964391A JP H05109976 A JPH05109976 A JP H05109976A
Authority
JP
Japan
Prior art keywords
fixing member
semiconductor
semiconductor chip
semiconductor chips
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3269643A
Other languages
Japanese (ja)
Inventor
Toshiyuki Yoda
敏幸 誉田
Masaji Takenaka
正司 竹中
Masaki Waki
政樹 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3269643A priority Critical patent/JPH05109976A/en
Publication of JPH05109976A publication Critical patent/JPH05109976A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To prevent displacement of a semiconductor chip at the time of resin molding by connecting two semiconductor chips with rear faces closely adhering to each other to an outer lead by tape leads, attaching a first fixing member to a surface of one of the semiconductor chips and attaching a second fixing member to a surface of the other semiconductor chip. CONSTITUTION:Semiconductor chips 3A, 3B are connected to an outer lead 6a by tape leads 5A, 5B. A first fixing member 20A is fixed to a surface of the semiconductor chip 3A by adhesive 21 as well as a second fixing member 22A is fixed to a surface of the semiconductor chip 3B by the adhesive 21. Therefore, when this assembly is set in a metal mold and is subjected to resin molding, even if force is applied to the semiconductor chips 3A, 3B due to injection pressure of mold resin 7, the first fixing member 20A regulates a distance from an upper metal mold while the second fixing member 22A regulates a distance from a lower metal mold. Thus, a tape lead can be prevented from appearing on a package surface, thereby preventing electric snort-circuiting with outside at the time of packaging.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の半導体チップを
有する半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a plurality of semiconductor chips.

【0002】近年、電子機器等の小型化に伴い、ICが
高密度化されると共に、一つのパッケージ内に複数の半
導体チップを搭載するチップ・オン・チップ構造のもの
がある。一方、ICの軽量、小型化からパッケージの薄
型化が要求されている。そのため、パッケージ内部に搭
載された半導体チップを変位させずに樹脂モールドする
必要がある。
[0002] In recent years, there has been a chip-on-chip structure in which a plurality of semiconductor chips are mounted in one package while the density of ICs has been increased along with the miniaturization of electronic devices and the like. On the other hand, thinning of the package is required due to the lightness and miniaturization of the IC. Therefore, it is necessary to perform resin molding without displacing the semiconductor chip mounted inside the package.

【0003】[0003]

【従来の技術】図6に、従来の半導体装置の構成図を示
す。図6において、複数の半導体チップを有する半導体
装置1A は、リードフレーム2の中央開口部分に第1及
び第2の半導体チップ3A ,3B が位置する。この第1
及び第2の半導体チップ3A ,3B は、互いの裏面が密
着(接着剤或いはモールド樹脂を介在させてもよい)し
た状態である。
2. Description of the Related Art FIG. 6 is a block diagram of a conventional semiconductor device. 6, in the semiconductor device 1 A having a plurality of semiconductor chips, the first and second semiconductor chips 3 A and 3 B are located in the central opening portion of the lead frame 2. This first
The second semiconductor chips 3 A and 3 B are in a state where their back surfaces are in close contact with each other (an adhesive or a molding resin may be interposed).

【0004】また、第1及び第2の半導体チップ3A
B の両表面にはバンプ4を備えており、それぞれ足曲
げ加工されたテープリード5A ,5B の一端に接続(イ
ンナ・リード・ボンディング)される。そして、テープ
リード5A ,5B の他端はリードフレーム2のアウタリ
ード6a に熱圧着(アウタ・リード・ボンディング)さ
れ、モールド樹脂7によりパッケージングされる。例え
ば、表面実装するためには、アウタリード6a かL型
(J型でも可)形状に加工される。
Further, the first and second semiconductor chips 3 A ,
Bumps 4 are provided on both surfaces of 3 B , and are connected (inner lead bonding) to one end of the tape leads 5 A and 5 B which are bent. The other ends of the tape leads 5 A and 5 B are thermocompression-bonded (outer lead bonding) to the outer leads 6 a of the lead frame 2 and packaged with the molding resin 7. For example, for surface mounting, the outer leads 6 a or L-shaped (J-shaped is also possible) processed.

【0005】ここで、図7に、図6の製造を説明するた
めの図を示す。図7(A)に示すように、上述の半導体
装置1A は、リードフレーム2と半導体チップ3A ,3
B とをテープリード5A ,5B に接続した後、該半導体
チップ3A ,3B 周辺部分を上金型8a 及び下金型8b
で形成されるキャビティ9にセットされる。そして、ゲ
ート10よりモールド樹脂7を封入してモールドを行う
ものである。
Here, FIG. 7 is a view for explaining the manufacturing of FIG. As shown in FIG. 7A, the above-described semiconductor device 1 A includes a lead frame 2 and semiconductor chips 3 A , 3 A.
After connecting the B to the tape lead 5 A, 5 B, the semiconductor chip 3 A, 3 B peripheral portion of the upper die 8 a and the lower mold 8 b
It is set in the cavity 9 formed by. Then, the mold resin 7 is sealed from the gate 10 to perform molding.

【0006】この場合、半導体チップ3A ,3B はテー
プリード5A ,5B によりアウタリード6a に支持され
ているのみであり、樹脂モールド時に半導体チップ
A ,3 B が変位し易い。従って、半導体チップ3A
B の位置やモールド樹脂7の注入速度等をコントロー
ルしてゲート10からのモールド樹脂7が半導体チップ
A ,3B を変位させようとする圧力を減らし、変位を
防止している。
In this case, the semiconductor chip 3A, 3BIs
Preed 5A, 5BOuter lead 6aSupported by
The semiconductor chip is only
ThreeA, 3 BIs easily displaced. Therefore, the semiconductor chip 3A
ThreeBPosition and injection speed of mold resin 7
Mold resin 7 from gate 10 is the semiconductor chip
Three A, 3BThe pressure to displace the
To prevent.

【0007】次に、図8に、従来の半導体装置の構成図
を示す。図8において、半導体装置1B は、表面にバン
プ4を備えた半導体チップ11A,11B が互いに裏面
が密着されていると共に、表面にバンプ4を備えた半導
体チップ11C ,11D が互いに裏面が密着されてい
る。
Next, FIG. 8 shows a block diagram of a conventional semiconductor device. 8, in the semiconductor device 1 B , the semiconductor chips 11 A and 11 B having the bumps 4 on the front surface are closely attached to each other on the back surfaces, and the semiconductor chips 11 C and 11 D having the bumps 4 on the front surface are mutually adjacent to each other. The back side is closely attached.

【0008】一方、リードフレーム2のアウタリード6
b の両面上にはテープリード12A ,12B 及び足曲げ
加工されたテープリード13A ,13B の他端かが熱圧
着され、一端が半導体チップ11A 〜11D と接続され
る。そして、モールド樹脂7によりパッケージングされ
る。この場合、パッケージングは図7と同様の方法でモ
ールドが行われる。また、例えば表面実装するために、
アウタリード6b がJ型形状に加工される。
On the other hand, the outer lead 6 of the lead frame 2
The other ends of the tape leads 12 A and 12 B and the bent tape leads 13 A and 13 B are thermocompression bonded on both surfaces of b , and one ends thereof are connected to the semiconductor chips 11 A to 11 D. Then, it is packaged with the mold resin 7. In this case, the packaging is performed by a method similar to that shown in FIG. Also, for surface mounting, for example,
Outer leads 6 b is processed in J shape.

【0009】[0009]

【発明が解決しようとする課題】ところで、図7(A)
に示すように、モールド樹脂7の注入初期には半導体チ
ップ3A ,3B (11A 〜11C )に変位はない。しか
し、モールド樹脂7がある程度注入されると、テープリ
ード5A ,5B (12A ,12B ,13A ,13 B )の
製造精度のバラツキやモールド樹脂7の注入速度のバラ
ツキにより十分なコントロールを行っても、図7(B)
に示すように注入圧力で半導体チップ3A ,3B (11
A 〜11D )が変位する。すなわち、これによりテープ
リード5A ,5B (13A ,13B )がパッケージ面に
表出して、基板への実装時に外部との電気的ショートを
惹き起こすという問題がある。
By the way, FIG. 7 (A)
As shown in, the semiconductor chip is filled at the initial stage of injection of the mold resin 7.
Up 3A, 3B(11A~ 11C) Has no displacement. Only
However, when the molding resin 7 is injected to some extent, the tape
Card 5A, 5B(12A, 12B, 13A, 13 B)of
Variations in manufacturing accuracy and injection speed of mold resin 7
Fig. 7 (B)
As shown in, the injection pressure causes the semiconductor chip 3A, 3B(11
A~ 11D) Is displaced. That is, this makes the tape
Lead 5A, 5B(13A, 13B) Is on the package
Display it to prevent an electrical short from the outside when mounting on the board.
There is a problem of causing it.

【0010】そこで、本発明は上記課題に鑑みなされた
もので、樹脂モールド時の半導体チップの変位を防止す
る半導体装置を提供することを目的とする。
Therefore, the present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor device which prevents displacement of a semiconductor chip during resin molding.

【0011】[0011]

【課題を解決するための手段】上記課題は、裏面を密着
させた2つの半導体チップとアウタリードとをテープリ
ードにより接続した後、樹脂モールドを行う半導体装置
において、前記2つの半導体チップを少くとも1段設
け、該半導体チップの前記樹脂モールド時の位置固定の
ために、一端に位置する該半導体チップの表面に第1の
固定部材を取着すると共に、他端に位置する該半導体チ
ップの表面に第2の固定部材を取着することにより解決
される。
SUMMARY OF THE INVENTION In the semiconductor device in which two semiconductor chips having their back surfaces adhered to each other and outer leads are connected by tape leads and then resin molding is performed, the above-mentioned two semiconductor chips are at least 1. In order to fix the position of the semiconductor chip at the time of resin molding, a first fixing member is attached to the surface of the semiconductor chip located at one end and at the surface of the semiconductor chip located at the other end. It is solved by attaching the second fixing member.

【0012】[0012]

【作用】上述のように、一端に位置する半導体チップの
表面に第1の固定部材を取着し、他端に位置する半導体
チップの表面に第2の固定部材を取着する。
As described above, the first fixing member is attached to the surface of the semiconductor chip located at one end, and the second fixing member is attached to the surface of the semiconductor chip located at the other end.

【0013】これにより、金型内にセットして樹脂モー
ルドを行う場合、モールド樹脂の注入圧力で半導体チッ
プが力を受けても、第1の固定部材が上金型との距離を
規制し、第2の固定部材が下金型の距離を規制する。
Thus, when the resin is set in the mold and the resin is molded, the first fixing member regulates the distance from the upper mold even if the semiconductor chip receives a force by the injection pressure of the mold resin. The second fixing member regulates the distance of the lower mold.

【0014】すなわち、第1及び第2の固定部材により
テープリードがパッケージ面に表出するのを防止するこ
とが可能となる。これにより、実装時に外部との電気的
ショートを防止することが可能となる。
That is, it is possible to prevent the tape lead from being exposed on the package surface by the first and second fixing members. This makes it possible to prevent an electrical short circuit with the outside during mounting.

【0015】[0015]

【実施例】図1に、本発明の第1の実施例の構成図を示
す。なお、以下、図6及び図8と同一の構成部分には同
一の符号を付す。図1において、半導体装置1C は、リ
ードフレーム2の中央開口部分に、バンプ4を備えた第
1及び第2の半導体チップ3A ,3B が裏面を密着(接
着剤を介在させてもよい)させて位置する。そして、リ
ードフレーム2のアウタリード6a の両面上に、足曲げ
加工されたテープリード5A ,5B の他端が熱圧着によ
り固着され、一端が半導体チップ3A ,3B とバンプ4
を介して接続される。
FIG. 1 is a block diagram of the first embodiment of the present invention. In addition, hereinafter, the same components as those in FIGS. 6 and 8 are denoted by the same reference numerals. In FIG. 1, in the semiconductor device 1 C , the back surfaces of the first and second semiconductor chips 3 A and 3 B having the bumps 4 are adhered to the central opening of the lead frame 2 (adhesive may be interposed). ) Let it be located. Then, the other ends of the tape leads 5 A and 5 B , which have been bent, are fixed to both surfaces of the outer leads 6 a of the lead frame 2 by thermocompression bonding, and one ends thereof are connected to the semiconductor chips 3 A and 3 B and the bumps 4.
Connected via.

【0016】一端に位置する半導体チップ3A の表面で
あって、テープリード5A と接続されたバンプ4の内側
に、例えばエポキシ樹脂等の高分子材料で形成されたブ
ロック状の第1の固定部材20A が、例えばシリコーン
樹脂等の絶縁性の高分子の接着剤21により固着され
る。
On the surface of the semiconductor chip 3 A located at one end and inside the bump 4 connected to the tape lead 5 A , a block-shaped first fixing member made of a polymer material such as epoxy resin is used. The member 20 A is fixed by an insulating polymer adhesive 21 such as silicone resin.

【0017】一方、他端に位置する半導体チップ3B
表面であって、テープリード5B と接続されたバンプ4
の内側には、該第1の固定部材と同材質の第2の固定部
材22A が、前記同材質の接着剤21により固着され
る。
On the other hand, the bump 4 connected to the tape lead 5 B on the surface of the semiconductor chip 3 B located at the other end.
A second fixing member 22 A made of the same material as that of the first fixing member is fixed to the inner side of the inside by an adhesive 21 made of the same material.

【0018】そして、モールド樹脂7によりモールドさ
れる。この場合、図1では、第1及び第2の固定部材2
A ,22A は、その表面がパッケージと同一表面に表
出される。なお、第1及び第2の固定部材20A ,22
A を固着する接着剤21は前述のように絶縁性のもので
あり、パッケージ面に表出しても電気的ショートを惹起
することがない。
Then, it is molded with the molding resin 7. In this case, in FIG. 1, the first and second fixing members 2
The surfaces of 0 A and 22 A are exposed on the same surface as the package. In addition, the first and second fixing members 20 A , 22
The adhesive 21 for fixing A is an insulating material as described above, and does not cause an electrical short even if it is exposed on the package surface.

【0019】また、樹脂モールド後、リードフレーム2
のアウタリード6aが表面実装用のL型に折曲される。
なお、本実施例以下では総て表面実装用のリードを示し
ているが、L型に折曲せずにリード挿入用としても同様
である。
After resin molding, the lead frame 2
The outer lead 6 a is bent in the L-shaped for surface mounting.
Although all the leads for surface mounting are shown in the present embodiment and the following, the same applies to leads for insertion without being bent into an L shape.

【0020】ここで、図2に、図1の製造を説明するた
めの図を示す。図2において、まず半導体チップ3A
B とアウタリード6a とをテープリード5A ,5B
より接続した後、半導体チップ3A の表面に接着剤21
により第1の固定部材20A を固着すると共に、半導体
チップ3B の表面に接着剤21により第2の固定部材2
A を固着する。
Here, FIG. 2 is a view for explaining the manufacturing of FIG. In FIG. 2, first, the semiconductor chip 3 A ,
After connecting 3 B and the outer lead 6 a with tape leads 5 A and 5 B , an adhesive 21 is applied to the surface of the semiconductor chip 3 A.
The first fixing member 20 A is fixed by the second fixing member 2 A with the adhesive 21 on the surface of the semiconductor chip 3 B.
Fix 2 A.

【0021】そこで、下金型8b のキャビディ9内に、
半導体チップ3A ,3B 周辺のモールド部分を位置さ
せ、第2の固定部材22A を載置する。また、上金型8
a を覆うことにより、第1の固定部20A が該上金型8
a に当接する。すなわち、キャビディ9内で上金型8a
及び下金型8b により挟み込んだ時の圧力を、第1及び
第2の固定部材20A ,21A 及び接着剤21が変形す
ることにより緩和して、半導体チップ3A ,3B に加わ
る圧力を減少させて保護しつつ固定するものである。
[0021] Therefore, in Kyabidi 9 of the lower mold 8 b,
The second fixing member 22 A is placed with the mold portions around the semiconductor chips 3 A and 3 B positioned. Also, the upper die 8
By covering a , the first fixing portion 20 A is moved to the upper mold 8
It comes into contact with a. That is, the upper mold in Kyabidi within 9 8 a
And the pressure when sandwiched by the lower mold 8 b is relaxed by the deformation of the first and second fixing members 20 A and 21 A and the adhesive 21, and the pressure applied to the semiconductor chips 3 A and 3 B. Is fixed while reducing and protecting.

【0022】そして、ゲート10よりモールド樹脂7を
封入することにより樹脂モールドを行う。この場合、半
導体チップ3A ,3B は固定されていることから、注入
速度及び圧力コントロールする必要がなく、モールド時
間を短縮させることができる。
Then, resin molding is performed by encapsulating the molding resin 7 from the gate 10. In this case, since the semiconductor chips 3 A and 3 B are fixed, there is no need to control the injection speed and pressure, and the molding time can be shortened.

【0023】このように、第1及び第2の固定部材20
A ,22A により、樹脂モールド時に半導体チップ4が
変位することなく、薄型化を図ることができ、また、テ
ープリード5A ,5B がパッケージ面に表出することが
ないことから、基板への実装時に電気的ショートを惹起
することを防止することができる。
Thus, the first and second fixing members 20
By A and 22 A , the semiconductor chip 4 can be thinned without being displaced during resin molding, and the tape leads 5 A and 5 B are not exposed on the package surface. It is possible to prevent the occurrence of an electrical short circuit during mounting.

【0024】なお、上記実施例では、第1及び第2の固
定部材20A ,22A をパッケージ面に表出させる場合
を示したが、必ずしも表出させる必要はなく、樹脂モー
ルド時に半導体チップ3A ,3B の変位によってテープ
リード5A ,5B がパッケージ面に表出しない程度に、
該第1及び第2の固定部材20A ,22A の厚さを設定
すればよい。
In the above embodiment, the case where the first and second fixing members 20 A and 22 A are exposed on the package surface is shown, but it is not always necessary to expose them and the semiconductor chip 3 is molded at the time of resin molding. To the extent that the tape leads 5 A and 5 B do not appear on the package surface due to the displacement of A and 3 B ,
The thickness of the first and second fixing members 20 A, 22 A may be set.

【0025】次に、図3に図1の他の実施例の構成図を
示す。図3に示す半導体装置1D は、第2の固定部材2
B を、例えばアルミニウム等の放熱良好な材質で断面
逆凸型に形成し、パッケージの一方面の全面に表出させ
るようにしたものである。同様に、第2の固定部材22
B においても放熱良好な材質を用いて、パッケージの他
方面の全面に表出させるようにしたものである。
Next, FIG. 3 shows a block diagram of another embodiment of FIG. The semiconductor device 1 D shown in FIG. 3 has a second fixing member 2
The 0 B, for example, heat dissipation good material such as aluminum is formed on the section opposite convex, in which so as to expose one side of entire surface of the package. Similarly, the second fixing member 22
Also in B , a material with good heat dissipation is used so that it is exposed on the entire other surface of the package.

【0026】これにより、半導体チップ3A ,3B の駆
動時の発熱を効率よく放熱することができる。また、よ
り高効率の放熱性を得るために、表出した第1及び第2
の固定部材20B ,22B 表面にスリットを形成して表
面積の拡大を図ってもよい。
As a result, the heat generated when the semiconductor chips 3 A and 3 B are driven can be efficiently dissipated. In addition, in order to obtain more efficient heat dissipation, the first and second exposed
A slit may be formed on the surface of the fixing members 20 B and 22 B to increase the surface area.

【0027】なお、図3における半導体装置1D の製造
は図1における場合と同様である。次に、図4に、本発
明の第2の実施例の構成図を示す。図4の半導体装置1
E は、上述のように裏面を密着させた2つの半導体チッ
プを2段に設けたものである。図4において、半導体装
置1E は、リードフレーム2のアウタリード6b の一面
上にテープリード12A 及び足曲げ加工されたテープリ
ード13A の他端が熱圧着により固着される。また、他
面上にはテープリード12B 及び足曲げ加工されたテー
プリード13B の他端が熱圧着により固着される。
Manufacturing of the semiconductor device 1 D in FIG. 3 is similar to that in FIG. Next, FIG. 4 shows a block diagram of a second embodiment of the present invention. Semiconductor device 1 of FIG.
E is provided with two semiconductor chips having their back surfaces adhered to each other in two stages as described above. In FIG. 4, in the semiconductor device 1 E , the other ends of the tape lead 12 A and the bent tape lead 13 A are fixed on one surface of the outer lead 6 b of the lead frame 2 by thermocompression bonding. The other end of the tape leads 12 B and legs bent tape lead 13 B is fixed by thermocompression bonding on the other surface.

【0028】このテープリード12A ,13A 及びテー
プリード12B ,13B の一端に、バンプ4を備えて互
いに裏面を密着させた2組の半導体チップ11A ,11
B 及び11C ,11D が該バンプ4を介して2段で接続
される。
Two sets of semiconductor chips 11 A , 11 A having bumps 4 at one end of each of the tape leads 12 A , 13 A and the tape leads 12 B , 13 B and having their back surfaces brought into close contact with each other are provided.
B, 11 C and 11 D are connected in two stages via the bump 4.

【0029】一端に位置する半導体チップ11A の表面
であって、バンプ4の内側に、前述と同材質の第1の固
定部材20A が接着剤21を介して固着される。また、
他端に位置する半導体チップ11D の表面であって、バ
ンプ4の内側に前述と同材質の第2の固定部材22A
接着剤21を介して固着される。そして、各段の間に、
半導体チップ11B ,11C にそれぞれ前述の絶縁性の
接着剤21,21を介して第3の固定部材23が固着さ
れる。そして、モールド樹脂7によりパッケージングが
されるものである。また、アウタリード6b は表面実装
用としてJ型形状に形成される。
On the surface of the semiconductor chip 11 A located at one end and inside the bump 4, the first fixing member 20 A of the same material as described above is fixed via the adhesive 21. Also,
A second fixing member 22 A made of the same material as described above is fixed to the inside of the bump 4 on the surface of the semiconductor chip 11 D located at the other end via an adhesive 21. And between each stage,
The third fixing member 23 is fixed to the semiconductor chips 11 B and 11 C via the insulating adhesives 21 and 21 described above, respectively. Then, the molding resin 7 is used for packaging. Also, outer leads 6 b is formed in a J shape as a surface mounting.

【0030】このような半導体装置1E は、2段で4個
の半導体チップ11A 〜11D を使用したもので、第1
〜第3の固定部材20A 〜22A ,23により図1と同
様にテープリード13A ,13B を表出させることなく
薄型化を図ることができる。次に、図5に図4の他の実
施例の構成図を示す。図5の半導体装置1F は、図4に
おける第1及び第2固定部材20A ,22A を、アルミ
ニウム等の放熱良好な金属で、断面逆凸状に形成してパ
ッケージの両全面に表出させるようにしたものである。
この場合、第1及び第2の固定部材20B ,22B とテ
ープリード13A ,13B の短絡を防止するために、接
着剤21を介在させている。
Such a semiconductor device 1 E uses four semiconductor chips 11 A to 11 D in two stages.
Can be made thinner without expose the tape lead 13 A, 13 B similar to FIG. 1 by the through third fixing member 20 A ~22 A, 23. Next, FIG. 5 shows a block diagram of another embodiment of FIG. In the semiconductor device 1 F of FIG. 5, the first and second fixing members 20 A and 22 A of FIG. 4 are made of a metal such as aluminum having good heat dissipation and formed in a reverse convex shape in cross section to be exposed on both surfaces of the package. It was made to let.
In this case, the adhesive 21 is interposed in order to prevent a short circuit between the first and second fixing members 20 B and 22 B and the tape leads 13 A and 13 B.

【0031】これにより半導体チップ11A 〜11D
発熱を効率よく放熱することができる。また、前述と同
様に、より高効率の放熱性を得るために、表出した第1
及び第2の固定部材20B ,22B表面にスリットを形
成して表面積の拡大を図ってもよい。
As a result, the heat generated by the semiconductor chips 11 A to 11 D can be efficiently dissipated. Also, as described above, in order to obtain more efficient heat dissipation, the first
Also, slits may be formed on the surfaces of the second fixing members 20 B and 22 B to increase the surface area.

【0032】[0032]

【発明の効果】以上のように本発明によれば、裏面を密
着させる2つの半導体チップを少なくとも一段設け、一
端及び他端に位置する半導体チップの表面にそれぞれ第
1及び第2の固定部材を取着することにより、樹脂モー
ルド時に半導体チップの変位を防止してテープリードの
露出を防止することができ、薄型半導体装置の性能向上
を図ることができる。
As described above, according to the present invention, at least one stage of two semiconductor chips whose back surfaces are adhered to each other is provided, and the first and second fixing members are provided on the front surfaces of the semiconductor chips located at one end and the other end, respectively. By attaching the semiconductor chip, it is possible to prevent the semiconductor chip from being displaced at the time of resin molding and to prevent the tape lead from being exposed, so that the performance of the thin semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の構成図である。FIG. 1 is a configuration diagram of a first embodiment of the present invention.

【図2】図1の製造を説明するための図である。FIG. 2 is a diagram for explaining the manufacturing of FIG.

【図3】図1の他の実施例の構成図である。FIG. 3 is a configuration diagram of another embodiment of FIG.

【図4】本発明の第2の実施例の構成図である。FIG. 4 is a configuration diagram of a second embodiment of the present invention.

【図5】図4の他の実施例の構成図である。5 is a configuration diagram of another embodiment of FIG. 4. FIG.

【図6】従来の半導体装置の構成図である。FIG. 6 is a configuration diagram of a conventional semiconductor device.

【図7】図6の製造を説明するための図である。FIG. 7 is a diagram for explaining the manufacture of FIG. 6;

【図8】従来の他の半導体装置の構成図である。FIG. 8 is a configuration diagram of another conventional semiconductor device.

【符号の説明】[Explanation of symbols]

A 〜1F 半導体装置 2 リードフレーム 3A ,3B ,11A 〜11D 半導体チップ 4 バンプ 5A ,5B ,13A ,13B テープリード 6a ,6b アウタリード 7 モールド樹脂 20A ,20B 第1の固定部材 21 接着剤 22A ,22B 第2の固定部材 23 第3の固定部材1 A to 1 F semiconductor device 2 lead frame 3 A , 3 B , 11 A to 11 D semiconductor chip 4 bumps 5 A , 5 B , 13 A , 13 B tape lead 6 a , 6 b outer lead 7 mold resin 20 A , 20 B 1st fixing member 21 Adhesive 22 A , 22 B 2nd fixing member 23 3rd fixing member

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 裏面を密着させた2つの半導体チップ
(3A ,3B ,11A 〜11D )とアウタリード
(6a ,6b )とをテープリード(5A ,5B ,1
A ,12B ,13A ,13B)により接続した後、樹
脂モールドを行う半導体装置において、 前記2つの半導体チップ(3A ,3B ,11A 〜1
D )を少くとも1段設け、 該半導体チップ(3A ,3B ,11A 〜11D )の前記
樹脂モールド時の位置固定のために、一端に位置する該
半導体チップ(3A ,11A )の表面に第1の固定部材
(20A )を取着すると共に、 他端に位置する該半導体チップ(3B ,11D )の表面
に第2の固定部材(22A )を取着することを特徴とす
る半導体装置。
1. Two semiconductor chips whose back surfaces are closely attached
(3A, 3B, 11A~ 11D) And outer lead
(6a, 6b) And tape lead (5A, 5B, 1
Two A, 12B, 13A, 13B) After connecting by
In a semiconductor device for performing oil molding, the two semiconductor chips (3A, 3B, 11A~ 1
1D) Is provided in at least one stage, and the semiconductor chip (3A, 3B, 11A~ 11D) Above
This is located at one end to fix the position during resin molding.
Semiconductor chip (3A, 11A) The first fixing member on the surface of
(20A) Is attached to the semiconductor chip (3B, 11D) Surface
The second fixing member (22A) Is attached
Semiconductor device.
【請求項2】 前記第1の固定部材(20B )及び前記
第2の固定部材(22B )のうち少なくとも何れか一方
を、断面逆凸形状に形成することを特徴とする請求項1
記載の半導体装置。
2. The at least one of the first fixing member (20 B ) and the second fixing member (22 B ) is formed in a reverse convex cross-section.
The semiconductor device described.
【請求項3】 前記2つの半導体チップ(11A 〜11
D )を複数段設ける場合に、該2つの半導体チップ(1
A 〜11D )の各段の間に第3の固定部材(23)を
取着することを特徴とする請求項1又は2記載の半導体
装置。
3. The two semiconductor chips (11 A to 11 A)
When a plurality of stages D ) are provided, the two semiconductor chips (1
The semiconductor device according to claim 1 or 2, wherein a third fixing member (23) is attached between each step of 1 A to 11 D ).
【請求項4】 前記第1の固定部材(20B )及び前記
第2の固定部材(22B )を、放熱特性の良好な金属で
形成することを特徴とする請求項1又は2記載の半導体
装置。
4. The semiconductor according to claim 1, wherein the first fixing member (20 B ) and the second fixing member (22 B ) are formed of a metal having a good heat dissipation characteristic. apparatus.
JP3269643A 1991-10-17 1991-10-17 Semiconductor device Withdrawn JPH05109976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3269643A JPH05109976A (en) 1991-10-17 1991-10-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3269643A JPH05109976A (en) 1991-10-17 1991-10-17 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05109976A true JPH05109976A (en) 1993-04-30

Family

ID=17475208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3269643A Withdrawn JPH05109976A (en) 1991-10-17 1991-10-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05109976A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724233A (en) * 1993-07-09 1998-03-03 Fujitsu Limited Semiconductor device having first and second semiconductor chips with a gap therebetween, a die stage in the gap and associated lead frames disposed in a package, the lead frames providing electrical connections from the chips to an exterior of the packag
KR100324929B1 (en) * 1998-10-28 2002-08-14 주식회사 하이닉스반도체 Stack Package
KR100364842B1 (en) * 1999-09-28 2002-12-16 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method of manufacturing the same
KR100391094B1 (en) * 2001-02-22 2003-07-12 삼성전자주식회사 Dual die package and manufacturing method thereof
JP2006527925A (en) * 2003-06-16 2006-12-07 サンディスク コーポレイション Integrated circuit package having stacked integrated circuits and method therefor
US7227251B2 (en) 1997-09-29 2007-06-05 Elpida Memory, Inc. Semiconductor device and a memory system including a plurality of IC chips in a common package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724233A (en) * 1993-07-09 1998-03-03 Fujitsu Limited Semiconductor device having first and second semiconductor chips with a gap therebetween, a die stage in the gap and associated lead frames disposed in a package, the lead frames providing electrical connections from the chips to an exterior of the packag
US7227251B2 (en) 1997-09-29 2007-06-05 Elpida Memory, Inc. Semiconductor device and a memory system including a plurality of IC chips in a common package
KR100324929B1 (en) * 1998-10-28 2002-08-14 주식회사 하이닉스반도체 Stack Package
KR100364842B1 (en) * 1999-09-28 2002-12-16 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method of manufacturing the same
KR100391094B1 (en) * 2001-02-22 2003-07-12 삼성전자주식회사 Dual die package and manufacturing method thereof
JP2006527925A (en) * 2003-06-16 2006-12-07 サンディスク コーポレイション Integrated circuit package having stacked integrated circuits and method therefor

Similar Documents

Publication Publication Date Title
JP3332516B2 (en) Thermally enhanced semiconductor device having exposed back surface and method of manufacturing the same
KR100199262B1 (en) Semiconductor device and manufacturing method
JPH0750359A (en) Semiconductor package with lead separable from support body
US6437447B1 (en) Dual-sided chip package without a die pad
US6507122B2 (en) Pre-bond encapsulation of area array terminated chip and wafer scale packages
KR100366111B1 (en) Structure of Resin Sealed Semiconductor Device
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
JPH05109976A (en) Semiconductor device
US7372129B2 (en) Two die semiconductor assembly and system including same
JPH0722567A (en) Molding resin sealed type semiconductor device and its manufacture
JPH0722454A (en) Semiconductor integrated circuit device
US6822337B2 (en) Window-type ball grid array semiconductor package
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
KR100487135B1 (en) Ball Grid Array Package
JP2682200B2 (en) Semiconductor device
JP4485210B2 (en) Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device
JP2003051511A (en) Semiconductor device and manufacturing method thereof
KR100207903B1 (en) Semiconductor chip package using lead frame having die pad with hole
JPH08279590A (en) Multi-chip module lsi and method of assembling its package
JPS61240664A (en) Semiconductor device
JPH0590318A (en) Semiconductor device
KR100567045B1 (en) Semiconductor package
KR19980032080A (en) Tap tape with low bonding stress due to thermal stress and tap package using the same
JPH05275570A (en) Semiconductor device
JP2002368184A (en) Multi-chip semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107