JPH05102997A - 仮想接続路設定の許容性検査方法 - Google Patents

Abstract

(57)【要約】 【目的】 １つの伝送線路にセル損失優先度の高い通信
セル流とセル損失優先度の低い通信セル流が発生した場
合でも、高優先度のセルに対する通信セル損失度と低優
先度のセルに対する通信セル損失度が、それぞれ所要の
セル損失確率内で存在することが確実になるように構成
する。 【構成】 設定された容量値が当該通信流の統計的マル
チプレキシングに対して十分であるか否か検査し、この
ような統計的マルチプレキシングに対して容量値が十分
な場合、前記第１の伝送容量値を限界値として設定し、
その他の場合、第１の容量値よりも小さい第２の伝送容
量値を設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送線路と接続された
通信装置にて仮想接続路の設定の許容性を検査する方法
であって、該仮想接続路は非同期伝送モードに対して構
成された伝送線路を介して開通するものであり、前記通
信装置では、伝送線路を介して開通する各仮想接続路に
対して、それぞれの接続設定の過程で少なくとも１つの
ピークビットレート値と平均ビットレート値が保持さ
れ、仮想接続路が次の場合のみ新たに設定される、すな
わち、既に設定された仮想接続路のピークビットレート
値と、ちょうど設定すべき仮想接続路のピークビットレ
ート値とから合計値を求め、該合計値が、伝送線路に対
して設定された、最大伝送容量よりも小さい限界値と同
じかそれ以下であるかである場合、または前記合計値が
前記限界値を上回る際に、既に設定された仮想接続路お
よびちょうど設定すべき仮想接続路のピークビットレー
ト値と平均ビットレート値を考慮した限界値が当該仮想
接続路の統計的マルチプレキシングに対して十分である
場合にのみ仮想接続路が設定される、仮想接続路設定の
許容性検査方法に関する。

【０００２】

【従来の技術】この種の方法は既に、“International
Journal of Digital and Analog Communication System
s”ｖｏｌ．３、１４３〜１５５ページ、１９９０年か
ら公知である。この公知の方法では、仮想接続路の過程
で発生するすべての通信セル流に対して、同じセル損失
確率、すなわち１つのセル損失優先度を前提としてい
る。

【０００３】

【発明が解決しようとする課題】本発明の課題は、請求
項１の上位概念に示した方法において、１つの伝送線路
にセル損失優先度の高い通信セル流とセル損失優先度の
低い通信セル流が発生した場合でも、高優先度のセルに
対する通信セル損失度と低優先度のセルに対する通信セ
ル損失度が、それぞれ所要のセル損失確率内にあること
が確実になるように構成することである。

【０００４】

【課題を解決するための手段】上記課題は本発明によ
り、高セル損失優先度の仮想接続路にて伝送すべき通信
流に対して、それぞれピークビットレート値と平均ビッ
トレート値を別個に保持し、当該通信流に対して限界値
の下側にある容量値を設定し、高セル損失優先度の通信
流に対して保持されたピークビットレート値と、場合に
よりちょうど設定すべき接続に対して考慮すべきピーク
ビットレート値とから、部分合計値を求め、該部分合計
値が設定された容量値よりも小さいかまたは同じ場合、
限界値として第１の伝送容量値を設定し、前記部分合計
値が設定された容量値を上回る場合、場合により設定す
べき仮想接続路に対して考慮すべき通信流も含めて、高
セル損失優先度の全通信流のピークビットレート値およ
び平均ビットレート値を考慮して、設定された容量値が
当該通信流の統計的マルチプレキシングに対して十分で
あるか否か検査し、このような統計的マルチプレキシン
グに対して容量値が十分な場合、前記第１の伝送容量値
を限界値として設定し、その他の場合、前記第１の容量
値よりも小さい第２の伝送容量値を設定するように構成
して解決される。

【０００５】本発明により次のような利点が得られる。
すなわち、伝送線路の容量的負荷軽減のために限界値を
瞬時のトラヒック発生に依存して可変に設定することに
よって、比較的簡単に、新たに設定された仮想接続路に
より、それまでに既に設定された接続中に伝送された通
信セルに対するセル損失確率が所定の値を上回らないこ
とが確実になる。

【０００６】本発明の方法の有利な構成は、従属請求項
から得られる。

【０００７】

【実施例】図１にはＡＴＭ交換装置が模式的に示されて
いる。この交換装置には多数の入側線路Ｅ１〜Ｅｍと多
数の出側線路Ａ１〜Ａｍが接続されている。これらの線
路のうち図１には単に、入側線路Ｅ１とＥｍ、出側線路
Ａ１とＡｍのみが示されている。入側線路および出側線
路ではそれぞれ通信セルの伝送が、非同期伝送法（非同
期伝送モード）に従い仮想接続路の過程で行われる。そ
の際通信セルは固定長のセルとすることもできる。固定
長のセルはそれぞれ公知のようにセルヘッドおよび通信
情報部を有する。情報部では実際の通信信号の伝送が行
われる。通信信号とは、ディジタル形式のデータ信号、
テキスト信号、並びに音声信号ないし画像信号であると
理解されたい。これに対しセルヘッドはいわゆる仮想チ
ャネル番号を含む。この番号によって問題となる入側線
路ないし出側線路上のそれぞれの仮想接続路が示され
る。伝送フェーズでは通常、通信セルに相応する空きセ
ルが伝送される。

【０００８】図１に示された交換装置のうち、本発明の
理解に必要な装置だけが示されている。これによれば入
側線路Ｅ１〜Ｅｍのそれぞれに１つの評価装置ＡＥが配
属されている。評価装置は一方で共通に中央制御装置Ｚ
ＳＴに接続され、他方で個別にスイッチング装置Ｋの端
子の１つと接続されている。このスイッチング装置Ｋに
は前に述べた出側線路Ａ１〜Ａｍが接続されている。こ
の場合出側線路は例えば後続の交換装置への接続線路と
して用いることができる。

【０００９】評価装置ＡＥは、それぞれの入側線路に発
生するセル流をセルの発生に関して監視するために用い
る。これらのセルによって仮想接続路の設定が要求され
る。評価装置はまた、これらのセルを中央制御装置ＺＳ
Ｔにさらに接続するのにも用いる。中央制御装置はその
際このようなセルの発生時に、後続の接続に対するそれ
ぞれの入側線路に十分な伝送容量があるか否か検査す
る。これについては後で説明する。伝送容量が十分場合
だけ、ちょうど所望の仮想接続路が設定され、中央制御
装置によりスイッチング装置Ｋが相応に制御される。こ
の種のスイッチング装置の作用と制御は既に十分に周知
であるからここでは立ち入らない。これに対し十分な伝
送容量が前記の入側線路に存在しなければ、この所望の
仮想接続路は拒絶される。そのために例えば中央制御装
置ＺＳＴの制御下で相応のシグナリング情報を有するセ
ルが、拒絶された仮想接続路を要求していた加入者装置
に伝送される。接続設定のこの種の制御過程も既に公知
であるからここでは評価に説明しない。

【００１０】中央制御装置ＺＳＴに関しても図１には、
本発明の理解に用いられる装置だけが示されている。こ
れらの装置はプロセッサＰＲを有し、プロセッサはバス
システムを介し、一方ではインターフェース装置Ｐに、
他方ではメモリ装置ＳＰに接続されている。インターフ
ェース装置Ｐは出力側で評価装置ＡＥおよびスイッチン
グ装置Ｋの制御入力側と接続されている。このインター
フェース装置は一方で中央評価装置から送出された情報
の受け渡し、および他方で制御情報のスイッチング装置
Ｋへの出力に用いる。

【００１１】メモリ装置ＳＰは、入側線路Ｅ１〜Ｅｍの
数に相応する数の、同じように構成されたメモリ領域Ｓ
Ｂ（Ｅ１）、...、ＳＢ（Ｅｍ）を有する。それらのう
ち入側線路Ｅ１に所属するメモリ領域ＳＢ（Ｅ１）がそ
の他のメモリ領域に対する代表として詳細が示されてい
る。このメモリ領域ＳＢ（Ｅ１）には、所属の入側線路
Ｅ１により達成可能な最大仮想接続路の数に相応する数
のメモリセルが所属する。最大可能接続ｎの場合、図１
に示すように、Ｖ１からＶｎで示したｎ個のメモリセル
が、後で説明する接続路個別のパラメータの記憶のため
に設けられている。これらのパラメータはメモリセルＶ
１に対してはＡ１１、Ａ１２、Ｂ１１、Ｂ１２により、
メモリセルＶｎに対してはＡｎ１、Ａｎ２、Ｂｎ１、Ｂ
ｎ２により示されている。これらの接続個別メモリセル
の他に、線路に関連したメモリセルが設けられている。
これらのメモリセルは図１に、ＧＳ（Ｂ）、ＴＳ（Ｂｘ
２）、ＧＳ（Ａ）、ＴＳ（Ａｘ２）、ＧＰＲ、ＴＰＲ、
ＧＷ１、ＧＷ２により示されている。以下さらに説明す
るように、これらのメモリセルは線路に関連しトラヒッ
クに依存する変数を中間記憶するのに用いる。それら変
数の割合に従い、ここに例として示した入側線路Ｅ１で
の新たな仮想接続路の設定の許容性が検査される。

【００１２】図１に示した交換装置の構成をまず説明し
た後、その機能を詳細に説明する。

【００１３】入側線路Ｅ１〜Ｅｎの１つ（例えば入側線
路Ｅ１とすることができる）を介した仮想接続路の設定
開始のために、入側線路Ｅ１と接続された発呼加入者装
置からシグナリングフェーズでシグナリングセルが交換
装置ＶＥへ伝送される。このシグナリングセルにより一
方で仮想接続路の設定が要求され、他方で所望の仮想接
続路が特定される。このセルには宛先データ（所望の被
呼加入者装置）の他にビットレートデータが含まれてい
る。このビットレートデータから、接続設定が行われた
後にどのように通信セルを伝送する予定が明かである。
このビットレートデータでは、ピークビットレート値、
平均ビットレート値および要求されたセル損失確率のデ
ータが、次の場合に対して取り扱われる。すなわち、所
望の仮想接続路に対して統一的なセル損失確率が要求さ
れる場合である。その際発呼加入者装置によって例えば
２つの異なる確率値を選択することができる。２つの確
率値のうち比較的低い確率値に高セル損失優先度が相応
し、比較的高い確率値に低セル損失優先度が相応する。

【００１４】しかし１つの仮想接続路内で、通信セルの
一部を高セル損失優先度で、残りの部分を低セル損失優
先度で伝送することも可能である。すなわち、このよう
な１つの仮想接続路内に異なるセル損失優先度を有する
通信セル流が発生する。このような場合、上記のシグナ
リングセル内で発呼加入者装置によりビットレートデー
タとして、ピークビットレート値と平均ビットレート値
と２つのセル損失優先度が別個に指示される。

【００１５】中央制御装置ＺＳＴが例えば、入側線路Ｅ
１に配属された評価装置ＡＥからシグナリングセルの供
給を受けたならば、プロセッサＰＲはこのシグナリング
セルに含まれるビットレートデータに基づいて、所望の
接続が瞬時のトラヒック負荷に基づき既に設定された仮
想接続路によって付加的に設定され得るか否かを検査す
る。これについては後でより詳細に説明する。このよう
な設定が可能であれば、当該シグナリングセルにより伝
送されたビットレートデータが、入側線路Ｅ１に所属す
るメモリ領域ＳＤ（Ｅ１）（図１に示したメモリ装置Ｓ
Ｐ）に引き渡され、設定すべき仮想接続路に所属するメ
モリセルに接続の全持続時間にわたり記憶される。例え
ばメモリセルＶ１がこの接続に所属していれば、これは
当該仮想接続路内で、前述のセル損失優先度（複数）の
うちの１つだけを有する通信セルを伝送すべき場合であ
る。通報された平均ビットレート値およびピークビット
レート値は、所望の低セル損失優先度の場合パラメータ
Ａ１１ないしＢ１１として、所望の高セル損失優先度の
場合パラメータＡ１２ないしＢ１２として記憶される。
これに対し、当該仮想接続路に２つのセル損失優先度が
付されている場合、低セル損失優先度に対する平均ビッ
トレート値とピークビットレート値はパラメータＡ１１
ないしＢ１１として、高セル損失優先度に対する平均ビ
ットレート値とピークビットレート値はパラメータＡ１
２ないしＢ１２として記憶される。このようなパラメー
タの記憶は、入側線路Ｅ１〜Ｅｍで設定されたその他す
べての仮想接続路に対しても同様に行われる。

【００１６】以下、中央制御装置ＺＳＴによる仮想接続
路の設定の許容性検査について、図２のフローチャート
に基づき説明する。例として、入側線路Ｅ１に所属する
評価装置ＡＥにより上記のシグナリングセルが識別さ
れ、中央制御装置ＺＳＴに供給されることを前提とす
る。図２に示すように第１のステップでまず、高セル損
失優先度に対するメモリ装置ＳＰのメモリ領域ＳＢ（Ｅ
１）に既に記憶されている全ピークビットレート値とこ
のセル損失優先度に対して設定すべき仮想接続路の際に
考慮すべきピークビットレート値との合計値が求められ
る。すなわち、設定された接続に対して、メモリ領域Ｓ
Ｂ（Ｅ１）内にパラメータＢ１２、Ｂ２２、...、Ｂｎ
２として記憶されたピークビットレート値が加算され、
そこから得られた部分合計値に、場合によりさらに、新
たに設定すべき仮想接続路の際に考慮すべきピークビッ
トレート値が付加される。このようにして求められた合
計値は引き続き次の容量値と比較される。すなわち、高
セル損失優先度を有する通信トラヒックに対して設定さ
れ、入側線路Ｅ１での利用可能伝送容量を表す限界値よ
り低い容量値と比較される。その際合計値が設定された
容量値と同じかそれより小さければ、利用可能伝送容量
として第１の伝送容量値が後続の検査過程の基礎とされ
る。この第１の伝送容量値はメモリ装置ＳＰに、ＧＷ１
と記されたメモリセルの下で記憶される。設定された容
量値を合計値が上回る場合、設定すべき仮想接続路に対
して考慮すべき通信流も含めて高セル損失優先度の全通
信流を考慮して、設定された容量値がこの通信流の統計
的マルチプレキシングに対して十分であるか否か検査す
る。このような統計的マルチプレキシングに対して十分
な容量値であれば、既に述べた第１の伝送容量値が限界
値として設定され、そのほかの場合はこれよりも小さい
第２の伝送容量値が設定される。この第２の伝送容量値
は、メモリ装置ＳＰのＧＷ２で示したメモリセルに記憶
される。

【００１７】前記の合計値の形成に関し、本実施例のそ
の他の部分では、高セル損失優先度の通信セル流に対し
てメモリ領域ＳＢ（Ｅ１）のメモリセルに記憶されたピ
ークビットレート値の瞬時部分合計値が、ＴＳ（Ｂｘ
２）と示されたメモリ装置ＳＰのメモリセルに別個に中
間記憶される。この中間記憶された部分合計値は、仮想
接続路の各設定ないし解放と共に、設定された接続ない
し解放された接続に対して考慮すべきピークビットレー
ト値の加算ないし減算によって更新される。このように
して接続要求がある場合、前記の合計値の形成に対して
必要な制御過程がプロセッサＰＲで最小化される。

【００１８】図２に示した第２のステップでは、記憶装
置ＳＰのメモリ領域ＳＢ（Ｅ１）に記憶された全ピーク
ビットレート値と、設定すべき仮想接続路に対して考慮
すべきピークビットレート値とから全合計値が求められ
る。すなわち、既に設定された接続に対してメモリ領域
ＳＢ（Ｅ１）に、パラメータＢ１１、Ｂ１２、．．．、
Ｂｎ１、Ｂｎ２として記憶されたピークビットレート値
が加算され、それから得られた部分合計値に、新たに設
定すべき仮想接続路において考慮すべきピークビットレ
ート値が付加される。この全合計値の形成に対しては、
すでに設定された全接続のピークビットレート値から得
た瞬時の部分合計値を、ＧＳ（Ｒ）で示したメモリ装置
ＳＰのメモリセルに別個に中間記憶し、仮想接続路の各
設定ないし解放により更新することもできる。これによ
り当該合計値の形成に対しても、プロセッサＰＲ内の制
御コストが最小化される。

【００１９】今述べた全合計値は引き続き、図２の第１
のステップで検出された伝送容量値（第１ないし第２の
伝送容量値）と比較される。その際全合計値が、設定さ
れた伝送容量値と同じかまたはそれより小さければ、所
望の仮想接続路が設定される。

【００２０】設定された伝送容量値を全合計値が上回れ
ば、入側線路Ｅ１に発生する全通信流を、設定すべき仮
想接続路に対して考慮すべき通信流も含めて考慮して、
設定された伝送容量値がこの通信流の統計的マルチプレ
キシングに対して十分か否か検査する。このような統計
的マルチプレキシングに対して伝送容量値が十分な場
合、所望の仮想接続路が設定される。その他の場合は拒
絶される。これにより当該仮想接続路の設定の許容性の
検査が終了する。相応の検査過程は中央制御装置ＺＳＴ
のプロセッサＰＲにより、入側線路Ｅ１〜Ｅｍを介して
設定すべきその他すべての仮想接続路に対して行われ
る。

【００２１】図２の第１のステップで行われる、入側線
路の設定された容量値の際に、高セル損失優先度の通信
流に対して統計的マルチプレキシングが可能であるか否
かという検査に対して、例えば後に説明する方法を適用
することができる。その際、例として再び入側線路Ｅ１
から出発する。

【００２２】中央制御装置ＺＳＴのプロセッサは一方
で、既に存在している仮想接続路に対してメモリ領域Ｓ
ＢＥ（１）に記憶された平均ビットレート値から部分合
計値ＴＳ（Ａｘ２）を形成する。この平均ビットレート
値は高セル損失優先度の通信流に対して考慮すべきもの
である。すなわち、プロセッサＰＲはパラメータＡ１
２、Ａ２２、．．．、Ａｎ２として記憶された平均ビッ
トレート値を加算する。

【００２３】この部分合計値は、ＴＳ（Ａｘ２）で示さ
れたメモリ領域ＳＢ（Ｅ１）のメモリセルに記憶され、
仮想接続路の各設定ないし解放と共に、問題となるパラ
メータの加算ないし減算により更新される。

【００２４】プロセッサＰＲは他方で、高セル損失優先
度の通信流との各仮想接続路に対して、平均ビットレー
ト値と、ピークビットレート値と高セル損失優先度に対
する平均ビットレート値との差との積を形成する。すな
わち、例えばメモリセルＶ１が所属する仮想接続路に対
して、高セル損失優先度の通信流が存在する際、積をパ
ラメータＡ１２と、パラメータＢ１２とＡ１２の差とか
ら形成するのである。高セル損失優先度の通信流に対し
て問題となる個々の積の値は部分積合計値ＴＰＲに加算
され、メモリ領域ＳＢ（Ｅ１）のＴＰＲで示したメモリ
セルに記憶される。この部分積合計値は仮想接続路の各
設定ないし解放と共に、問題となる積の値の加算ないし
減算により更新される。

【００２５】入側線路Ｅ１に対して接続要求がある場
合、プロセッサＰＲはメモリ領域ＳＢ（Ｅ１）から部分
合計値ＴＳ（Ａｘ２）と部分積合計値ＴＰＲを取り出
し、これらに平均ビットレート値ないし前述の積の値を
付加する。これは当該仮想接続路が高セル損失優先度の
通信流を送出しようとする場合である。次いでプロセッ
サは、場合により拡張された部分積合計値から平方根値
を形成し、これを増倍計数と乗算する。この増倍計数に
より高められた平方根値に場合により拡張された部分合
計値が、比較値を得るためにさらに加算される。この比
較値が、高セル損失優先度の通信トラヒックに対して設
定された上記の容量値よりも小さいかまたは同じであれ
ば、当該通信流の統計的マルチプレキシングが可能であ
る。

【００２６】図２の第２のステップで行われた検査、す
なわち第１のステップで設定された伝送容量値におい
て、１つの入側線路に発生する通信流に対して統計的マ
ルチプレキシングが可能であるか否かという検査に対し
て、上に説明した方法に相応する方法を適用することが
できる。相違は次の点である。すなわち、第２のステッ
プでの例えば入側線路Ｅ１に対するプロセッサＰＲは、
一方で部分合計値ＴＳ（Ａｘ２）の代わりに全合計値Ｇ
Ｓ（Ａ）を存在する仮想接続路に対するメモリ領域ＳＢ
（Ｅ１）に記憶されている全平均ビットレート値（Ａ１
１、Ａ１２、．．．、Ａｎ２）から形成し、他方で部分
積合計値ＴＰＲの代わりに全積の合計値ＧＰＲを形成す
る点である。全積の合計値ＧＰＲには、存在する仮想接
続路の各々に対して、考慮すべき種々異なる通信流の数
に相応する数の（上述の１つに形成された）積の値が含
まれている。すなわち、唯１つの統一的通信流（高セル
損失優先度または低セル損失優先度）を有する１つの仮
想接続路に対しては唯１つの積の値が形成され、これに
対し、高セル損失優先度の通信流と低セル損失優先度の
通信流の両方を有する仮想接続路の場合は、各通信流毎
に別個に積の値が形成される。その際、全合計値ＧＳ
（Ａ）と全積の合計値ＧＰＲはメモリ領域ＳＢ（Ｅ１）
のＧＳ（Ａ）ないしＧＰＲで示したメモリセルに記憶さ
れ、仮想接続路の各設定ないし解放と共に、上述のよう
に更新される。

【００２７】接続要求がある場合、全合計値ＧＳ（Ａ）
と全積の合計値ＧＰＲを、所望の仮想接続路に対して考
慮すべき成分だけ上述のように拡大した後に、比較値が
形成される。この比較値は図２の第１のステップで設定
された伝送容量値を上回る際、所望の仮想接続路を拒絶
する。

【００２８】前記の実施例では、ＡＴＭ交換装置の外部
入側線路上の仮想接続路の設定の許容性をこの交換装置
に所属する中央プロセッサＰＲを用いて検査していた。
しかしこのような検査は入側線路を通って個別に行うこ
とも、入側線路に配属された一群のプロセッサによって
も行うことができる。

【００２９】さらに説明した方法は、多段のＡＴＭ交換
装置内で、個々の段にそれぞれ供給される内部入側線路
に対しても適用することができる。その際有利には、当
該仮想接続路に関連される外部および内部の全入側線路
に対して前述の検査を実施した後に仮想接続路を許容な
いし拒絶する。その際、多段ＡＴＭ交換装置内のこのよ
うな検査は、全段共通に配属された１つのプロセッサを
用いても、または段毎に個別に配属されたプロセッサを
用いても行うことができる。

【００３０】さらに１段または多段ＡＴＭ交換装置での
仮想接続路設定の許容性検査を、外部ないし内部の出側
線路に対して適用することができる。その際この検査は
外部ないし内部の入側線路の検査に対して選択的または
付加的に行う。入側線路の検査は有利には、ソース交換
装置としても自的交換装置としても用いられるＡＴＭ交
換装置に対して、または多数の交換装置を含むＡＴＭ交
換網の目的交換装置に対して行う。

【００３１】最後に、本発明の方法はＡＴＭ交換装置に
だけでなく、一般的な通信交換装置に対しても、仮想接
続路と接続された伝送線路での仮想接続路設定の許容性
を検査するのに適用できることを述べておく。

【００３２】

【発明の効果】本発明により、１つの伝送線路にセル損
失優先度の高い通信セル流とセル損失優先度の低い通信
セル流が発生した場合でも、高優先度のセルに対する通
信セル損失度と低優先度のセルに対する通信セル損失度
が、それぞれ所要のセル損失確率内で存在することが確
実になる。

【図面の簡単な説明】

【図１】本発明の適用されるＡＴＭ交換装置のブロック
回路図である。

【図２】本発明の方法を説明するためのフローチャート
である。

【符号の説明】

ＶＥ ＡＴＭ交換装置 Ｅ１〜Ｅｍ 入側線路 Ａ１〜Ａｍ 出側線路 ＡＥ 評価装置 Ｋ スイッチング装置 ＺＳＴ 中央制御装置 ＳＰ メモリ装置 Ｐ インターフェース装置 ＳＢ メモリ領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】 伝送線路と接続された通信装置にて仮想
   接続路の設定の許容性を検査する方法であって、 該仮想接続路は非同期伝送モードに対して構成された伝
   送線路を介して開通するものであり、 前記通信装置では、伝送線路を介して開通する各仮想接
   続路に対して、それぞれの接続設定の過程で少なくとも
   １つのピークビットレート値と平均ビットレート値が保
   持され、 仮想接続路が次の場合のみ新たに設定される、すなわ
   ち、 既に設定された仮想接続路のピークビットレート値と、
   ちょうど設定すべき仮想接続路のピークビットレート値
   とから合計値を求め、 該合計値が、伝送線路に対して設定された、最大伝送容
   量よりも小さい限界値と同じかそれ以下であるかである
   場合、または前記合計値が前記限界値を上回る際に、既
   に設定された仮想接続路およびちょうど設定すべき仮想
   接続路のピークビットレート値と平均ビットレート値を
   考慮した限界値が当該仮想接続路の統計的マルチプレキ
   シングに対して十分である場合にのみ仮想接続路が設定
   される、仮想接続路設定の許容性検査方法において、 高セル損失優先度の仮想接続路にて伝送すべき通信流に
   対して、それぞれピークビットレート値と平均ビットレ
   ート値を別個に保持し、当該通信流に対して限界値の下
   側にある容量値を設定し、 高セル損失優先度の通信流に対して保持されたピークビ
   ットレート値と、場合によりちょうど設定すべき接続に
   対して考慮すべきピークビットレート値とから、部分合
   計値を求め、 該部分合計値が設定された容量値よりも小さいかまたは
   同じ場合、限界値として第１の伝送容量値を設定し、 前記部分合計値が設定された容量値を上回る場合、場合
   により設定すべき仮想接続路に対して考慮すべき通信流
   も含めて、高セル損失優先度の全通信流のピークビット
   レート値および平均ビットレート値を考慮して、設定さ
   れた容量値が当該通信流の統計的マルチプレキシングに
   対して十分であるか否か検査し、 このような統計的マルチプレキシングに対して容量値が
   十分な場合、前記第１の伝送容量値を限界値として設定
   し、その他の場合、前記第１の容量値よりも小さい第２
   の伝送容量値を設定する、ことを特徴とする、仮想接続
   路設定の許容性検査方法。
2. 【請求項２】 仮想接続路の各設定ないし解放と共に、
   高セル損失優先度の通信流に対して、一方で平均ビット
   レート値から形成された部分合計値を更新し、他方で積
   の合計値を更新し、 該積の合計値には、存在する仮想接続路のそれぞれに対
   して、平均ビットレート値と、ピークビットレート値と
   平均ビットレート値の差との積の値が含まれており、 当該仮想接続路に高セル損失優先度の通信流が設けられ
   ている場合、前記部分合計値ないし積の合計値を、設定
   すべき仮想接続路に対して考慮すべき平均ビットレート
   値ないし積の合計値だけ拡張し、 増倍係数と乗算された、場合により拡張された積の合計
   値の平方根値を、場合により拡張された部分合計値に加
   算し、 それにより得られた、設定された容量値よりも小さいか
   または同じである比較値により、高セル損失優先度の通
   信流の統計的マルチプレキシングが可能であることを指
   示する、請求項１記載の方法。
3. 【請求項３】 全通信流に対する仮想接続路の各設定な
   いし解放と共に、一方で平均ビットレート値から形成さ
   れた部分合計値を更新し、他方で積の合計値を更新し、 該積の合計値には、存在する仮想接続路のそれぞれに対
   し、それぞれの仮想接続路の際に発生する種々異なる通
   信流の数に相応する数の積の値が含まれており、 該積の値は、それぞれの通信流の平均ビットレート値
   と、ピークビットレート値と平均ビットレート値の差と
   からそれぞれ形成されたものであり、 当該部分合計値ないし積の合計値を、設定すべき仮想接
   続路の際に考慮すべき種々異なる通信流の数に相応する
   数の平均ビットレート値ないし積の合計値だけ拡張し、 増倍係数と乗算された、拡張された積の合計値の平方根
   値を、拡張された部分合計値に加算し、 それにより得られた、設定された容量値よりも小さいか
   または同じである比較値により、考慮すべき全通信流の
   統計的マルチプレキシングが可能であることを指示す
   る、請求項１または２記載の方法。